KR20060071985A - 파워다운 모드에서 레귤레이터에 의한 전력 소모를방지하는 전자장치 및 전력 소모 방지 방법 - Google Patents

파워다운 모드에서 레귤레이터에 의한 전력 소모를방지하는 전자장치 및 전력 소모 방지 방법 Download PDF

Info

Publication number
KR20060071985A
KR20060071985A KR1020040110505A KR20040110505A KR20060071985A KR 20060071985 A KR20060071985 A KR 20060071985A KR 1020040110505 A KR1020040110505 A KR 1020040110505A KR 20040110505 A KR20040110505 A KR 20040110505A KR 20060071985 A KR20060071985 A KR 20060071985A
Authority
KR
South Korea
Prior art keywords
reset
regulator
interrupt
down mode
control unit
Prior art date
Application number
KR1020040110505A
Other languages
English (en)
Other versions
KR100672989B1 (ko
Inventor
김주일
이지한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040110505A priority Critical patent/KR100672989B1/ko
Priority to US11/239,289 priority patent/US7516347B2/en
Priority to JP2005362291A priority patent/JP5269290B2/ja
Publication of KR20060071985A publication Critical patent/KR20060071985A/ko
Application granted granted Critical
Publication of KR100672989B1 publication Critical patent/KR100672989B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode

Abstract

본 발명은 파워다운 모드를 포함하는 전자 장치를 제공한다. 상기 전자 장치는 전원 전압을 변환하는 레귤레이터, 상기 레귤레이터에 의해 변환된 전압을 공급받으며, 상기 파워다운 모드 진입 여부를 판단하여 상기 레귤레이터를 디스에이블 시키는 중앙처리장치, 그리고 리셋 신호(RESET) 또는 인터럽트 신호(Ex_int)에 응답하여 리셋 동작을 수행하는 인터럽트 콘트롤부를 포한다. 상기 리셋 동작이 수행될 때 상기 레귤레이터는 인에이블 된다.

Description

파워다운 모드에서 레귤레이터에 의한 전력 소모를 방지하는 전자장치 및 전력 소모 방지 방법{Electronic device and method capable of preventing power consumption due to regulator in power-down mode}
도 1은 본 발명에 따른 전자 장치를 개략적으로 보여주는 불럭도이다.
도 2는 본 발명의 예시적인 실시예에 따라 도 1의 마이크로 컨트롤 부를 개략적으로 보여주는 블럭도이다.
도 3은 본 발명의 예시적인 실시예에 따라 전자 장치의 전력소모 방지 방법을 설명하기 위한 플로어 차트이다.
* 도면의 주요 부분에 대한 설명*
200: 마이크로 콘트롤 부 201: 레귤레이터
202: 레지스터 210: 인터럽트 컨트롤 부
211: 리셋 콘트롤러 212: 인터럽트 콘트롤러
본 발명은 전자 장치에 관한 것으로, 좀 더 구체적으로는 파워다운 모드에서 레귤레이터에 의한 전력 소모를 방지하는 전자 장치 및 전력 소모 방지 방법에 관 한 것이다.
일반적으로 전자 장치는 전력 소모를 줄이기 위해, 소정의 내부 장치들의 동작을 정지시키는 파워 다운 모드를 지원한다. 전자 장치 내의 중앙처리장치(CPU: Central Processing Unit) 및 기타 주변 장치들은 노말 모드에서 정상적으로 동작하다, 사용자가 설정한 소정의 조건이 만족되면 전력 소모를 방지하기 위해 파워 다운 모드로 진입한다.
파워 다운 모드에서 다시 노말 모드로 진입하도록 (즉, 중앙처리장치 및 기타 주변 장치들이 정상 동작하도록)하기 위해서는, 사용자가 인터럽트 신호 또는 리셋 신호를 인가 하여야 한다.
전자 장치의 고집적화 경향에 따라, 내부 회로의 중앙처리장치 및 기타 주변 장치들의 크기도 점점 작아지므로, 일반적으로 고집적 회로에서는 높은 전원 전압을 낮은 동작 전압으로 만들어 내부 회로에 인가하는 레귤레이터를 사용한다.
전자 장치가 파워 다운 모드로 진입하더라도, 일반적으로, 전자 장치의 레귤레이터는 파워 다운 모드에서 동작 상태로 설정되어야 한다. 따라서, 중앙처리장치 및 기타 주변 장치들에 동작 전압을 공급하는 레귤레이터가 파워 다운 모드에서 동작 상태에 있어야 하고, 이에 따른 전력 소모가 있다.
본 발명의 목적은 파워 다운 모드에서 레귤레이터에 의한 전력 소모를 방지하기 위한 무선 전자장치를 제공하는 데에 있다.
본 발명의 다른 목적은 파워 다운 모드에서 레귤레이터에 의한 전력 소모를 방지 하는 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 파워다운 모드를 포함하는 전자 장치를 제공한다. 상기 전자 장치는 전원 전압을 변환하는 레귤레이터; 상기 레귤레이터에 의해 변환된 전압을 공급받으며, 상기 파워다운 모드 진입 여부를 판단하여 상기 레귤레이터를 디스에이블 시키는 중앙처리장치; 그리고 리셋 신호(RESET) 또는 인터럽트 신호(Ex_int)에 응답하여 리셋 동작을 수행하는 인터럽트 콘트롤부를 포한다. 상기 리셋 동작이 수행될 때 상기 레귤레이터는 인에이블 된다.
본 발명의 일 실시예에 있어서, 상기 인터럽트 콘트롤부는 상기 인터럽트 신호(Ex_int)에 응답하여 리셋 정보를 출력하는 인터럽트 콘트롤러; 그리고 상기 리셋 신호(RESET) 또는 상기 인터럽트 콘트롤러로부터의 리셋 정보에 응답하여 상기 리셋 동작을 제어하는 리셋 콘트롤러를 포함한다.
본 발명의 일 실시예에 있어서, 상기 중앙처리장치에 의해 제어되며 상기 파워다운 모드에서 상기 레귤레이터의 인에이블/디스에이블 상태를 제어하기 위한 레지스터를 더 포함한다.
본 발명의 일 실시예에 있어서, 상기 인터럽트 콘트롤부는 상기 레지스터와 상기 인터럽트 콘트롤부에 각각 연결된 입력단자들 및 상기 리셋 콘트롤러에 연결된 출력단자를 갖는 엔드 게이트를 더 포함한다.
본 발명의 일 실시예에 있어서, 상기 레지스터 및 상기 인터럽트 콘트롤 부는 각각 상기 전원 전압을 직접 공급받는다.
본 발명의 일 실시예에 있어서, 상기 리셋 신호(RESET) 및 상기 인터럽트 신호(Ex_int)는 키 입력부로부터 입력된다. 본 발명의 일 실시예에 있어서, 상기 레귤레이터로부터 전원 전압을 공급받는 주변장치를 더 포함한다.
본 발명의 일 실시예에 있어서, 상기 파워다운 모드는 전력 소모를 줄이기 위해 상기 중앙처리장치 및 주변회로의 동작이 중지되는 상태이다.
본 발명의 일 실시예에 있어서, 상기 레귤레이터, 상기 중앙처리장치, 및 상기 인터럽트 콘트롤부는 리모트 컨트롤러를 구성한다.
본 발명의 다른 실시예에 있어서, 전자 장치는 전원 전압을 변환하는 레귤레이터; 상기 레귤레이터에 의해 변환된 전압을 공급받으며, 파워다운 모드 또는 절전 모드 진입 여부를 판단하는 중앙처리장치; 상기 중앙처리장치에 의해 제어되며, 상기 파워다운 모드 또는 상기 절전 모드 진입 여부 및 상기 레귤레이터의 디스에이블 또는 인에이블 상태를 제어하기 위한 레지스터; 그리고 리셋 신호(RESET) 또는 인터럽트 신호(Ex_int)에 응답하여 상기 레지스터를 초기화시키기 위한 리셋 동작을 수행하는 인터럽트 콘트롤부를 포함한다. 이 경우에, 상기 파워다운 모드에서 상기 레귤레이터는 디스에이블되고, 상기 절전 모드에서 상기 레귤레이터는 디스에이블되지 않는다.
본 발명의 다른 실시예에 있어서, 상기 인터럽트 콘트롤부는 상기 인터럽트 신호(Ex_int)에 응답하여 리셋 정보를 출력하는 인터럽트 콘트롤러; 그리고
상기 리셋 신호(RESET) 또는 상기 인터럽트 콘트롤러로부터 리셋 정보에 응답하여 상기 리셋 동작을 수행한다.
본 발명의 다른 실시예에 있어서, 상기 인터럽트 콘트롤부는 상기 레지스터와 상기 인터럽트 콘트롤부에 각각 연결된 입력단자들 및 상기 리셋 콘트롤러에 연결된 출력단자를 갖는 엔드 게이트(AND gate)를 더 포함한다.
본 발명의 다른 실시예에 있어서, 상기 리셋 동작에 의해 상기 레귤레이터가 인에이블된다.
본 발명의 다른 실시예에 있어서, 상기 레지스터 및 상기 인터럽트 콘트롤 부는 각기 상기 전원 전압을 직접 공급받는다.
상기 목적을 달성하기 위하여, 본 발명은 전자 장치의 전력소모 방지 방법을 포함한다. 상기 전자 장치의 전력소모 방지 방법은 파워다운 모드에 진입할 것인지 여부를 판단하는 단계; 상기 파워다운 모드에 진입하는 경우, 레귤레이터를 디스에이블 시키는 단계; 인터럽트 신호가 입력되었는지 여부를 판단하는 단계; 그리고 상기 인터럽트 신호에 응답하여, 상기 레귤레이터를 인에이블 시키기 위한 리셋 동작을 수행하는 단계를 포함한다.
본 발명의 예시적인 실시예들이 참조 도면에 의거하여 이하 상세히 설명될 것이다.
(실시예)
도 1은 본 발명에 따른 전자 장치를 개략적으로 보여주는 불럭도이다. 도 1을 참조하면, 전자 장치(100)는 전원(101), 키 입력부(102), 및 마이크로 컨트롤 부(200)를 포함한다.
전원(101)은 마이크로 컨트롤 부(200)에 소정의 전원 전압(Vdd)를 공급하며, 키 입력부(102)는 사용자가 키 패드(도시되지 않음)등을 이용하여 입력한 신호들(RESET, EX_int)을 마이크로 컨크롤 부(200)에 전달한다.
도 2는 본 발명의 예시적인 실시예에 따라 도 1의 마이크로 컨트롤 부를 개략적으로 보여주는 블럭도이다. 도 2를 참조하면, 마이크로 컨트롤 부(200)는 레귤레이터(201), 레지스터(202), 인터럽트 컨트롤 부(210), 중앙처리장치(203) 및 마이크로 컨트롤 부(200)의 동작에 필요한 기타 주변 장치(204)를 포함한다.
레귤레이터(201)는 전원에서 공급되는 전원 전압(Vdd)을 중앙 처리 장치(203) 및 기타 주변 장치(204)가 동작할 수 있는 소정의 동작 전압(Vreg)으로 변환하여 중앙 처리 장치(203) 및 기타 주변 장치(204)에 공급하는 역할을 한다.
레지스터(202)는 중앙처리장치(203)에 의해 제어되며, 레귤레이터(201)의 동작상태(즉, 레귤레이터(201)의 인에이블/디스에이블 상태) 및 파워 다운 모드 진입 여부(또는 파워 다운 모드인지 노말 모드인지 여부)를 저장하는 저장장치이다. 중앙처리장치(CPU: Central Processing Unit, 203)는 사용자(User)가 설정한 파워다운 모드 진입 조건을 만족하면, 파워 다운 모드에 진입하도록 레지스터(202)의 값을 하이 레벨(즉, 로직 "1")로 설정한다. 파워다운 모드는 전원을 포함하는 전자 장치(100)에서 전력 소모를 줄이기 위해, 시스템 클럭을 발생하는 오실레이터(도시되지 않음)도 동작하지 않는 상태를 말한다.
인터럽트 컨트롤 부(210)는 파워다운 모드에서 외부 인터럽트가 발생하였을 때, 리셋 동작을 수행하도록 할 것인지 여부를 결정하며, 엔드 게이트(213), 리셋 콘트롤러(211) 및 인터럽트 콘트롤러(212)로 구성된다. 엔드 게이트(213)의 두 입 력단은 각각 레지스터(202)와 인터럽트 콘트롤러(212)에 연결되고, 출력단은 리셋 콘트롤러(211)에 연결된다. 엔드 게이트(213)는 레지스터(202)와 인터럽트 콘트롤러(212)의 출력 값이 모두 하이레벨(즉, 로직 "1")일 때, 리셋 콘트롤러(211)에 리셋 신호(RESET)를 출력한다. 리셋 콘트롤러(211)는 키 입력부(102) 또는 엔드 게이트(213)로부터의 리셋 신호(RESET)에 응답하여, 마이크로 컨트롤 부(200)의 동작을 초기 상태로 되돌리는 리셋 동작을 수행한다. 즉, 레지스터(202)의 값을 로우레벨 (로직 "0")로 초기화하여 레귤레이터(201)을 인에이블시킨다. 인터럽트 콘트롤러(212)는 외부 인터럽트가 발생되었지 여부를 검출하는 검출 회로이며, 키 입력부(102)로부터의 인터럽트 신호(Ex_int)에 응답하여 엔드 게이트(213)에 하이레벨의 신호를 출력한다.
배터레지스터(202), 리셋 콘트롤러(211), 그리고 인터럽트 콘트롤러(212)는 리(101)에 연결되어, 전원(101)으로부터 직접 전원 전압(Vdd)을 공급받는다. 따라서, 레지스터(202), 리셋 콘트롤러(211), 그리고 인터럽트 콘트롤러(212)는 레귤레이터(201)가 동작하지 않는 파워다운 모드에서도 동작이 가능하다.
상술한 본 발명의 일 실시예에 따르면, 파워다운 모드에서 외부 인터럽트에 의해 노말 모드로 진입할 때 리셋 동작을 수행하므로, 중앙처리장치(203) 및 기타 주변 회로(204)가 파워다운 모드 진입 이전 상태를 기억할 필요가 없다. 따라서, 파워다운 모드에서 레귤레이터(201)를 디스에이블(Disable) 시켜 전력 소모를 방지할 수 있다.
도 3은 본 발명의 예시적인 실시예에 따라 전자 장치의 레귤레이터(201)에 의한 전력소모 방지 방법을 설명하기 위한 플로어 차트이다. 도 3을 참조하면, 중앙처리장치(203)는 사용자가 설정한 파워다운 모드 진입 조건(예를 들면, 소정 시간 동안 키 입력부의 입력이 없는 경우)이 만족하는지 여부를 판단한다(S100). 파워다운 모드에 진입하는 경우, 중앙처리장치(203)는 레지스터(202)의 값을 하이레벨(즉, 로직 "1")로 설정한다(S200). 레지스터(202)의 값이 하이레벨로 설정되면, 레귤레이터(201)는 디스에이블 되고, 중앙처리장치(203) 및 기타 주변 장치(204)에는 전원이 공급되지 않는다(S300). 그러나, 레지스터(202), 리셋 콘트롤러(211) 및 인터럽트 콘트롤러(212)는 전원(101)으로부터 직접 전원 전압(Vdd)을 공급받으므로, 동작 상태를 유지한다.
사용자의 키 입력 등에 의해, 키 입력부(102)로부터 인터럽트 신호(Ex_int)가 인터럽트 콘트롤러(212)에 입력되면, 인터럽트 콘트롤러(212)는 엔드 게이트(213)에 하이레벨의 신호를 출력한다(S400). 이 때, 레지스터(202)는 하이레벨의 값을 가지므로, 엔드 게이트(213)의 출력단에 하이레벨의 리셋 신호(RESET)가 출력된다. 리셋 콘트롤러(211)는 리셋 신호(RESET)에 응답하여 마이크로 컨트롤 부(200)의 동작을 초기 상태로 되돌리는 리셋 동작을 수행하고(S500), 레지스터(202)의 값이 로우레벨로 초기화 되어 레귤레이터(201)가 인에이블 된다. 따라서, 레귤레이터(201)는 중앙처리장치(203) 및 기타 주변장치(204)에 동작전압(Vreg)을 공급한다.
마이크로 컨트롤 부(200)가 정상적으로 동작하는 노말 모드에서는, 레지스터(202)의 값은 로우 레벨(즉, 로직 "0")로 설정되어 있다. 즉, 레지스터(202)의 값 은 로우 레벨로 초기화 되어 있다. 이 때에, 외부 인터럽트가 발생하여 인터럽트 콘트롤러(212)가 하이레벨의 신호를 출력하더라도, 엔드게이트(213) 출력단에는 로우 레벨의 신호가 출력되므로, 리셋 콘트롤러(211)는 리셋 동작을 수행하지 않는다. 따라서, 노말 모드에서는 외부 인터럽트에 의해 마이크로 콘트롤 부(200)가 리셋 되는 것을 방지할 수 있다.
파워다운 모드 이외에, 레귤레이터(201)가 디스에이블 되지 않는 절전모드를 설정할 수 있다. 중앙처리장치(203)는 사용자가 설정한 절전 모드 진입 조건이 만족하는지 여부를 판단한다. 이 경우, 중앙처리장치(203)는 레지스터(202)에 레귤레이터(201)의 인에이블/디스에이블 상태 이외에 절전모드 또는 파워다운 모드 진입 여부를 나타내는 값을 추가로 설정한다. 절전모드에서 레귤레이터(201)는 인에이블 상태를 유지한다. 사용자의 키 입력 등에 의해, 키 입력부(102)로부터 인터럽트 신호(Ex_int)가 인터럽트 콘트롤러(212)에 입력되더라도, 레지스터(202)의 설정값에 의해 엔드 게이트(213)는 로우레벨의 신호를 출력한다. 따라서, 외부 인터럽트에 의해 리셋 동작이 수행되지 않고, 절전 모드 진입 직후의 시점부터 마이크로 콘트롤 부(200)의 동작이 다시 시작된다.
본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상기 상술한 바와 같이 본 발명에 따르면, 파워다운 모드에서 레귤레이터(201)를 디스에이블 시킴으로써, 전력 소모를 방지 할 수 있다.

Claims (17)

  1. 파워다운 모드를 포함하는 전자 장치에 있어서,
    전원 전압을 변환하는 레귤레이터;
    상기 레귤레이터에 의해 변환된 전압을 공급받으며, 상기 파워다운 모드 진입 여부를 판단하여 상기 레귤레이터를 디스에이블 시키는 중앙처리장치; 그리고
    리셋 신호(RESET) 또는 인터럽트 신호(Ex_int)에 응답하여 리셋 동작을 수행하는 인터럽트 콘트롤부를 포함하되, 상기 리셋 동작 수행될 때 상기 레귤레이터는 인에이블되는 전자 장치.
  2. 제 1항에 있어서,
    상기 인터럽트 콘트롤부는
    상기 인터럽트 신호(Ex_int)에 응답하여 리셋 정보를 출력하는 인터럽트 콘트롤러; 그리고
    상기 리셋 신호(RESET) 또는 상기 인터럽트 콘트롤러로부터의 리셋 정보에 응답하여 상기 리셋 동작을 제어하는 리셋 콘트롤러를 포함하는 전자 장치.
  3. 제 2항에 있어서,
    상기 중앙처리장치에 의해 제어되며 상기 파워다운 모드에서 상기 레귤레이터의 인에이블/디스에이블 상태를 제어하기 위한 레지스터를 더 포함하는 전자 장 치.
  4. 제 3항에 있어서,
    상기 인터럽트 콘트롤부는 상기 레지스터와 상기 인터럽트 콘트롤부에 각각 연결된 입력단자들 및 상기 리셋 콘트롤러에 연결된 출력단자를 갖는 엔드 게이트를 더 포함하는 전자 장치.
  5. 제 4 항에 있어서,
    상기 전원 전압은 배터리로부터 공급되는 것을 특징으로 하는 전자 장치.
  6. 제 5항에 있어서,
    상기 레지스터 및 상기 인터럽트 콘트롤 부는 각각 상기 전원 전압을 직접 공급받는 것을 특징으로 하는 전자 장치.
  7. 제 2항에 있어서,
    상기 리셋 신호(RESET) 및 상기 인터럽트 신호(Ex_int)는 키 입력부로부터 입력되는 전자 장치.
  8. 제 1항에 있어서,
    상기 레귤레이터로부터 전원 전압을 공급받는 주변장치를 더 포함하는 전자 장치.
  9. 제 8항에 있어서,
    상기 파워다운 모드는 전력 소모를 줄이기 위해 상기 중앙처리장치 및 주변회로의 동작이 중지되는 상태인 전자 장치.
  10. 제 1항에 있어서,
    상기 레귤레이터, 상기 중앙처리장치, 및 상기 인터럽트 콘트롤부는 리모트 컨트롤러를 구성하는 것을 특징으로 하는 전자 장치.
  11. 파워다운 모드에 진입할 것인지 여부를 판단하는 단계;
    상기 파워다운 모드에 진입하는 경우, 레귤레이터를 디스에이블 시키는 단계;
    인터럽트 신호가 입력되었는지 여부를 판단하는 단계; 및
    상기 인터럽트 신호에 응답하여, 상기 레귤레이터를 인에이블 시키기 위한 리셋 동작을 수행하는 단계를 포함하는 전자 장치의 전력소모 방지 방법.
  12. 전원 전압을 변환하는 레귤레이터;
    상기 레귤레이터에 의해 변환된 전압을 공급받으며, 파워다운 모드 또는 절전 모드 진입 여부를 판단하는 중앙처리장치;
    상기 중앙처리장치에 의해 제어되며, 상기 파워다운 모드 또는 상기 절전 모드 진입 여부 및 상기 레귤레이터의 디스에이블 또는 인에이블 상태를 제어하기 위한제어하기 위한; 그리고
    리셋 신호(RESET) 또는 인터럽트 신호(Ex_int)에 응답하여 상기 레지스터를 초기화시키기 위한 리셋 동작을 수행하는 인터럽트 콘트롤부를 포함하며,
    상기 파워다운 모드에서 상기 레귤레이터는 디스에이블되고, 상기 절전 모드에서 상기 레귤레이터는 디스에이블되지 않는 전자 장치.
  13. 제 12항에 있어서,
    상기 인터럽트 콘트롤부는,
    상기 인터럽트 신호(Ex_int)에 응답하여 리셋 정보를 출력하는 인터럽트 콘트롤러; 그리고
    상기 리셋 신호(RESET) 또는 상기 인터럽트 콘트롤러로부터 리셋 정보에 응답하여 상기 리셋 동작을 수행하는 리셋 콘트롤러를 포함하는 전자 장치.
  14. 제 13항에 있어서,
    상기 인터럽트 콘트롤부는 상기 레지스터와 상기 인터럽트 콘트롤부에 각각 연결된 입력단자들 및 상기 리셋 콘트롤러에 연결된 출력단자를 갖는 엔드 게이트를 더 포함하는 전자 장치.
  15. 제 12항에 있어서,
    상기 리셋 동작에 의해 상기 레귤레이터가 인에이블되는 전자 장치.
  16. 제 15 항에 있어서,
    상기 전원 전압은 배터리로부터 공급되는 것을 특징으로 하는 전자 장치.
  17. 제 16항에 있어서,
    상기 레지스터 및 상기 인터럽트 콘트롤 부는 각각 상기 전원 전압을 직접 공급받는 것을 특징으로 하는 전자 장치.
KR1020040110505A 2004-12-22 2004-12-22 파워다운 모드에서 레귤레이터에 의한 전력 소모를방지하는 전자장치 및 전력 소모 방지 방법 KR100672989B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040110505A KR100672989B1 (ko) 2004-12-22 2004-12-22 파워다운 모드에서 레귤레이터에 의한 전력 소모를방지하는 전자장치 및 전력 소모 방지 방법
US11/239,289 US7516347B2 (en) 2004-12-22 2005-09-30 Electronic device having power-down mode and method of reducing power consumption
JP2005362291A JP5269290B2 (ja) 2004-12-22 2005-12-15 パワーダウンモードでレギュレータによる電力消耗を防止する電子装置及び電力消耗防止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040110505A KR100672989B1 (ko) 2004-12-22 2004-12-22 파워다운 모드에서 레귤레이터에 의한 전력 소모를방지하는 전자장치 및 전력 소모 방지 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020060094903A Division KR20060114666A (ko) 2006-09-28 2006-09-28 파워다운 모드에서 레귤레이터에 의한 전력 소모를방지하는 전자장치 및 전력 소모 방지 방법

Publications (2)

Publication Number Publication Date
KR20060071985A true KR20060071985A (ko) 2006-06-27
KR100672989B1 KR100672989B1 (ko) 2007-01-24

Family

ID=36597601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040110505A KR100672989B1 (ko) 2004-12-22 2004-12-22 파워다운 모드에서 레귤레이터에 의한 전력 소모를방지하는 전자장치 및 전력 소모 방지 방법

Country Status (3)

Country Link
US (1) US7516347B2 (ko)
JP (1) JP5269290B2 (ko)
KR (1) KR100672989B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007156926A (ja) * 2005-12-06 2007-06-21 Matsushita Electric Ind Co Ltd 割込制御装置
US8327158B2 (en) * 2006-11-01 2012-12-04 Texas Instruments Incorporated Hardware voting mechanism for arbitrating scaling of shared voltage domain, integrated circuits, processes and systems
US8762759B2 (en) * 2008-04-10 2014-06-24 Nvidia Corporation Responding to interrupts while in a reduced power state
WO2010042108A1 (en) * 2008-10-07 2010-04-15 Hewlett-Packard Development Company, L.P. Power management in a system having a processor and a voltage converter that provides a power voltage to the processor
TWI402669B (zh) * 2009-01-15 2013-07-21 Via Tech Inc 省電控制模組以及相關之電腦系統與省電控制方法
JP2010186402A (ja) * 2009-02-13 2010-08-26 Seiko Epson Corp 電子回路、印刷装置および電子機器
US8615277B2 (en) 2010-11-12 2013-12-24 Mediatek Inc. Electronic device having functional blocks individually controlled to selectively enter power-saving mode and related power control method thereof
JP5737515B2 (ja) * 2011-07-28 2015-06-17 ブラザー工業株式会社 電子機器及び電源制御プログラム並びに電源制御方法
CN103123612B (zh) * 2011-11-21 2017-11-28 联想(北京)有限公司 一种共享设备的控制方法及一种电子设备
JP6193573B2 (ja) 2013-01-10 2017-09-06 ラピスセミコンダクタ株式会社 電池監視システム、電池監視装置、及び電池監視システムの起動方法
TWI521534B (zh) * 2013-10-09 2016-02-11 新唐科技股份有限公司 積體電路及其運作方法
KR20220043302A (ko) 2020-09-29 2022-04-05 삼성전자주식회사 스토리지 장치의 리셋 방법 및 이를 수행하는 스토리지 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02214424A (ja) * 1989-02-13 1990-08-27 Canon Inc 電子機器
KR950005216B1 (ko) * 1993-03-31 1995-05-22 삼성전자주식회사 컴퓨터 주변장치의 전원절약장치
EP0626633B1 (en) 1993-05-28 2001-03-14 Sun Microsystems, Inc. Touch screen power control in a computer system
JP3010594B2 (ja) * 1994-02-28 2000-02-21 株式会社ピーエフユー バッテリコントローラ
JPH10248244A (ja) * 1997-03-04 1998-09-14 Mitsubishi Electric Corp 携帯型コンピュータ用電源装置
JPH11327701A (ja) 1998-05-20 1999-11-30 Nec Corp マイクロコンピュ−タ装置
JP2001093275A (ja) * 1999-09-20 2001-04-06 Mitsubishi Electric Corp 半導体集積回路装置
JP4273631B2 (ja) * 2000-05-30 2009-06-03 株式会社明電舎 携帯型情報伝送端末装置
US6952748B1 (en) * 2001-01-02 2005-10-04 Advanced Micro Devices, Inc. Voltage request arbiter
JP3817446B2 (ja) 2001-02-15 2006-09-06 株式会社リコー 電源回路及びｄｃ−ｄｃコンバータの出力電圧制御方法
KR100424484B1 (ko) 2001-07-05 2004-03-24 엘지전자 주식회사 중앙 처리 장치용 전원 공급기
US6792551B2 (en) * 2001-11-26 2004-09-14 Intel Corporation Method and apparatus for enabling a self suspend mode for a processor
JP2003295988A (ja) 2002-04-05 2003-10-17 Matsushita Electric Ind Co Ltd 半導体装置
US7193624B2 (en) * 2003-11-24 2007-03-20 Amtran Technology Co., Ltd. Display apparatus with power saving capability
US7363523B2 (en) * 2004-08-31 2008-04-22 Intel Corporation Method and apparatus for controlling power management state transitions

Also Published As

Publication number Publication date
JP5269290B2 (ja) 2013-08-21
US20060136766A1 (en) 2006-06-22
US7516347B2 (en) 2009-04-07
KR100672989B1 (ko) 2007-01-24
JP2006180486A (ja) 2006-07-06

Similar Documents

Publication Publication Date Title
JP5269290B2 (ja) パワーダウンモードでレギュレータによる電力消耗を防止する電子装置及び電力消耗防止方法
US9189048B2 (en) Circuit having a low power mode
JP5039322B2 (ja) 起動回路、方法ならびにそれを用いた低電圧誤動作防止回路、電源回路および電子機器
JP5021954B2 (ja) 低電圧誤動作防止回路、方法ならびにそれを利用した電源回路および電子機器
KR100957903B1 (ko) 개선된 휴대 장치의 충전 방법
US9471140B2 (en) Valid context status retention in processor power mode management
KR20010038449A (ko) 여러 전원 관리 상태를 갖는 컴퓨터를 위한 전원 공급 제어 회로
KR20040014300A (ko) 내부 전원 전압이 제어되는 반도체 집적 회로
US9678554B2 (en) Low power mode operation when charging a device
KR101692538B1 (ko) Gpio 포트를 이용한 컴퓨터 시스템의 절전 장치 및 방법
JP2006506617A (ja) 低電圧検出システム
KR101741225B1 (ko) Sio를 이용한 컴퓨터 시스템의 전력 절감 장치 및 방법
US8856560B2 (en) Settings based on output powered by low power state power rail
KR20080073846A (ko) 데이터 유지 시간을 늘릴 수 있는 마이크로 컨트롤러 유닛및 방법
JP5281625B2 (ja) コンピュータのリセット方法およびコンピュータ
US20090094472A1 (en) Computer system and method for dynamically saving power thereof
JP2004126922A (ja) 低電圧動作モードを備える演算部の電源及び上記演算部への給電制御方法
US11493970B2 (en) Two-stage dynamic power supply voltage adjustment
KR20060114666A (ko) 파워다운 모드에서 레귤레이터에 의한 전력 소모를방지하는 전자장치 및 전력 소모 방지 방법
JP2004114319A (ja) 電源供給装置
KR20210012114A (ko) 전원공급장치 내장형 컴퓨터 시스템의 절전장치 및 방법
TW201421227A (zh) 電壓調節裝置
CN107807728B (zh) 关机放电系统
JPH07154923A (ja) 暗電流削減制御方法
JP2021026264A (ja) 電子機器および制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee