JPH07154923A - 暗電流削減制御方法 - Google Patents
暗電流削減制御方法Info
- Publication number
- JPH07154923A JPH07154923A JP5297749A JP29774993A JPH07154923A JP H07154923 A JPH07154923 A JP H07154923A JP 5297749 A JP5297749 A JP 5297749A JP 29774993 A JP29774993 A JP 29774993A JP H07154923 A JPH07154923 A JP H07154923A
- Authority
- JP
- Japan
- Prior art keywords
- onoff
- power
- pwr
- sense
- dark current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/1607—Supply circuits
- H04B1/1615—Switching on; Switching off, e.g. remotely
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/02—Power saving arrangements
- H04W52/0209—Power saving arrangements in terminal devices
- H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
- H04W52/0274—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Direct Current Feeding And Distribution (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
(57)【要約】
【目的】 システム非動作時の暗電流を抑えてバッテリ
ー等の外部電源の寿命を延ばす。 【構成】 ＰＷＲ ＯＮＯＦＦ、ＥＸＴ ＰＷＲ ＯＮ
ＯＦＦ、ＣＬＫ ＯＮＯＦＦ、ＩＧＮ ＯＮＯＦＦおよ
びＶＤＬ１、ＶＤＬ２のそれぞれの電源投入のための必
要条件が、ワンショットバイブレータ１４のトリガー入
力となり、外付けＣ、Ｒにより設定された間だけパルス
を発生させ（ソフトウエア立ち上げ処理時間）、ＥＸＴ
ＰＷ ＳＥＮＳＥ、ＰＷＲ ＯＮＯＦＦ ＳＥＮＳ
Ｅ、ＥＸＴＯＮＯＦＦ ＳＥＮＳＥおよびＩＧＮ ＯＮ
ＯＦＦ ＳＥＮＳＥの十分条件をＣＰＵが確認し、シス
テム（携帯電話）の電源入力が必要十分条件を満たした
と判断したときのみ、ＬＯＧＩＣ ＰＷＲにフラグをセ
ットして電源投入確定を行ない、ＲＥＧ ＣＮＴのオン
により各レギュレータが作動する。
ー等の外部電源の寿命を延ばす。 【構成】 ＰＷＲ ＯＮＯＦＦ、ＥＸＴ ＰＷＲ ＯＮ
ＯＦＦ、ＣＬＫ ＯＮＯＦＦ、ＩＧＮ ＯＮＯＦＦおよ
びＶＤＬ１、ＶＤＬ２のそれぞれの電源投入のための必
要条件が、ワンショットバイブレータ１４のトリガー入
力となり、外付けＣ、Ｒにより設定された間だけパルス
を発生させ（ソフトウエア立ち上げ処理時間）、ＥＸＴ
ＰＷ ＳＥＮＳＥ、ＰＷＲ ＯＮＯＦＦ ＳＥＮＳ
Ｅ、ＥＸＴＯＮＯＦＦ ＳＥＮＳＥおよびＩＧＮ ＯＮ
ＯＦＦ ＳＥＮＳＥの十分条件をＣＰＵが確認し、シス
テム（携帯電話）の電源入力が必要十分条件を満たした
と判断したときのみ、ＬＯＧＩＣ ＰＷＲにフラグをセ
ットして電源投入確定を行ない、ＲＥＧ ＣＮＴのオン
により各レギュレータが作動する。
Description
【０００１】
【産業上の利用分野】本発明は、携帯電話を含むバッテ
リー駆動の小型携帯装置等に使用するためのパルス電源
入力による暗電流削減制御方法に関する。
リー駆動の小型携帯装置等に使用するためのパルス電源
入力による暗電流削減制御方法に関する。
【０００２】
【従来の技術】図３は従来の電源入力制御装置の構成を
示しており、１は電源部、２は第１のＣＰＵ、３は第１
のＬＳＩ、４は第２のＬＳＩ、５は第２のＣＰＵであ
る。バッテリーの電源は、電源部１および第２のＣＰＵ
５に常時供給されており、第２のＣＰＵ５で電源投入の
ための必要および十分条件を確認し、その結果により第
１のＣＰＵ２および各ＬＳＩ３、４に電源部１から電源
供給をオン、オフするようになっている。また従来の別
の電源入力制御装置として、図４に示すように、バッテ
リーの電源を電源部６からＣＰＵ７と各ＬＳＩ８、９に
常時供給して、ＣＰＵ７に対し電源投入のための必要お
よび十分条件を、割り込み等（通常発信停止モード：省
電力化）により与えているものもある。
示しており、１は電源部、２は第１のＣＰＵ、３は第１
のＬＳＩ、４は第２のＬＳＩ、５は第２のＣＰＵであ
る。バッテリーの電源は、電源部１および第２のＣＰＵ
５に常時供給されており、第２のＣＰＵ５で電源投入の
ための必要および十分条件を確認し、その結果により第
１のＣＰＵ２および各ＬＳＩ３、４に電源部１から電源
供給をオン、オフするようになっている。また従来の別
の電源入力制御装置として、図４に示すように、バッテ
リーの電源を電源部６からＣＰＵ７と各ＬＳＩ８、９に
常時供給して、ＣＰＵ７に対し電源投入のための必要お
よび十分条件を、割り込み等（通常発信停止モード：省
電力化）により与えているものもある。
【０００３】
【発明が解決しようとする課題】しかしながら、図３に
示す従来の電源入力制御装置では、第２のＣＰＵ５に常
時電源を供給しているため、そのための電源部１の暗電
流および第２のＣＰＵ５自体のスタンバイ電流を加えた
値がシステム全体の暗電流となり、また図４に示す電源
入力制御装置では、ＣＰＵ７および各ＬＳＩ８、９に常
時電源を供給しているため、そのための電源部５の暗電
流およびＣＰＵ７および各ＬＳＩ８、９自体のスタンバ
イ電流を加えた値がシステム全体の暗電流となり、これ
ら全体の暗電流のために約１００μＡ程度の電流が消費
され、省電流効果が十分でないという問題があった。特
に、図４に示す装置では、システム全体の暗電流が、使
用するデバイスのスタンバイ電流に大きく左右されるた
め、デバイスを選択する際にはこの点を十分注意しなけ
ればならなかった。
示す従来の電源入力制御装置では、第２のＣＰＵ５に常
時電源を供給しているため、そのための電源部１の暗電
流および第２のＣＰＵ５自体のスタンバイ電流を加えた
値がシステム全体の暗電流となり、また図４に示す電源
入力制御装置では、ＣＰＵ７および各ＬＳＩ８、９に常
時電源を供給しているため、そのための電源部５の暗電
流およびＣＰＵ７および各ＬＳＩ８、９自体のスタンバ
イ電流を加えた値がシステム全体の暗電流となり、これ
ら全体の暗電流のために約１００μＡ程度の電流が消費
され、省電流効果が十分でないという問題があった。特
に、図４に示す装置では、システム全体の暗電流が、使
用するデバイスのスタンバイ電流に大きく左右されるた
め、デバイスを選択する際にはこの点を十分注意しなけ
ればならなかった。
【０００４】本発明は、このような従来の問題を解決す
るものであり、省電流効果の高い暗電流削減制御方法を
提供することを目的とするものである。
るものであり、省電流効果の高い暗電流削減制御方法を
提供することを目的とするものである。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するために、電源入力の必要条件をパルス発生のトリ
ガーとし、電源入力の十分条件が満たされた時にのみ電
源投入を確定するようにしたものである。
成するために、電源入力の必要条件をパルス発生のトリ
ガーとし、電源入力の十分条件が満たされた時にのみ電
源投入を確定するようにしたものである。
【０００６】
【作用】したがって本発明によれば、常時電源を供給す
るのは、システム内の必要および十分条件を確認するた
めの論理部分およびパルス発生部分のみなので、システ
ムの暗電流を大幅に削減することができ、システム非動
作時の無効電流を抑えてバッテリー等の外部電源の寿命
を延ばすことができる。
るのは、システム内の必要および十分条件を確認するた
めの論理部分およびパルス発生部分のみなので、システ
ムの暗電流を大幅に削減することができ、システム非動
作時の無効電流を抑えてバッテリー等の外部電源の寿命
を延ばすことができる。
【０００７】
【実施例】図１は本発明の一実施例を示すパワーコント
ロール回路のブロック図であり、電源入力の必要および
十分条件を確認するための論理回路ブロックおよびパル
ス発生回路ブロックからなる。論理回路ブロックは、パ
ルスを発生させるために必要な論理回路１１およびバッ
テリー電圧検出回路１２、１３を有し、パルス発生回路
ブロックは、パルス幅を外付け定数により選択できるワ
ンショットマルチバイブレータ１４および時定数回路を
有する。１５はバッテリーパック以外の外部電源のため
のレベルシフト回路である。このパワーコントロール回
路における全てのロジックはＶＢＡＴＴからの電圧供給
となっている。
ロール回路のブロック図であり、電源入力の必要および
十分条件を確認するための論理回路ブロックおよびパル
ス発生回路ブロックからなる。論理回路ブロックは、パ
ルスを発生させるために必要な論理回路１１およびバッ
テリー電圧検出回路１２、１３を有し、パルス発生回路
ブロックは、パルス幅を外付け定数により選択できるワ
ンショットマルチバイブレータ１４および時定数回路を
有する。１５はバッテリーパック以外の外部電源のため
のレベルシフト回路である。このパワーコントロール回
路における全てのロジックはＶＢＡＴＴからの電圧供給
となっている。
【０００８】図１における略号を説明すると、右側上部
から、ＥＸＴ ＰＷＲはバッテリーパック以外の外部電
源ソース、ＰＷＲ ＯＮＯＦＦはパワーキーによる電源
入力、ＥＸＴ ＰＷＲ ＯＮＯＦＦは外部（携帯電話以
外）からの電源入力、ＣＬＫＯＮＯＦＦは時計ＪＣ等の
タイマー機能による電源入力、ＩＧＮ ＯＮＯＦＦはイ
グニッションによる電源入力、ＬＯＧＩＣ ＰＷＲは図
示しないＣＰＵ（中央処理装置）による電源入力、ＰＣ
ＮＴはパルス幅調整用外付けコンデンサおよび抵抗用の
ＣＲ接続端子、ＭＭＯＵＴはパルス出力端子、ＲＥＳＣ
ＮＴはワンショットマルチバイブレータ１４のリセット
端子、ＲＥＳＩＮは電圧検出受け付けＤ・ＦＦクリアー
端子である。
から、ＥＸＴ ＰＷＲはバッテリーパック以外の外部電
源ソース、ＰＷＲ ＯＮＯＦＦはパワーキーによる電源
入力、ＥＸＴ ＰＷＲ ＯＮＯＦＦは外部（携帯電話以
外）からの電源入力、ＣＬＫＯＮＯＦＦは時計ＪＣ等の
タイマー機能による電源入力、ＩＧＮ ＯＮＯＦＦはイ
グニッションによる電源入力、ＬＯＧＩＣ ＰＷＲは図
示しないＣＰＵ（中央処理装置）による電源入力、ＰＣ
ＮＴはパルス幅調整用外付けコンデンサおよび抵抗用の
ＣＲ接続端子、ＭＭＯＵＴはパルス出力端子、ＲＥＳＣ
ＮＴはワンショットマルチバイブレータ１４のリセット
端子、ＲＥＳＩＮは電圧検出受け付けＤ・ＦＦクリアー
端子である。
【０００９】図１の左側上部において、ＥＸＴ ＰＷＲ
ＳＥＮＳＥはバッテリーパック以外の外部電源ソース
の入力確認用出力ポート、ＰＷＲ ＯＮＯＦＦ ＳＥＮ
ＳＥはパワーキーによる電源入力の入力確認用出力ポー
ト、ＥＸＴ ＰＷＲ ＯＮＯＦＦ ＳＥＮＳＥは外部
（携帯電話以外）からの電源入力の入力確認用出力ポー
ト、ＲＥＧ ＣＮＴはワンショットマルチバイブレータ
１４およびそれ以外の電源入力によるパルス出力端子、
ＩＧＮ ＯＮＯＦＦ ＳＥＮＳＥはイグニッションによ
る電源入力の入力確認用出力ポート、ＶＬＤ１およびＶ
ＬＤ２はバッテリー電圧検出入力端子である。
ＳＥＮＳＥはバッテリーパック以外の外部電源ソース
の入力確認用出力ポート、ＰＷＲ ＯＮＯＦＦ ＳＥＮ
ＳＥはパワーキーによる電源入力の入力確認用出力ポー
ト、ＥＸＴ ＰＷＲ ＯＮＯＦＦ ＳＥＮＳＥは外部
（携帯電話以外）からの電源入力の入力確認用出力ポー
ト、ＲＥＧ ＣＮＴはワンショットマルチバイブレータ
１４およびそれ以外の電源入力によるパルス出力端子、
ＩＧＮ ＯＮＯＦＦ ＳＥＮＳＥはイグニッションによ
る電源入力の入力確認用出力ポート、ＶＬＤ１およびＶ
ＬＤ２はバッテリー電圧検出入力端子である。
【００１０】図２は上記したパワーコントロール回路と
携帯電話に必要なレギュレータ等を１つに集積化したＣ
ＭＯＳパワーＩＣを示ししており、アルファベットの略
号は上記したものと同じである。図２において、ＣＭＯ
ＳパワーＩＣ２１の下側のＶＤＬ１およびＶＤＬ２端子
には、外部電源ソースとしてのバッテリーの検出電圧が
入力され、ＰＣＮＴ端子には、パルス発生回路における
パルス幅調整用外付けのＣおよびＲが接続されている。
右側のＶＢＡＴＴ１およびＶＢＡＴＴ２端子には、外部
電源ソースとしてのバッテリーパックが接続されてい
る。上側のＰＷＲＯＮＯＦＦ、ＣＬＫ ＯＮＯＦＦ、Ｉ
ＧＮ ＯＮＯＦＦおよび下側のＥＸＴＰＷＲ ＯＮＯＦ
Ｆ端子には、それぞれ電源投入要因入力として電源入力
の必要条件が入力されている。また、上側のＥＸＴ Ｐ
Ｗ ＳＥＮＳＥ、ＰＷＲ ＯＮＯＦＦ ＳＥＮＳＥ、Ｅ
ＸＴ ＯＮＯＦＦ ＳＥＮＳＥおよびＩＧＮ ＯＮＯＦ
Ｆ ＳＥＮＳＥ端子は、それぞれＣＰＵへの電源投入要
因チェック出力ポートとして働き、ＣＰＵでは十分条件
の確認が行なわれる。また、ＶＢＥＮＢ、ＶＤＥＮＢ、
ＶＢＭＥＮＢおよびＶＬＥＮＢ端子は、各種レギュレー
タのオン、オフ指令入力ポートであり、ＶＴＯＵＴ、Ｖ
ＲＯＵＴ、ＶＢＯＵＴ、ＶＤＯＵＴおよびＶＬＯＵＴ端
子は、各種レギュレータの出力ポートである。
携帯電話に必要なレギュレータ等を１つに集積化したＣ
ＭＯＳパワーＩＣを示ししており、アルファベットの略
号は上記したものと同じである。図２において、ＣＭＯ
ＳパワーＩＣ２１の下側のＶＤＬ１およびＶＤＬ２端子
には、外部電源ソースとしてのバッテリーの検出電圧が
入力され、ＰＣＮＴ端子には、パルス発生回路における
パルス幅調整用外付けのＣおよびＲが接続されている。
右側のＶＢＡＴＴ１およびＶＢＡＴＴ２端子には、外部
電源ソースとしてのバッテリーパックが接続されてい
る。上側のＰＷＲＯＮＯＦＦ、ＣＬＫ ＯＮＯＦＦ、Ｉ
ＧＮ ＯＮＯＦＦおよび下側のＥＸＴＰＷＲ ＯＮＯＦ
Ｆ端子には、それぞれ電源投入要因入力として電源入力
の必要条件が入力されている。また、上側のＥＸＴ Ｐ
Ｗ ＳＥＮＳＥ、ＰＷＲ ＯＮＯＦＦ ＳＥＮＳＥ、Ｅ
ＸＴ ＯＮＯＦＦ ＳＥＮＳＥおよびＩＧＮ ＯＮＯＦ
Ｆ ＳＥＮＳＥ端子は、それぞれＣＰＵへの電源投入要
因チェック出力ポートとして働き、ＣＰＵでは十分条件
の確認が行なわれる。また、ＶＢＥＮＢ、ＶＤＥＮＢ、
ＶＢＭＥＮＢおよびＶＬＥＮＢ端子は、各種レギュレー
タのオン、オフ指令入力ポートであり、ＶＴＯＵＴ、Ｖ
ＲＯＵＴ、ＶＢＯＵＴ、ＶＤＯＵＴおよびＶＬＯＵＴ端
子は、各種レギュレータの出力ポートである。
【００１１】次に上記実施例の動作について説明する。
図１に示したパワーコントロール回路において、ＲＥＧ
ＣＮＴに対する出力条件として以下に示す論理式が設
定されている。 ｛（ＰＷＲ ＯＮＯＦＦ ∨ ＥＸＴ ＰＷＲ ＯＮＯ
ＦＦ ∨ ＣＬＫＯＮＯＦＦ） ∧ ＩＧＮ ＯＮＯＦ
Ｆ｝ ∨ ＬＯＧＩＣ ＰＷＲ
図１に示したパワーコントロール回路において、ＲＥＧ
ＣＮＴに対する出力条件として以下に示す論理式が設
定されている。 ｛（ＰＷＲ ＯＮＯＦＦ ∨ ＥＸＴ ＰＷＲ ＯＮＯ
ＦＦ ∨ ＣＬＫＯＮＯＦＦ） ∧ ＩＧＮ ＯＮＯＦ
Ｆ｝ ∨ ＬＯＧＩＣ ＰＷＲ
【００１２】一方、電源投入のための必要条件として、
ＰＷＲ ＯＮＯＦＦ、ＥＸＴ ＰＷＲ ＯＮＯＦＦ、Ｃ
ＬＫ ＯＮＯＦＦ、ＩＧＮ ＯＮＯＦＦおよびＶＤＬ
１、ＶＤＬ２への入力が定められており、これらの入力
がワンショットバイブレータ１４のトリガー入力とな
り、外付けＣ、Ｒにより設定された間だけパルスを発生
させる（ソフトウエア立ち上げ処理時間）。そして、Ｅ
ＸＴ ＰＷ ＳＥＮＳＥ、ＰＷＲ ＯＮＯＦＦ ＳＥＮ
ＳＥ、ＥＸＴ ＯＮＯＦＦ ＳＥＮＳＥおよびＩＧＮ
ＯＮＯＦＦ ＳＥＮＳＥの出力を十分条件確認のために
ＣＰＵへ送り、ＣＰＵがシステム（携帯電話）の電源入
力が必要十分条件を満たしたと判断したときのみ、ＬＯ
ＧＩＣ ＰＷＲにフラグをセットする。これにより上記
論理式が成立して電源投入の確定が行なわれ、ＲＥＧ
ＣＮＴがオンして各レギュレータが作動する。
ＰＷＲ ＯＮＯＦＦ、ＥＸＴ ＰＷＲ ＯＮＯＦＦ、Ｃ
ＬＫ ＯＮＯＦＦ、ＩＧＮ ＯＮＯＦＦおよびＶＤＬ
１、ＶＤＬ２への入力が定められており、これらの入力
がワンショットバイブレータ１４のトリガー入力とな
り、外付けＣ、Ｒにより設定された間だけパルスを発生
させる（ソフトウエア立ち上げ処理時間）。そして、Ｅ
ＸＴ ＰＷ ＳＥＮＳＥ、ＰＷＲ ＯＮＯＦＦ ＳＥＮ
ＳＥ、ＥＸＴ ＯＮＯＦＦ ＳＥＮＳＥおよびＩＧＮ
ＯＮＯＦＦ ＳＥＮＳＥの出力を十分条件確認のために
ＣＰＵへ送り、ＣＰＵがシステム（携帯電話）の電源入
力が必要十分条件を満たしたと判断したときのみ、ＬＯ
ＧＩＣ ＰＷＲにフラグをセットする。これにより上記
論理式が成立して電源投入の確定が行なわれ、ＲＥＧ
ＣＮＴがオンして各レギュレータが作動する。
【００１３】このように、上記実施例によれば、ＣＭＯ
ＳパワーＩＣ２１において、電源入力の必要条件を受け
付ける論理回路ブロックおよびパルス発生回路ブロック
にのみ常時電源を供給し、携帯電話システムの十分条件
を確認および判断する間のみ一時的にパルスを発生さ
せ、それ以外ではシステム全体への電源を供給しないの
で、システムの暗電流を大幅に削減することができる。
本実施例の場合、ＣＭＯＳパワーＩＣ２１のバッテリー
電圧印加自体の消費電流が携帯電話機のパワーオフ時の
暗電流に相当するので、暗電流を２０μ以下に抑えるこ
とができる。
ＳパワーＩＣ２１において、電源入力の必要条件を受け
付ける論理回路ブロックおよびパルス発生回路ブロック
にのみ常時電源を供給し、携帯電話システムの十分条件
を確認および判断する間のみ一時的にパルスを発生さ
せ、それ以外ではシステム全体への電源を供給しないの
で、システムの暗電流を大幅に削減することができる。
本実施例の場合、ＣＭＯＳパワーＩＣ２１のバッテリー
電圧印加自体の消費電流が携帯電話機のパワーオフ時の
暗電流に相当するので、暗電流を２０μ以下に抑えるこ
とができる。
【００１４】
【発明の効果】本発明は、上記実施例から明らかなよう
に、電源入力の必要条件をパルス発生のトリガーとし、
電源入力の十分条件が満たされた時にのみ電源投入を確
定するようにしたので、常時電源を供給するのは、シス
テム内の必要および十分条件を確認するための論理部分
およびパルス発生部分のみなので、システムの暗電流を
大幅に削減することができ、システム非動作時の無効電
流を抑えてバッテリー等の外部電源の寿命を延ばすこと
ができる。
に、電源入力の必要条件をパルス発生のトリガーとし、
電源入力の十分条件が満たされた時にのみ電源投入を確
定するようにしたので、常時電源を供給するのは、シス
テム内の必要および十分条件を確認するための論理部分
およびパルス発生部分のみなので、システムの暗電流を
大幅に削減することができ、システム非動作時の無効電
流を抑えてバッテリー等の外部電源の寿命を延ばすこと
ができる。
【図１】本発明の一実施例を示すパワーコントロール回
路のブロック図
路のブロック図
【図２】本発明の一実施例のパワーコントロール回路を
内蔵したＣＭＯＳパワーＩＣの結線図
内蔵したＣＭＯＳパワーＩＣの結線図
【図３】従来の電源入力制御装置の一例を示すブロック
図
図
【図４】従来の電源入力制御装置の他の例を示すブロッ
ク図
ク図
１１ 論理回路 １２、１３ バッテリー電圧検出回路 １４ ワンショットマルチバイブレータ １５ レベルシフト回路 ２１ ＣＭＯＳパワーＩＣ
Claims (1)
- 【請求項１】 電源入力の必要条件をパルス発生のトリ
ガーとし、電源入力の十分条件が満たされた時にのみ電
源投入を確定する暗電流削減制御方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29774993A JP3345137B2 (ja) | 1993-11-29 | 1993-11-29 | 暗電流削減制御方法 |
| US08/231,481 US5569965A (en) | 1993-11-29 | 1994-04-22 | Control method for reducing quiescent current |
| GB9409530A GB2284322B (en) | 1993-11-29 | 1994-05-12 | Control method for reducing quiescent current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29774993A JP3345137B2 (ja) | 1993-11-29 | 1993-11-29 | 暗電流削減制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07154923A true JPH07154923A (ja) | 1995-06-16 |
| JP3345137B2 JP3345137B2 (ja) | 2002-11-18 |
Family
ID=17850684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29774993A Expired - Fee Related JP3345137B2 (ja) | 1993-11-29 | 1993-11-29 | 暗電流削減制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5569965A (ja) |
| JP (1) | JP3345137B2 (ja) |
| GB (1) | GB2284322B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5939998A (en) * | 1995-12-15 | 1999-08-17 | Ut Automotive Dearborn, Inc. | System and method for reducing quiescent current in a microcontroller |
| US6567855B1 (en) * | 1998-01-02 | 2003-05-20 | Intel Corporation | Portable processing system with always on, always connected capability |
| US6091391A (en) * | 1998-03-20 | 2000-07-18 | Motorola, Inc. | Circuit for producing a contrast voltage signal for a liquid crystal display which uses a differential comparator, capacitors, transmission gates and feedback to reduce quiescent current |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3729595A (en) * | 1970-02-04 | 1973-04-24 | Sits Soc It Telecom Siemens | Radiotelephone system with central office having individual processors assignable to respective mobile units aboard communicating vehicles |
| US5335264A (en) * | 1985-07-09 | 1994-08-02 | Alpine Electronics, Inc. | Method and apparatus for monitoring sound within a vehicle by telephone |
| JPS6486739A (en) * | 1987-09-29 | 1989-03-31 | Toshiba Corp | Car telephone equipment |
| US5220681A (en) * | 1989-02-27 | 1993-06-15 | Multi-Leasing Services Inc. | Electronic signal decoder display/enunciator apparatus for electronic signal receivers |
| JP2629436B2 (ja) * | 1989-10-31 | 1997-07-09 | 日本電気株式会社 | 車載電子機器用電源装置 |
-
1993
- 1993-11-29 JP JP29774993A patent/JP3345137B2/ja not_active Expired - Fee Related
-
1994
- 1994-04-22 US US08/231,481 patent/US5569965A/en not_active Expired - Lifetime
- 1994-05-12 GB GB9409530A patent/GB2284322B/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3345137B2 (ja) | 2002-11-18 |
| GB2284322A (en) | 1995-05-31 |
| US5569965A (en) | 1996-10-29 |
| GB9409530D0 (en) | 1994-06-29 |
| GB2284322B (en) | 1997-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9690366B2 (en) | Saving power when in or transitioning to a static mode of a processor by using feedback-configured voltage regulator | |
| JP5269290B2 (ja) | パワーダウンモードでレギュレータによる電力消耗を防止する電子装置及び電力消耗防止方法 | |
| US5325074A (en) | Oscillator with supply voltage changeover according to activated and disabled states of a microcomputer | |
| US6140714A (en) | Power control apparatus for a battery-powered communication system | |
| JPH07154923A (ja) | 暗電流削減制御方法 | |
| US4737666A (en) | Integrated circuit semiconductor device with reduced power dissipation in a power-down mode | |
| KR100225213B1 (ko) | 반도체 장치 및 이 반도체 장치의 클럭 신호 제어방법(control of clock signal in semiconductor device) | |
| JP2004114319A (ja) | 電源供給装置 | |
| JPS6148726B2 (ja) | ||
| JP3843720B2 (ja) | 定電圧出力装置 | |
| JPS59195726A (ja) | マイクロコンピユ−タ | |
| US20020041199A1 (en) | Electronic circuit | |
| JPH044276Y2 (ja) | ||
| EP0173052A2 (en) | Microcomputer clock circuit | |
| JP3318465B2 (ja) | 電源回路 | |
| JPH06102986A (ja) | マイクロコンピュータ回路 | |
| JPH05336655A (ja) | 電源制御回路 | |
| JP2000250666A (ja) | 中央処理装置及び該中央処理装置の消費電力低減方法 | |
| JP2007140908A (ja) | 電源制御装置 | |
| JPH11150445A (ja) | 発振検出回路 | |
| KR20000026201A (ko) | 파워 온 리셋회로 | |
| KR20060114666A (ko) | 파워다운 모드에서 레귤레이터에 의한 전력 소모를방지하는 전자장치 및 전력 소모 방지 방법 | |
| JP2003304149A (ja) | プルダウン制御システム | |
| JPH08263473A (ja) | 入力装置 | |
| JPH0267002A (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070830 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100830 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110830 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110830 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120830 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130830 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |