JPH11150445A - 発振検出回路 - Google Patents

発振検出回路

Info

Publication number
JPH11150445A
JPH11150445A JP9313018A JP31301897A JPH11150445A JP H11150445 A JPH11150445 A JP H11150445A JP 9313018 A JP9313018 A JP 9313018A JP 31301897 A JP31301897 A JP 31301897A JP H11150445 A JPH11150445 A JP H11150445A
Authority
JP
Japan
Prior art keywords
transistor
oscillation
differential amplifier
oscillation signal
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9313018A
Other languages
English (en)
Other versions
JP3564976B2 (ja
Inventor
Kazuhisa Oyama
和久 大山
Kunihiko Tsukagoshi
邦彦 塚越
Satoru Miyabe
悟 宮部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Precision Circuits Inc
Original Assignee
Nippon Precision Circuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Precision Circuits Inc filed Critical Nippon Precision Circuits Inc
Priority to JP31301897A priority Critical patent/JP3564976B2/ja
Publication of JPH11150445A publication Critical patent/JPH11150445A/ja
Application granted granted Critical
Publication of JP3564976B2 publication Critical patent/JP3564976B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】 【課題】 容易に発振検出レベルを変更でき、電流制限
手段により差動増幅器に流れる電流を制限することによ
り、発振信号の振幅が小さい場合でも消費電流を少なく
する。 【解決手段】 差動増幅器１の第１の入力端子であるト
ランジスタ４のゲートに基準電圧を、第２の入力端子で
あるトランジスタ５のゲートに発振信号を入力し、その
出力に応じてコンデンサ１１の電位を変化させ、その電
位に基づいて発振信号の発振状態を検出しているので、
第１の入力端子への基準電圧を変えることにより容易に
発振検出レベルを変更できる。また、トランジスタ７に
より差動増幅器１に流れる電流を制限するので、発振信
号の振幅が小さい場合でも消費電流を小さくできる。

Description

【発明の詳細な説明】
【０００１】
【発明の技術分野】本発明は、発振検出回路に関するも
のである。
【０００２】
【従来の技術】従来、発振回路の発振出力を検出するも
のとしては、特開平７−１９３４２８号公報に開示され
ているものがある。これは発振部の出力を入力するＣＭ
ＯＳインバータの反転電位（しきい値）を発振の検出レ
ベルとして用いるものである。
【０００３】その動作を図５に基づいて簡単に説明す
る。
【０００４】インバータ１０１に端子Ｘを介して発振信
号が入力する際、発振開始時等でその発振信号の電圧レ
ベルがインバータ１０１の反転電位よりも小さい場合、
インバータ１０１の出力は“１”となり、ＰチャネルＭ
ＯＳトランジスタ１０２はオフする。よって、コンデン
サ１０３は充電されず、インバータ１０４は非検出信号
である“１”を出力する。
【０００５】発振信号の電圧レベルがインバータ１０１
の反転電位を越えると、インバータ１０１の出力は
“０”となり、トランジスタ１０２がオンし、コンデン
サ１０３が充電される。
【０００６】発振が継続していくうちに発振信号の電圧
レベルがインバータ１０１の反転電位を繰り返し越える
と、コンデンサ１０３は徐々に充電されインバータ１０
４の出力が反転し検出信号“０”が発生する。
【０００７】
【発明が解決しようとする課題】端子Ｘから入力する発
振信号が大振幅である場合、インバータ１０１に貫通電
流が流れる時間は短い。
【０００８】しかしながら、端子Ｘから入力する発振信
号が小振幅である場合、インバータ１０１に貫通電流が
流れる時間が長くなり、設計上低消費電流化が求められ
る場合に問題となる。
【０００９】また、一般にインバータ１０１のしきい値
はそれを構成するトランジスタの大きさにより決まるの
で、しきい値を変更する場合、トランジスタの大きさを
変更して対応しなければならなかった。
【００１０】
【課題を解決するための手段】本発明では、差動増幅器
の第１の入力端子に基準電圧を、第２の入力端子に発振
信号を入力し、その出力に応じて容量素子の電位を変化
させ、その電位に基づいて発振信号の発振状態を検出し
ているので、第１の入力端子への基準電圧を変えること
により容易に発振検出レベルを変更できる。
【００１１】また、電流制限手段により差動増幅器に流
れる電流を制限するので、発振信号の振幅が小さい場合
でも消費電流を小さくできる。
【００１２】
【発明の実施の形態】本発明では、基準電圧を入力する
第１の入力端子と発振信号を入力する第２の入力端子と
を有した差動増幅器と、上記差動増幅器に流れる電流を
制限する電流制限手段と、上記差動増幅器の出力に応じ
て容量素子の充電または放電を制御する制御回路と、上
記容量素子の電位に基づいて、上記第２の入力端子に入
力する発振信号の所望の発振状態を検出する検出回路と
を備えている。
【００１３】
【実施例】以下、本発明を図面に示す実施例に基づいて
具体的に説明する。
【００１４】図１において、１は差動増幅器で、Ｐチャ
ネルＭＯＳトランジスタ２、３、ＮチャネルＭＯＳトラ
ンジスタ４、５からなる。トランジスタ４のゲートは第
１の入力端子を構成し、電圧源６が発生する基準電圧を
入力する。トランジスタ５のゲートは第２の入力端子を
構成し、図示しない発振器からの発振信号を端子Ｘを介
して入力する。７は電流制限手段を構成するＮチャネル
ＭＯＳトランジスタである。８は制御回路で、電源間に
接続されたＰチャネルＭＯＳトランジスタ９とＮチャネ
ルＭＯＳトランジスタ１０とからなる。１１はコンデン
サ、１２、１３はインバータ、１４はＮチャネルＭＯＳ
トランジスタ、１５はＰチャネルＭＯＳトランジスタで
ある。なお、インバータ１２は検出回路を構成する。
【００１５】なお、本例は端子Ａに入力される信号によ
り、差動増幅器１に流れる電流を制御してこの差動増幅
器１のオンオフを制御するとともに、コンデンサ１１に
充電されている電荷の放電も制御するものである。
【００１６】次に、動作を説明する。
【００１７】スタンバイ時には端子Ａに信号“１”が入
力し、これにより電圧源６内のＰチャネルＭＯＳトラン
ジスタ６ａがオフするとともに、トランジスタ１４がオ
ンし、コンデンサ１１に充電されている電荷を放電して
コンデンサ１１を初期化する。したがって、このとき、
すなわちスタンバイ時、インバータ１２の入力が“０”
になるので、その出力側の端子Ｙは“１”を出力する。
なお、このとき、インバータ１３からの反転出力“０”
によりトランジスタ７がオフし、差動増幅器１に電流が
流れなくなる。よって、スタンバイ時、差動増幅器１に
無駄な電流が流れなくなり低消費電流化が図れる。ま
た、インバータ１３からの反転出力“０”によりトラン
ジスタ１５がオンし、これに伴いトランジスタ９がオフ
する。また、電圧源６がオフしているのでトランジスタ
１０もオフとなる。よって、コンデンサ１１への充電動
作は停止する。したがって、スタンバイ時にコンデンサ
１１を無駄に充電してしまう不都合が解消でき、低消費
電流化が図れる。
【００１８】作動状態になり端子Ａに信号“０”が入力
すると、トランジスタ１４がオフし、コンデンサ１１の
初期化が停止し、また電圧源６がオンしてトランジスタ
４のゲートに基準電圧を出力するとともにトランジスタ
１０をオンする。インバータ１３からの反転出力“１”
によりトランジスタ７が動作し、トランジスタ１５がオ
フするので、差動増幅器１が動作可能な状態となる。
【００１９】この状態で端子Ｘから発振信号が入力し、
発振信号の電圧レベルが基準電圧により設定されるしき
い値を越えると、トランジスタ９がオンし、コンデンサ
１１を充電する。
【００２０】したがって、発振が始まってから所定時間
が経過し、発振の振幅が大きくなり、発振信号の電圧レ
ベルが基準電圧により設定されるしきい値を繰り返し越
えるとコンデンサ１１は徐々に充電されインバータ１２
の出力が反転し検出出力“０”が発生する。逆に、端子
Ｘを介して入力する発振出力の電圧レベルがそのしきい
値を越えない場合、トランジスタ９はオフとなり、コン
デンサ１１は充電されず、インバータ１２は検出出力
“０”を出力しない。
【００２１】このように、差動増幅回路を採用した場
合、トランジスタ４のゲートに入力する基準電圧を変え
ることにより、簡単にしきい値を変更できる。さらに基
準電圧はＩＣの他の回路ブロックからの信号により調整
することも可能であるし、ＩＣ外部から直接電圧を与え
て電圧を調整するようにしてもよい。例えば、図２に示
したように電源間に複数の抵抗１６〜１６を直列に接続
し、その抵抗１６同士の接続点の中の１つ端子を図１に
示したトランジスタ４のゲートに接続するようにし、他
の接続点はそれぞれトランジスタ１７〜１７を介して電
源と接続し、トランジスタ１７のゲートをＩＣ内の他の
回路ブロックからの２値信号またはＩＣ外部からの２値
信号で制御することによりデジタル的に調整するように
してもよい。また、図３に示すように電源間に抵抗１８
とトランジスタ１９とを接続し、その接続点を図１に示
したトランジスタ４のゲートに接続するようにし、トラ
ンジスタ１９のゲートをＩＣ内の他の回路ブロックから
のアナログ信号またはＩＣ外部からのアナログ信号で制
御することにより、アナログ的に比較基準電圧を調整す
るようにしてもよい。
【００２２】なお、上記で差動増幅器はこれに限るもの
ではない。例えば図４（ａ）（ｂ）（ｃ）に示したよう
なものを用いてもよい。なお、同図において、２０は能
動負荷、２１、２２は抵抗、２３、２４はＰチャネルＭ
ＯＳトランジスタ、２５、２６はＮチャネルＭＯＳトラ
ンジスタであり、前図と同一番号のものは、同一のもの
とする。
【００２３】
【発明の効果】本発明によれば、第１の入力端子への基
準電圧を変えることにより容易に発振検出レベルを変更
でき、また電流制限手段により差動増幅器に流れる電流
を制限するので、発振信号の振幅が小さい場合でも消費
電流を小さくできる。
【図面の簡単な説明】
【図１】本発明の実施例を示した回路図。
【図２】図１の電圧源の他の例を示した回路図。
【図３】図１の電圧源の他の例を示した回路図。
【図４】図１の検出回路の要部を示した回路図。
【図５】従来の発振検出回路を示した回路図。
【符号の説明】
１ 差動増幅器 ７ 電流制限手段 ８ 制御回路 １２ 検出回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 基準電圧を入力する第１の入力端子と発
    振信号を入力する第２の入力端子とを有した差動増幅器
    と、 上記差動増幅器に流れる電流を制限する電流制限手段
    と、 上記差動増幅器の出力に応じて容量素子の充電または放
    電を制御する制御回路と、 上記容量素子の電位に基づいて、上記第２の入力端子に
    入力する発振信号の所望の発振状態を検出する検出回路
    とを備えたことを特徴とする発振検出回路。
JP31301897A 1997-11-14 1997-11-14 発振検出回路 Expired - Fee Related JP3564976B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31301897A JP3564976B2 (ja) 1997-11-14 1997-11-14 発振検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31301897A JP3564976B2 (ja) 1997-11-14 1997-11-14 発振検出回路

Publications (2)

Publication Number Publication Date
JPH11150445A true JPH11150445A (ja) 1999-06-02
JP3564976B2 JP3564976B2 (ja) 2004-09-15

Family

ID=18036242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31301897A Expired - Fee Related JP3564976B2 (ja) 1997-11-14 1997-11-14 発振検出回路

Country Status (1)

Country Link
JP (1) JP3564976B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598088B1 (ko) * 1999-06-03 2006-07-07 삼성전자주식회사 반도체 장치의 발진 검출 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598088B1 (ko) * 1999-06-03 2006-07-07 삼성전자주식회사 반도체 장치의 발진 검출 회로

Also Published As

Publication number Publication date
JP3564976B2 (ja) 2004-09-15

Similar Documents

Publication Publication Date Title
JP3284341B2 (ja) 発振回路
EP0658974B1 (en) Oscillator circuit having a CMOS inverter and resonant element
US6411172B2 (en) Oscillator circuit with reduced capacity for AC coupling capacitor
JP2003168963A (ja) チャージポンプ駆動回路及びチャージポンプの駆動方法
US6329884B1 (en) Oscillator circuit with current limiting devices
JP3564976B2 (ja) 発振検出回路
JP3284340B2 (ja) 発振回路
WO1998020609A1 (en) Low power wake-up system and method
JPH11299224A (ja) スイッチングレギュレータコントロール回路
JP3613095B2 (ja) 電源制御装置
JPH08237938A (ja) 内部電圧発生回路
JP3843720B2 (ja) 定電圧出力装置
JP2004040487A (ja) クロック発振回路
JP2003209461A (ja) オシレータ回路、該オシレータ回路を備えた半導体装置、及び該オシレータ回路を備えた半導体記憶装置
JP3080819B2 (ja) 半導体集積回路装置
JP2782145B2 (ja) 集積回路
JPH08307154A (ja) 発振回路
JPH07154923A (ja) 暗電流削減制御方法
JPH088650A (ja) 水晶発振回路
JP3177139B2 (ja) 発振再起動制御装置
KR0137425Y1 (ko) 절전형 마이크장치
JPH019269Y2 (ja)
JPH0259806A (ja) 電源電圧変換回路
JPH11110368A (ja) 集積回路装置
JPH07162229A (ja) 発振回路

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040531

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees