KR100598088B1 - 반도체 장치의 발진 검출 회로 - Google Patents

반도체 장치의 발진 검출 회로 Download PDF

Info

Publication number
KR100598088B1
KR100598088B1 KR1019990020444A KR19990020444A KR100598088B1 KR 100598088 B1 KR100598088 B1 KR 100598088B1 KR 1019990020444 A KR1019990020444 A KR 1019990020444A KR 19990020444 A KR19990020444 A KR 19990020444A KR 100598088 B1 KR100598088 B1 KR 100598088B1
Authority
KR
South Korea
Prior art keywords
oscillation
circuit
signal
detection
detection signal
Prior art date
Application number
KR1019990020444A
Other languages
English (en)
Other versions
KR20010001310A (ko
Inventor
장계언
형상준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990020444A priority Critical patent/KR100598088B1/ko
Publication of KR20010001310A publication Critical patent/KR20010001310A/ko
Application granted granted Critical
Publication of KR100598088B1 publication Critical patent/KR100598088B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F7/00—Heating or cooling appliances for medical or therapeutic treatment of the human body
    • A61F7/02—Compresses or poultices for effecting heating or cooling
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F7/00—Heating or cooling appliances for medical or therapeutic treatment of the human body
    • A61F7/08—Warming pads, pans or mats; Hot-water bottles
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N5/00—Radiation therapy
    • A61N5/06—Radiation therapy using light
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F7/00—Heating or cooling appliances for medical or therapeutic treatment of the human body
    • A61F7/02—Compresses or poultices for effecting heating or cooling
    • A61F2007/0203—Cataplasms, poultices or compresses, characterised by their contents; Bags therefor
    • A61F2007/0204—Cataplasms, poultices or compresses, characterised by their contents; Bags therefor containing clay, mud, fango, sand, kaolin clay, volcanic or other inorganic granular solids
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N5/00—Radiation therapy
    • A61N5/06—Radiation therapy using light
    • A61N2005/0658—Radiation therapy using light characterised by the wavelength of light used
    • A61N2005/0659—Radiation therapy using light characterised by the wavelength of light used infrared
    • A61N2005/066—Radiation therapy using light characterised by the wavelength of light used infrared far infrared

Landscapes

  • Health & Medical Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Biomedical Technology (AREA)
  • Animal Behavior & Ethology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Vascular Medicine (AREA)
  • Thermal Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Pathology (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Radiology & Medical Imaging (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

본 발명에 따른 발진 검출 회로는 전압 검출 회로 및 발진 검출 신호 발생 회로를 포함한다. 상기 전압 검출 회로는 발진 회로로부터의 발진 신호의 전압 레벨을 검출한 제 1 및 제 2 검출 신호들을 출력한다. 상기 발진 검출 신호 발생 회로는 상기 전압 검출 회로로부터의 상기 제 1 및 제 2 발진 신호들에 응답해서 상기 발진 회로의 동작 유무를 알리는 발진 검출 신호를 발생한다. 본 발명에 따른 상기 발진 검출 회로는 외부 회로의 추가 없이 발진 검출 신호를 발생하고 그리고 발진 검출 신호 발생시 소모되는 전류를 줄이는 특징을 갖는다.

Description

반도체 장치의 발진 검출 회로{A CIRCUIT FOR DETECTING OSCILLATION OF SEMICONDUCTOR DEVICE}
도 1은 종래의 기술에 따른 발진 검출 회로의 회로도;
도 2는 종래의 다른 기술에 따른 발진 검출 회로의 회로도 및;
도 3은 본 발명에 따른 발진 검출 회로의 회로도이다.
*도면의 주요 부분에 대한 부호 설명
10, 100 : 발진 회로 20, 30, 200 : 발진 검출 회로
본 발명은 반도체 장치에 관한 것으로서, 더 구체적으로는 발진 신호를 검출하는 발진 검출 회로에 관한 것이다.
도 1을 참조하면, 종래의 기술에 따른 발진 검출 회로(20)는 발진 회로(10)로부터의 발진 신호(oscillation signal; OSC)의 전압 레벨을 검출하여, 발진 회로(10)의 동작 유무를 알리는 발진 검출 신호(oscillation detect signal; OSCDET)를 발생한다.
상기 발진 회로(10)는 전달 회로(11), 제 1 반전 회로(12), 방전 회로(13) 및 제 2 반전 회로(14)를 구비하며, 발진 신호 입력 단자(XI)를 통해 입력되는 발진 신호(OSCB)를 반전시킨 발진 신호(OSC)를 출력한다. 상기 발진 검출 회로(20)는 인버터(I2), MOS 트랜지스터들(PM3, PM4), 커패시터들(C1, C2) 및 저항(R1)을 구비하며, 상기 발진 회로(10)로부터의 발진 신호(OSC)의 전압 레벨을 검출하여 상기 발진 회로(10)의 동작 유무를 알리는 발진 검출 신호(OSCDET)를 출력한다.
상기 발진 회로(10)는 수정(crystal)으로부터 입력 단자(XI)를 통해 입력되는 소정의 주파수를 가지는 발진 신호(OSCB)를 반전시킨 발진 신호(OSC)를 출력한다. 상기 발진 신호(OSC)는 소정의 전압 레벨(예를 들어, VDD/2)을 기준으로 스윙하는 신호이다. 상기 발진 검출 회로(20)는 상기 발진 회로(10)로부터 출력되는 발진 신호(OSC)가 스윙되지 않고 소정의 전압 레벨을 유지할 때, 발진 회로(10)의 동작 정지를 알리는 상기 발진 검출 신호(OSCDET)를 출력한다. 즉, 상기 발진 검출 회로(20)는 상기 발진 회로(10)가 발진 동작을 멈추었을 때, 상기 발진 회로(10)에서 출력되는 상기 발진 신호(OSC)에 응답해서 칩의 외부의 커패시터(C2)에 충전된 전하들을 방전함으로써, 상기 발진 검출 신호(OSCDET)를 출력한다.
도 2를 참조하면, 도 1의 발진 검출 회로(20)와 다른 발진 검출 회로(30)는 도 1의 발진 회로(20)가 외부에 큰 용량의 커패시터(capacitor)가 필요로 되는 문제점을 개선하기 위해 MOS 트랜지스터들을 이용하여 구현된 회로이다. 상기 발진 검출 회로(30)는 도 1의 발진 검출 회로(20)와 마찬가지로 발진 회로(10)로부터의 발진 신호(OSC)가 소정의 전압 레벨로 유지될 때, 상기 발진 검출 신호(OSCDET)를 출력한다.
상기 발진 검출 회로(30)는 상기 발진 신호(OSC)가 소정의 전압 레벨(예를 들어, VDD/2)로 유지될 때, MOS 트랜지스터들(NM6, NM7)의 전류 통로들을 통해 전하들을 방전하여 인버터(I3)로부터 로직 하이 레벨의 상기 발진 검출 신호(OSCDET)를 출력하게 한다. 그런데, 상기 발진 검출 회로(30)의 MOS 트랜지스터들(NM6, NM7)이 MOS 트랜지스터(PM3)를 통해 전달되는 전하들의 제어에 의해 익스클루시브 오어 게이트(XOR)의 양 단자들의 전하들을 디스챠지시킬 때, 상기 발진 신호(OSC)가 소정의 전압 레벨(예를 들어, VDD/2)을 가지게 된다. 이로 인해, MOS 트랜지스터들(PM4, PM5)의 전류 통로들이 도통되어 전원 전압(VDD)으로부터 접지 전압(VSS)으로 전류 경로가 발생됨으로써, 전류 소비가 크게 증가되는 문제점이 발생된다.
따라서, 본 발명의 목적은 적은 전류 소모를 가지며, 추가적인 외부 회로가 필요로 되지 않는 발진 검출 회로를 제공하는 것이다.
(구성)
상술한 바와 같은 목적을 달성하기 위한 본 발명의 일특징에 의하면, 본 발명에 따른 반도체 장치는 발진 회로 및 발진 검출 수단을 포함한다. 상기 발진 회로는 소정의 주파수를 가지는 발진 신호를 발생한다. 상기 발진 검출 수단은 상기 발진 회로로부터의 상기 발진 신호의 발생 여부를 검출한 발진 검출 신호를 출력한다. 상기 발진 검출 수단은 전압 검출 회로 및 발진 검출 신호 발생 회로를 포함한다. 상기 전압 검출 회로는 상기 발진 회로로부터의 상기 발진 신호를 받아들여 서 상기 발진 신호가 소정의 전압 레벨로 유지될 때, 상기 발진 회로의 발진 동작의 정지를 알리는 제 1 및 제 2 검출 신호들을 발생한다. 상기 발진 검출 신호 발생 회로는 상기 제 1 및 제 2 검출 신호들에 응답해서 상기 발진 회로의 동작 유무를 알리는 발진 검출 신호를 발생한다. 여기서, 상기 전압 검출 회로는 상기 발진 신호를 반전시킨 상기 제 1 검출 신호를 출력하는 제 1 인버터 및, 상기 발진 신호를 반전시킨 상기 제 2 검출 신호를 출력하는 제 2 인버터를 포함한다.
그리고, 상기 검출 신호 발생 회로는 전원 전압에 연결되는 소오스 및 상기 제 1 검출 신호에 의해 제어되는 게이트를 가지는 제 1 PMOS 트랜지스터와, 상기 제 1 PMOS 트랜지스터와 접지 전압 사이에 형성되는 전류 통로 및 상기 제 1 발진 신호에 의해 제어되는 게이트를 가지는 제 1 NMOS 트랜지스터와, 전원 전압에 연결되는 소오스 및 상기 제 2 검출 신호에 의해 제어되는 게이트를 가지는 제 2 PMOS 트랜지스터와, 상기 제 2 PMOS 트랜지스터와 접지 전압 사이에 형성되는 전류 통로 및 상기 제 2 발진 신호에 의해 제어되는 게이트를 가지는 제 2 NMOS 트랜지스터와, 상기 전원 전압과 상기 제 1 PMOS 트랜지스터의 드레인 사이에 형성되는 전류 통로 및 상기 제 2 발진 신호에 의해 제어되는 게이트를 가지는 제 3 PMOS 트랜지스터와, 상기 제 2 PMOS 트랜지스터의 드레인과 상기 접지 전압 사이에 형성되는 전류 통로 및 상기 제 1 발진 신호에 의해 제어되는 게이트를 가지는 제 3 NMOS 트랜지스터와, 상기 제 3 PMOS 트랜지스터의 드레인에 연결되는 제 1 입력 단자와, 상기 제 3 NMOS 트랜지스터의 드레인에 연결되는 제 2 입력 단자를 가지는 익스클루시브 노어 게이트 및, 상기 익스클루시브 노어 게이트의 출력 단자에 연결되는 입력 단자를 가지는 필터를 포함한다.
(작용)
이와 같은 장치에 의해서, 외부 회로의 추가 없이, 발진 검출 신호를 발생하고 그리고 발진 검출 신호 발생시 소모되는 전류를 줄일 수 있다.
(실시예)
이하, 본 발명의 바람직한 실시예에 따른 참조도면 도 3에 의거하여 상세히 설명한다.
도 3을 참조하면, 본 발명에 따른 발진 검출 회로(200)는 전압 검출 회로(210) 및 발진 검출 신호 발생 회로(220)를 포함한다. 상기 전압 검출 회로(210)는 발진 회로(100)로부터의 발진 신호(OSC)의 전압 레벨을 검출한 제 1 및 제 2 검출 신호들(DET1, DET2)을 출력한다. 상기 발진 검출 신호 발생 회로는 상기 전압 검출 회로(210)로부터의 상기 제 1 및 제 2 발진 신호들(DET1, DET2)에 응답해서 상기 발진 회로(100)의 동작 유무를 알리는 발진 검출 신호(OSCDET)를 출력한다. 본 발명에 따른 상기 발진 검출 회로(200)는 추가적인 외부 회로가 필요로 되지 않고 그리고 적은 전류 소모의 특징을 갖는다.
도 3을 참조하면, 본 발명에 따른 발진 검출 회로(200)는 발진 회로(100)로부터의 발진 신호(OSC)의 전압 레벨을 검출하여, 상기 발진 회로(100)의 동작 여부를 알리는 발진 검출 신호(OSCDET)를 출력한다.
우선, 상기 발진 회로(100)를 살펴보면, 상기 발진 회로(100)는 전달 회로(110), 제 1 반전 회로(120), 방전 회로(130) 및 제 2 반전 회로(140)를 구비 한다. 상기 전달 회로(110)는 MOS 트랜지스터들(PM1, NM1)을 구비한다. 상기 PMOS 트랜지스터(PM1)는 입력 단자(XI)와 출력 단자(XO) 사이에 형성되는 전류 통로 및 상기 제 2 반전 회로(140)의 인버터(I1)의 입력 단자에 연결되는 게이트를 가진다. 상기 NMOS 트랜지스터(NM1)는 입력 단자(XI)와 출력 단자(XO) 사이에 형성되는 전류 통로 및 상기 인버터(I1)의 출력 단자에 연결되는 게이트를 가진다.
상기 제 1 반전 회로(120)는 MOS 트랜지스터들(PM2, NM2)을 구비한다. 상기 PMOS 트랜지스터(PM2)는 전원 전압(VDD)과 NMOS 트랜지스터(NM2) 사이에 형성되는 전류 통로 및 입력 단자(XI)에 연결되는 게이트를 가진다. 상기 NMOS 트랜지스터(NM2)는 PMOS 트랜지스터(PM2)의 드레인과 접지 전압(VSS) 사이에 형성되는 전류 통로 및 입력 단자(XI)에 연결되는 게이트를 가진다.
상기 방전 회로(130)는 NMOS 트랜지스터(NM3)를 포함한다. 상기 NMOS 트랜지스터(NM3)는 상기 제 1 반전 회로(120)의 MOS 트랜지스터들(PM2, NM2)의 게이트들과 접지 전압(VSS) 사이에 형성되는 전류 통로 및 상기 제 2 반전 회로(140)의 출력 단자에 연결되는 게이트를 가진다. 상기 제 2 반전 회로(140)는 신호(STOPB)를 받아들이는 입력 단자와 상기 MOS 트랜지스터들(PM1, NM2)의 게이트들에 연결된 출력 단자를 가진다.
상기 발진 검출 회로(200)는 전압 검출 회로(210) 및 발진 검출 신호 발생 회로(220)를 포함한다. 상기 전압 검출 회로(210)는 제 1 및 제 2 반전 회로들(211, 212)을 포함한다. 상기 제 1 반전 회로(211)는 MOS 트랜지스터들(PM3, NM4)을 포함한다. 상기 PMOS 트랜지스터(PM3)는 전원 전압(VDD)과 NMOS 트랜지스터(NM4) 사이에 형성되는 전류 통로 및 상기 발진 회로(100)의 제 1 반전 회로(120)의 출력 단자에 연결되는 게이트를 가진다. 상기 NMOS 트랜지스터(NM4)는 PMOS 트랜지스터(PM3)와 접지 전압(VSS) 사이에 형성되는 전류 통로 및 상기 제 1 반전 회로(120)의 출력 단자에 연결되는 게이트를 가진다.
상기 제 2 반전 회로(212)는 MOS 트랜지스터(PM4, NM5)를 포함한다. 상기 PMOS 트랜지스터(PM4)는 전원 전압(VDD)과 NMOS 트랜지스터(NM5) 사이에 형성되는 전류 통로 및 상기 발진 회로(100)의 제 1 반전 회로(120)의 출력 단자에 연결되는 게이트를 가진다. 상기 NMOS 트랜지스터(NM5)는 PMOS 트랜지스터(PM4)와 접지 전압(VSS) 사이에 형성되는 전류 통로 및 상기 제 1 반전 회로(120)의 출력 단자에 연결되는 게이트를 가진다.
상기 발진 검출 신호 발생 회로(220)는 MOS 트랜지스터들(PM5, PM6, PM7, NM6, NM7, NM8), 익스클루시브 오어 게이트(XOR), 반전 회로(I2) 및 필터(F1)를 포함한다. 상기 PMOS 트랜지스터(PM5)는 전원 전압(VDD)과 NMOS 트랜지스터(NM6) 사이에 형성되는 전류 통로 및 상기 제 1 반전 회로(211)의 출력 단자에 연결되는 게이트를 가진다. 상기 NMOS 트랜지스터(NM6)는 상기 PMOS 트랜지스터(PM5)와 접지 전압 사이에 형성되는 전류 통로 및 상기 제 1 반전 회로(211)의 출력 단자에 연결되는 게이트를 가진다.
상기 PMOS 트랜지스터(PM6)는 전원 전압(VDD)과 NMOS 트랜지스터(NM7) 사이에 형성되는 전류 통로 및 상기 제 2 반전 회로(212)의 출력 단자에 연결되는 게이트를 가진다. 상기 NMOS 트랜지스터(NM7)는 상기 PMOS 트랜지스터(PM6)와 접지 전 압(VSS) 사이에 형성되는 전류 통로 및 상기 제 2 반전 회로(212)의 출력 단자에 연결되는 게이트를 가진다. 상기 PMOS 트랜지스터(PM7)는 전원 전압(VDD)과 상기 익스클루시브 오어 게이트(XOR)의 제 1 입력 단자 사이에 형성되는 전류 통로 및 상기 제 2 반전 회로(212)의 출력 단자에 연결되는 게이트를 가진다. 상기 NMOS 트랜지스터(NM8)는 상기 익스클루시브 오어 게이트(XOR)의 제 2 입력 단자와 접지 전압(VSS) 사이에 형성되는 전류 통로 및 상기 제 1 반전 회로(211)의 출력 단자에 연결되는 게이트를 가진다.
상기 익스클루시브 오어 게이트(XOR)의 제 1 입력 단자는 상기 PMOS 트랜지스터(PM7)의 드레인에 연결되고, 제 2 입력 단자는 상기 NMOS 트랜지스터(NM8)의 드레인에 연결되고 그리고 출력 단자는 반전 회로(I2)에 연결된다. 상기 반전 회로(I1)의 입력 단자는 상기 익스클루시브 오어 게이트(XOR)의 출력 단자에 연결되고 그리고 출력 단자는 상기 필터(F1)의 입력 단자에 연결된다. 상기 필터(F1)의 입력 단자는 상기 반전 회로(I2)의 출력 단자에 연결된다.
이하, 도 3을 참조하여, 발진 회로 및 본 발명에 따른 발진 검출 회로의 동작이 설명된다.
다시, 도 3을 참조하면, 상기 발진 회로(100)는 외부의 수정(crystal)으로부터 입력 단자(XI)를 통해 제공되는 소정의 주파수를 가지는 발진 신호(OSCB)를 반전시킨 발진 신호(OSC)를 출력한다. 상기 발진 회로(100)의 발진 동작은 발진 동작의 여부를 결정하는 신호(STOPB)에 의해 결정된다. 즉, 상기 신호(STOPB)가 로직 로우 레벨(logic low level)을 가질 때에는 상기 발진 회로(100)의 발진 동작이 정지되고 그리고 상기 신호(STOPB)가 로직 하이 레벨(logic high level)을 가질 때에는 상기 발진 회로(100)가 발진 동작을 수행한다.
로직 하이 레벨의 상기 신호(STOPB)가 입력되면, 상기 발진 회로(100) 내의 전달 회로(110)의 MOS 트랜지스터들(PM1, NM1)의 전류 통로가 도통되어 제 1 반전 회로(120)의 입력 단자는 소정의 전압 레벨(예를 들어, VDD/2)로 유지된다. 이때, 수정으로부터의 발진 신호(OSC)가 입력 단자(XI)를 통해 제 1 반전 회로(120)의 입력 단자로 입력되면, 제 1 반전 회로(120)는 소정의 전압 레벨(예를 들어, VDD/2)을 기준으로 스윙하는 상기 발진 신호(OSC)를 출력한다.
그리고, 로직 하이 레벨의 상기 신호(STOPB)가 입력되는 동안에 상기 방전 회로(100)의 동작이 멈추는 경우가 발생되는데, 이는 주로 전원 전압(VDD)이 낮아지는 등의 원인에 의해 발생된다. 로직 로우 레벨의 상기 신호(STOPB)가 입력되면, 상기 발진 회로(100) 내의 방전 회로(130)의 MOS 트랜지스터들(NM3)의 전류 통로들이 도통되고, 입력 단자(XI) 및 출력 단자(XO)가 쇼트되어 상기 발진 회로(100)는 발진 동작을 멈추게 된다.
'0V'로부터 점차적으로 상승되는 전원 전압(VDD)이 인가되거나, 전원 전압(VDD) 레벨이 낮아지는 원인 등으로 인해 상기 발진 회로(100)의 동작이 정지될 경우에는 상기 발진 회로(100)로부터의 발진 신호(OSC)를 사용하는 내부 회로가 상기 발진 회로(100)의 발진 동작이 정지됨에 의해 오동작을 일으키게 된다. 이러한 경우에, 내부 회로는 초기화되어야 하고, 상기 발진 검출 회로(200)로부터의 상기 발진 검출 신호(OSCDET)의 역할 중의 하나가 바로 내부 회로의 초기화를 알리는 파워 온 리셋 신호(power on reset signal)로서의 역할이다.
상기 발진 회로(100)의 동작이 정지되면, 상기 발진 회로(100)의 제 1 반전 회로(120)의 MOS 트랜지스터들(PM2, NM2)의 전류 통로들이 모두 도통되어, 제 1 반전 회로(120)의 출력 단자는 소정의 전압 레벨(예를 들어, VDD/2)로 챠지된다. 이때, 전압 검출 회로(210) 내의 제 1 반전 회로(211)의 PMOS 트랜지스터(PM3)의 전류 통로의 크기는 NMOS 트랜지스터(NM4)의 전류 통로의 크기보다 작고 그리고 제 2 반전 회로(212)의 PMOS 트랜지스터(PM4)의 전류 통로의 크기는 NMOS 트랜지스터(NM5)의 전류 통로의 크기보다 크다. 이로써, 상기 발진 회로(100)의 출력 단자가 소정의 전압 레벨(예를 들어, VDD/2)로 챠지되면, 상기 제 1 반전 회로(211)로부터의 제 1 검출 신호(DET1)는 로직 로우 레벨로 천이되고 그리고 제 2 반전 회로(212)로부터의 제 2 검출 신호(DET2)는 로직 하이 레벨로 천이된다.
이때, 상기 제 1 및 제 2 반전 회로들(211, 212)로부터의 상기 제 1 및 제 2 검출 신호들(DET1, DET2)은 발진 검출 신호 발생 회로(220)의 MOS 트랜지스터들(PM5, PM6, PM7, NM6, NM7, NM8)의 게이트들로 인가된다. 이로 인해, 익스클루시브 오어 게이트(XOR)의 제 1 입력 단자는 로직 하이 레벨로 챠지되고, 제 2 입력 단자는 로직 로우 레벨로 챠지되어, 상기 익스클루시브 오어 게이트(XOR)는 로직 하이 레벨의 발진 검출 신호(OSCDETB)를 출력한다. 상기 반전 회로(I2)는 상기 익스클루시브 오어 게이트(XOR)로부터의 상기 발진 검출 신호(OSCDETB)를 반전시킨 상기 발진 검출 신호(OSCDET)를 출력한다. 상기 필터(F1)는 상기 발진 검출 신호(OSCDET)의 노이즈 성분을 필터링한 상기 발진 검 출 신호(OSCDET)를 출력한다.
상기한 바와 같이, 본 발명에 따른 발진 검출 회로는 발진 검출 신호를 발생하기 위한 추가적인 외부 회로가 필요로 되지 않고 그리고 발진 검출 신호 발생시 소모되는 전류가 크게 줄어든다.
이상에서, 본 발명에 따른 반도체 장치를 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 다양한 변화 및 변경이 가능함은 물론이다.
상기한 바와 같이, 본 발명에 따른 발진 검출 회로는 외부 회로의 추가 없이, 발진 검출 신호를 발생하고 그리고 발진 검출 신호 발생시 소모되는 전류가 줄어든다.

Claims (3)

  1. 소정의 주파수를 가지는 발진 신호를 발생하는 발진 회로; 및
    상기 발진 회로로부터의 상기 발진 신호의 발생 여부를 검출한 발진 검출 신호를 출력하는 발진 검출 수단을 포함하고,
    상기 발진 검출 수단은
    상기 발진 회로로부터의 상기 발진 신호를 받아들여서 상기 발진 신호가 소정의 전압 레벨로 유지될 때, 상기 발진 회로의 발진 동작의 정지를 알리는 제 1 및 제 2 검출 신호들을 발생하는 전압 검출 회로; 및
    상기 제 1 및 제 2 검출 신호들에 응답해서 상기 발진 회로의 동작 유무를 알리는 발진 검출 신호를 발생하는 발진 검출 신호 발생 회로를 포함하되,
    상기 발진 검출 신호 발생 회로는,
    전원 전압에 연결되는 소오스 및 상기 제 1 검출 신호에 의해 제어되는 게이트를 가지는 제 1 PMOS 트랜지스터;
    상기 제 1 PMOS 트랜지스터와 접지 전압 사이에 형성되는 전류 통로 및 상기 제 1 발진 신호에 의해 제어되는 게이트를 가지는 제 1 NMOS 트랜지스터;
    전원 전압에 연결되는 소오스 및 상기 제 2 검출 신호에 의해 제어되는 게이트를 가지는 제 2 PMOS 트랜지스터;
    상기 제 2 PMOS 트랜지스터와 접지 전압 사이에 형성되는 전류 통로 및 상기 제 2 발진 신호에 의해 제어되는 게이트를 가지는 제 2 NMOS 트랜지스터;
    상기 전원 전압과 상기 제 1 PMOS 트랜지스터의 드레인 사이에 형성되는 전류 통로 및 상기 제 2 발진 신호에 의해 제어되는 게이트를 가지는 제 3 PMOS 트랜지스터;
    상기 제 2 PMOS 트랜지스터의 드레인과 상기 접지 전압 사이에 형성되는 전류 통로 및 상기 제 1 발진 신호에 의해 제어되는 게이트를 가지는 제 3 NMOS 트랜지스터;
    상기 제 3 PMOS 트랜지스터의 드레인에 연결되는 제 1 입력 단자와, 상기 제 3 NMOS 트랜지스터의 드레인에 연결되는 제 2 입력 단자를 가지는 익스클루시브 노어 게이트; 및,
    상기 익스클루시브 노어 게이트의 출력 단자에 연결되는 입력 단자를 가지는 필터를 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 전압 검출 회로는,
    상기 발진 신호를 반전시킨 상기 제 1 검출 신호를 출력하는 제 1 인버터; 및
    상기 발진 신호를 반전시킨 상기 제 2 검출 신호를 출력하는 제 2 인버터를 포함하는 것을 특징으로 하는 반도체 장치.
  3. 삭제
KR1019990020444A 1999-06-03 1999-06-03 반도체 장치의 발진 검출 회로 KR100598088B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990020444A KR100598088B1 (ko) 1999-06-03 1999-06-03 반도체 장치의 발진 검출 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990020444A KR100598088B1 (ko) 1999-06-03 1999-06-03 반도체 장치의 발진 검출 회로

Publications (2)

Publication Number Publication Date
KR20010001310A KR20010001310A (ko) 2001-01-05
KR100598088B1 true KR100598088B1 (ko) 2006-07-07

Family

ID=19589772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990020444A KR100598088B1 (ko) 1999-06-03 1999-06-03 반도체 장치의 발진 검출 회로

Country Status (1)

Country Link
KR (1) KR100598088B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529897A (ja) * 1991-07-22 1993-02-05 Ricoh Co Ltd 発振停止検出回路
JPH06216644A (ja) * 1993-01-13 1994-08-05 Nec Corp 水晶発振回路
JPH10233656A (ja) * 1997-02-20 1998-09-02 Oki Micro Design Miyazaki:Kk 発振検出回路
JPH11150445A (ja) * 1997-11-14 1999-06-02 Nippon Precision Circuits Kk 発振検出回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529897A (ja) * 1991-07-22 1993-02-05 Ricoh Co Ltd 発振停止検出回路
JPH06216644A (ja) * 1993-01-13 1994-08-05 Nec Corp 水晶発振回路
JPH10233656A (ja) * 1997-02-20 1998-09-02 Oki Micro Design Miyazaki:Kk 発振検出回路
JPH11150445A (ja) * 1997-11-14 1999-06-02 Nippon Precision Circuits Kk 発振検出回路

Also Published As

Publication number Publication date
KR20010001310A (ko) 2001-01-05

Similar Documents

Publication Publication Date Title
US9093952B2 (en) Semiconductor device and control method thereof
KR100551074B1 (ko) 반도체 메모리 소자의 파워업 회로
KR100306469B1 (ko) 집적회로의 퓨즈옵션회로 및 방법
KR100301928B1 (ko) 반도체장치의레벨변환기
KR20050050566A (ko) 발진 회로
KR19980058192A (ko) 반도체 메모리 소자의 기판 전압 발생 회로
US5736868A (en) Exclusive OR/NOR gate circuit
US7369006B2 (en) Applied voltage control circuit for voltage controlled oscillation circuit
KR100598088B1 (ko) 반도체 장치의 발진 검출 회로
KR950007286A (ko) 2개의 클럭원을 선택적으로 이용할 수 있는 저 전력 소비 클럭 펄스 발생기
JP2006319628A (ja) 発振回路および発振回路を備える半導体装置
KR100269715B1 (ko) 클럭신호발생회로
KR100459227B1 (ko) 다이나믹 로직 회로
KR100715601B1 (ko) 파워온 리셋 회로
KR20050039254A (ko) 고속 및 저전력 전압 레벨 변환 회로
KR100557981B1 (ko) 기판전압발생장치
JP2005184793A (ja) 発振回路
JP3843720B2 (ja) 定電圧出力装置
JPH10200335A (ja) 発振回路
KR0155788B1 (ko) 파워-온-리셋 장치
KR100799099B1 (ko) 파워-업 신호 발생 장치
KR930008942B1 (ko) 클락재생시 발생노이즈 전달 방지회로
KR20020002542A (ko) 파워 온 리셋 회로
JPH11145727A (ja) 発振回路
KR100557613B1 (ko) 저전압 감지회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100528

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee