KR950007286A - 2개의 클럭원을 선택적으로 이용할 수 있는 저 전력 소비 클럭 펄스 발생기 - Google Patents

2개의 클럭원을 선택적으로 이용할 수 있는 저 전력 소비 클럭 펄스 발생기 Download PDF

Info

Publication number
KR950007286A
KR950007286A KR1019940019099A KR19940019099A KR950007286A KR 950007286 A KR950007286 A KR 950007286A KR 1019940019099 A KR1019940019099 A KR 1019940019099A KR 19940019099 A KR19940019099 A KR 19940019099A KR 950007286 A KR950007286 A KR 950007286A
Authority
KR
South Korea
Prior art keywords
state
node
pulse generator
oscillation mode
clock pulse
Prior art date
Application number
KR1019940019099A
Other languages
English (en)
Other versions
KR0145265B1 (ko
Inventor
데쯔야 나라하라
Original Assignee
가네고 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네고 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네고 히사시
Publication of KR950007286A publication Critical patent/KR950007286A/ko
Application granted granted Critical
Publication of KR0145265B1 publication Critical patent/KR0145265B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0307—Stabilisation of output, e.g. using crystal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

클럭 펄스 발생기는 내부 발진 모드에서 수정 발진자(17)와 협조적으로 출력 클럭 신호를 발진시키기 위한 귀환 루프를 결합 구성하는 3상태 인버터(13) 및 전송 게이트(14)를 가지며, 3상태 인버터(13)는 외부 클럭 신호(CLKex)가 오동작없이 3상태 인버터의 출력 노드(N13)로 전달될 수 있도록 외부 발진 모드에서 하이 임피던스 상태로 전환된다.

Description

2개의 클럭원을 선택적으로 이용할 수 있는 저 전력 소비 클럭 펄스 발생기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 인버터가 부가된 종래 클럭 펄스 발생기의 구성을 나타내는 회로도
제7도는 본 발명에 따른 클럭 펄스 발생기의 구성을 나타내는 회로도

Claims (9)

  1. a) 도전 상태와 차단 상태 중 어느 하나를 나타내는 게이트 제어 신호(CTL13/CCTL13)를 발생하도록 동작되는 제어기(15); b) 전위 레벨에 차가 있는 전압 레벨의 제1 및 제2소스(Vdd/GND)간에 결합되어 있고, 제1노드(N11)에 결합된 입력 포트(N14)와 제2노드(N12)에 결합된 출력 포트(N13)을 가진 논리 게이트(13); c) 상기 제1노드(N11)와 제2노드(N12)간에 결합되어 있고, 상기 내부 발진 모드에서는 상기 논리 게이트와 함께 귀환 루프를 형성하기 위해 상기 도전 상태를 나타내는 상기 게이트 제어 신호(CTL13/CCTL13)에 응답하며, 또한 외부 클럭 신호(CLKex)를 상기 제2노드(N12)로부터 상기 출력 포트(N13)로 전달하는 상기 외부 발진 모드에서는 상기 입력포트(N14)를 상기 출력 포트(N13)로부터 차단하기 위해 상기 차단 상태를 나타내는 상기 게이트 제어 신호(CTL13/CCTL13)에 응답하는 전송회로(14); d) 상기 귀환 루프가 상기 내부 발진 모드에서 협동적으로 내부 클럭 신호(CLKin)를 발생하도록 상기 전송 회로(14)와 병렬로 상기 제1노드(N14)와 상기 제2노드(N12)사이에 결합된 내부 발진자(17)를 포함하는 내부 발진 모드와 외부 발진 모드로 선택 전환되는 클럭 펄스 발생기에 있어서, 상기 제어기는 하이 임피던스 상태와 인에이블된 상태 중 어느 하나를 나타내는 상태 제어 신호(CTL13/CCTL13)를 더 발생시키고, 상기 논리 게이트(13)는 3상태 논리 게이트(Qp12/Qp13/Qn13/Qn14/Qn15)이며, 상기 3상태 논리 게이트는 상기 외부 발진 모드에서는 상기 하이 임피던스 상태로, 상기 내부 발진 모드에서는 상기 인에이블 상태로 선택 전환하기 위해 상기 상태 제어 신호(CTL13/CCTL13)에 응답하는 것을 특징으로 하는 클럭 펄스 발생기.
  2. 제1항에 있어서, 상기 3상태 논리 게이트(13)는 상기 출력 포트(N13)의 전위 레벨을 상기 입력 포트(N14)의 전위 레벨에 상보적으로 변화시키는 것을 특징으로 하는 클럭 펄스 발생기.
  3. 제2항에 있어서, 상기 3상태 논리 게이트는 전원 전압 레벨의 상기 제1 및 제2소스(Vdd/GND)간에 결합된 직렬의 제1, 제2, 제3 및 제4 스위칭 트랜지스터(Qp12/Qp13/Qn13/Qn14/Qn15)를 갖고, 상기 제1 및 제4 스위칭 트랜지스터(Qp12/Qn15)는 온 상태와 오프 상태 사이로 동시에 변화하도록 상기 상태 제어 신호(CTL13/CCTL13)에 응답하며, 상기 제2 및 제3 스위칭 트랜지스터(Qp13/Qn14)는 상기 출력 포트(N14)로 전원 전압 레벨의 제1 및 제2소스(Vdd/GND)중 어느 하나의 전위 레벨을 전송하기 위해 온 상태와 오프 상태 사이로 상보적으로 변화되도록 상기 인에이블 된 상태에서 상기 입력 포트(N14)의 상기 전위 레벨에 응답하는 것을 특징으로 하는 클럭 펄스 발생기.
  4. 제1항에 있어서, 상기 제어기(15)는 상기 내부 발진모드와 상기 외부 발진 모드에서는 인에이블되며, 클럭 펄스 발생기의 외부로부터 공급되는 디스에이블 신호(CTL12)가 있는 경우에는 디스에이블되는 것을 특징으로 하는 클럭 펄스 발생기.
  5. 제4항에 있어서, 상기 클럭 펄스 발생기를 강제적으로 디스에이블링 하기 위해 상기 디스에이블 신호(CTL12)에 응답하는 디스에이블링 수단(Qn11;26a/26b)을 더 구비하는 것을 특징으로 하는 클럭 펄스 발생기.
  6. 제5항에 있어서, 상기 디스에이블링 수단은 상기 제2노드(N12)와 전원 전압 레벨의 제1 및 제2소스 중 하나(GND) 사이에 결합된 방전 트랜지스터(Qn11)로 구성되며, 상기 방전 트랜지스터는 상기 디스에이블 신호의 부재시에는 턴오프되고, 상기 디스에이블 신호가 존재하는 경우에는 턴온되는 것을 특징으로 하는 클럭 펄스 발생기.
  7. 제6항에 있어서, 상기 내부 클럭 신호(CLKin)와 상기 외부 클럭 신호(CLKex)중 하나로부터 출력 클럭 신호(OUT11)를 발생시키기 위해 상기 3상태 논리 게이트(13)의 상기 출력 포트(N13)에 결합된 출력 인버터(16)를 더 구비하는 것을 특징으로 하는 클럭 펄스 발생기.
  8. 제5항에 있어서, 상기 디스에이블링 수단은 상기 3상태 논리 게이트(13)의 상기 출력 포트(N13)의 상기 출력 포트(N13)에 결합된 입력 노드를 가진 논리 회로(26a/26b)를 구비하고, 상기 논리회로(26a/26b)는 상기 디스에이블 신호(CTL12)가 존재하는 경우 디스에이블되고, 상기 내부 클럭 신호(CLKin)와 상기 외부 클럭 신호(CLKex)중 하나로부터 출력 클럭 신호(OUT11)를 발생하기 위해 상기 디스에이블 신호(CTL12)의 부재시에는 인에이블되는 것을 특징으로 하는 클럭 펄스 발생기.
  9. 제8항에 있어서, 상기 논리회로(26a/26b)는 상기 3상태 논리 게이트(13)의 상기 출력 포트(N13)에 결합된 제1입력 노드 및 제2입력 노드를 가진 NAND 게이트(26b)와 상기 디스에이블 신호(CTL12)의 상보 신호를 상기 NAND 게이트(26b)의 상기 제2입력 노드에 공급하기 위해 상기 디스에이블 신호(CTL12)에 응답하는 인버터(26a)를 갖는 것을 특징으로 하는 클럭 펄스 발생기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940019099A 1993-08-02 1994-08-02 2개의 클럭원을 선택적으로 이용할 수 있는 저 전력 소비 클럭 펄스 발생기 KR0145265B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP19104593 1993-08-02
JP93-191045 1993-08-02

Publications (2)

Publication Number Publication Date
KR950007286A true KR950007286A (ko) 1995-03-21
KR0145265B1 KR0145265B1 (ko) 1998-08-17

Family

ID=16267980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940019099A KR0145265B1 (ko) 1993-08-02 1994-08-02 2개의 클럭원을 선택적으로 이용할 수 있는 저 전력 소비 클럭 펄스 발생기

Country Status (4)

Country Link
US (1) US5416445A (ko)
EP (1) EP0642222B1 (ko)
KR (1) KR0145265B1 (ko)
DE (1) DE69407516T2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135789A (ja) * 1996-10-28 1998-05-22 Oki Electric Ind Co Ltd 発振回路
KR100608362B1 (ko) * 2004-04-22 2006-08-08 주식회사 하이닉스반도체 펄스 발생기
US7196589B1 (en) * 2004-10-21 2007-03-27 National Semiconductor Corporation Apparatus and method for dual features of frequency setting and frequency synchronization in one pin
US7977995B2 (en) * 2009-06-30 2011-07-12 Oracle America, Inc. Configurable pulse generator
US10574185B2 (en) 2017-06-30 2020-02-25 Silicon Laboratories Inc. Crystal driver circuit with core amplifier having unbalanced tune capacitors
US10367462B2 (en) 2017-06-30 2019-07-30 Silicon Laboratories Inc. Crystal amplifier with additional high gain amplifier core to optimize startup operation
US10536115B2 (en) 2017-06-30 2020-01-14 Silicon Laboratories Inc. Crystal driver circuit with external oscillation signal amplitude control
US10454420B2 (en) * 2017-06-30 2019-10-22 Silicon Laboratories Inc. Crystal driver circuit configurable for daisy chaining
US10491157B1 (en) 2018-07-11 2019-11-26 Silicon Laboratories Inc. Crystal oscillator adaptive startup energy minimization
US10601369B2 (en) 2018-07-11 2020-03-24 Silicon Laboratories Inc. Crystal oscillator startup time optimization

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3790881A (en) * 1973-03-06 1974-02-05 Us Army Pulse width selector
US3828278A (en) * 1973-07-13 1974-08-06 Motorola Inc Control circuit for disabling mos oscillator
JPS5441058A (en) * 1977-09-08 1979-03-31 Citizen Watch Co Ltd Crystal oscillator circuit
US4321562A (en) * 1979-01-11 1982-03-23 Nippon Electric Co., Ltd. Crystal oscillator circuit capable of changing the number of inverter stages coupled in series
US4871982A (en) * 1988-10-28 1989-10-03 Dallas Semiconductor Corporation Low-voltage oscillator with separate startup mode
JPH0372669A (ja) * 1989-05-17 1991-03-27 Toshiba Corp 半導体集積回路装置およびその製造方法
US5150079A (en) * 1990-03-27 1992-09-22 Dallas Semiconductor Corporation Two-mode oscillator
JPH0446707U (ko) * 1990-08-22 1992-04-21
US5369377A (en) * 1993-10-13 1994-11-29 Zilog, Inc. Circuit for automatically detecting off-chip, crystal or on-chip, RC oscillator option

Also Published As

Publication number Publication date
EP0642222A2 (en) 1995-03-08
US5416445A (en) 1995-05-16
DE69407516D1 (de) 1998-02-05
DE69407516T2 (de) 1998-07-23
EP0642222A3 (en) 1995-11-02
KR0145265B1 (ko) 1998-08-17
EP0642222B1 (en) 1997-12-29

Similar Documents

Publication Publication Date Title
KR910004737B1 (ko) 백바이어스전압 발생회로
US8890573B2 (en) Clock gating latch, method of operation thereof and integrated circuit employing the same
KR101074424B1 (ko) 고속 저전력 클록 게이티드 로직 회로
KR100272164B1 (ko) 모드레지스터셋회로를갖는반도체장치
US5629643A (en) Feedback latch and method therefor
JP3898371B2 (ja) 同期式ｄｒａｍ半導体装置
KR950007286A (ko) 2개의 클럭원을 선택적으로 이용할 수 있는 저 전력 소비 클럭 펄스 발생기
KR940020551A (ko) 내장 강압 전압 발생기용 저 전력 소모 전압 감시 회로를 가진 반도체 집적회로(Semiconductor integrated circuit device having low power consumption voltage monitoring circuit for built-in step-down voltage generator)
KR970024606A (ko) 모드 설정용 입력 회로
US5767696A (en) Tri-state devices having exclusive gate output control
KR870000805A (ko) 저전력작동 입력버퍼회로
KR100455736B1 (ko) 프리세트기능을 갖는 출력버퍼회로_
KR100333663B1 (ko) 저전력 및 안정화된 플립플롭
JPH08204454A (ja) 半導体装置
KR0125079Y1 (ko) 칩 내부소자에 안정된 전원전압을 공급하기 위한 반도체 장치
JPH0962649A (ja) 信号入出力回路
KR0125314B1 (ko) 어드레스 입력버퍼
KR20000077011A (ko) 레지스터 및 래치 회로
KR100333689B1 (ko) 저전력지연회로
KR950022139A (ko) 반도체메모리장치의 입력버퍼
KR0146814B1 (ko) 리세트 회로
KR20000067412A (ko) 모드 레지스터 셋 회로를 갖는 메모리 집적 회로 장치
JP2003234649A (ja) 入出力バッファ回路
KR100263059B1 (ko) 리세트 회로
KR100812605B1 (ko) 파워업신호 생성장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120418

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee