KR0146814B1 - 리세트 회로 - Google Patents

리세트 회로 Download PDF

Info

Publication number
KR0146814B1
KR0146814B1 KR1019950004971A KR19950004971A KR0146814B1 KR 0146814 B1 KR0146814 B1 KR 0146814B1 KR 1019950004971 A KR1019950004971 A KR 1019950004971A KR 19950004971 A KR19950004971 A KR 19950004971A KR 0146814 B1 KR0146814 B1 KR 0146814B1
Authority
KR
South Korea
Prior art keywords
circuit
voltage
reset
capacitance
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019950004971A
Other languages
English (en)
Other versions
KR960036322A (ko
Inventor
백운광
Original Assignee
김광호
삼성전자주시회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주시회사 filed Critical 김광호
Priority to KR1019950004971A priority Critical patent/KR0146814B1/ko
Publication of KR960036322A publication Critical patent/KR960036322A/ko
Application granted granted Critical
Publication of KR0146814B1 publication Critical patent/KR0146814B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Landscapes

  • Electronic Switches (AREA)

Abstract

이 발명은 리세트 회로에 관한 것으로, 두개의 서로 반전된 신호를 발생시키고 클록킹(CLOCKING)을 수행하는 클록킹 회로와, 제어 신호에 따라 스위칭 동작을 하는 스위칭 수단과, 파워 트랜지스터의 출력 전압에 대하여 충전 또는 방전 기능을 수행하는 커패시턴스와, 전원 전압이 동작 전압이하일 때 리세트 신호를 발생하여 출력하는 신호발생 회로로 구성되며, 전원 전압이 동작 전압 이하로 일정시간 이상 유지되면 자동적으로 리세트 출력신호를 발생하게 하여 전원 전압이 동작 전압 이하일 때 발생할 수 있는 불안정한 동작 상태를 제거하고 안정한 동작을 하도록 한 리세트 회로에 관한 것이다.

Description

리세트 회로
제1도는 본 발명의 실시예에 따른 리세트(RESET) 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 클록킹 회로 20 : 신호 발생 회로
VDD: 전원 전압 A,B : 제어 신호
M1,M2 : 인핸스먼트(Enhancement)파워 트랜지스터
C1,C2 : 캐패시턴스(Capacitance) R : 수동 소자
INV : 인버터(Inverter) RESET : 출력 신호
본 발명은 리세트 회로에 관한 것으로서, 더 상세히 말하자면 전원 전압이 동작 전압 이하로 일정 시간 이상 유지되면 자동적으로 리세트 출력 신호를 발생하는 리세트 회로에 관한 것이다.
종래의 리세트 회로는 전원 인가시에만 리세트 출력 신호를 발생하도록 되어 있었다. 이러한 회로에서는 전원 전압이 동작 전압 이하로 (VDDVTN+｜VTP｜)되었을 때 리세트 출력 신호를 발생하지 못하여 불안정한 상태를 유지하게 된다.
이러한 상태에서 전원 전압이 동작 전압 이상으로 (VDDVTN+｜VTP｜)되면 내부 상태가 불안정한 상태에서 동작을 하게 되어 오동작을 유발할 수 있게 되는 문제점이 있다.
따라서 본 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위한 것으로서, 전원 전압이 동작 전압 이하로 일정 시간 이상 유지되면 자동적으로 리세트 출력 신호를 발생하게 하여 전원 전압이 동작 전압 이하일 때 발생할 수 있는 불안정한 동작 상태를 제거하고 안정한 동작을 보장하도록 설계된 리세트 회로를 제공하는 데에 있다.
상기의 목적을 달성하기 위한 리세트 회로의 구성은, 전원으로부터 입력을 받아 두개의 서로 반전된 신호를 발생시키고 클록킹(CLOCKING)을 수행하는 클록킹 회로와; 상기 클록킹 회로의 출력을 각각 제어 입력으로 받아 제어 신호에 따라 스위칭 동작을 하는 2개의 스위칭 수단과; 상기 스위칭 수단의 출력 전압을 받아 출력 전압에 대하여 충전 또는 방전 기능을 수행하는 커패시턴스와; 상기 스위칭 수단의 출력 전압을 받아 전원 전압이 동작 전압 이하일 때 리세트 신호를 발생하여 출력하는 신호 발생 회로로 이루어진다.
여기서 상기한 신호 발생 회로의 구성은 상기 커패시턴스의 방전시 방전된 전압을 받아 충전 및 방전시키는 커패시턴스와; 상기 커패시턴스의 방전시 방전된 전압을 받아 전압 강하를 통해 전력을 소모하는 수동 소자와; 상기 커패시턴스의 충전된 전압을 받아 반전(인버트)시켜 리세트 출력(RESET)하는 인버터 회로로 이루어진다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 설명하기로 한다.
제1도는 본 발명의 실시예에 따른 리세트 회로도이다.
제1도에 도시되어 있듯이 본 발명의 실시예에 따른 리세트 회로의 구성은, 전원으로부터 입력을 받아 두개의 서로 반전된 신호를 발생시키고 클록킹(CLOCKING)을 수행하는 클록킹 회로(10)와; 상기 클로킹 회로의 출력(A,B)을 각각 게이트 입력으로 받아 게이트 신호에 따라 스위칭 동작을 하는 2개의 피모스형 파워 트랜지스터(M1,M2)와; 상기 피모스형 파워 트랜지스터(M1)의 출력 전압을 받아 출력 전압에 대하여 충전 또는 방전 기능을 수행하는 커패시턴스(C1)와; 상기 피모스형 파워 트랜지스터(M2)의 출력 전압을 받아 전원 전압이 동작 전압 이하일 때 리세트 신호(RESET)를 발생하여 출력하는 신호 발생 회로(20)로 이루어진다.
여기서 상기한 신호 발생 회로(20)의 구성은 상기 커패시턴스(C1)의 방전시 방전된 전압을 받아 충전 및 방전시키는 커패시턴스(C2)와; 상기 커패시턴스(C2)의 방전시 방전된 전압을 받아 전압 강하를 통해 전력을 소모하는 저항 소자(R)와; 상기 커패시턴스(C2)의 충전된 전압을 받아 반전(인버트)시켜 리세트 출력(RESET)하는 인버터 회로(INV)로 이루어진다.
여기서 상기한 피모스형 파워 트랜지스터(M1)의 드레인(혹은 소오스)에는 전원 전압(VDD)이, 소오스(혹은 드레인)에는 다른 피모스형 파워 트랜지스터(M2)의 드레인(혹은 소오스)과 상기 커패시턴스(C1)의 한 단자가 연결되어 있다.
또한 상기한 피모스형 파워 트랜지스터(M2)의 소오스(혹은 드레인)에는 저항 소자(R)와 커패시턴스(C2)와 인버터 회로(INV)로 구성된 신호 발생 회로(20)의 입력 단자가 연결된다.
상기와 같이 이루어져 있는 이 발명의 동작은 다음과 같다.
상기한 피모스형 파워 트랜지스터(M1,M2)의 두 게이트 신호(A,B)는 클록킹 회로(10)에 의해 서로 반전된 신호이기 때문에 하나의 파워 트랜지스터가 도통되면 다른 하나의 파워 트랜지스터는 도통되지 않게 된다.
또한 상기한 클록킹 회로(10)는 전원만 인가되면 클록킹(CLOCKING)을 하게 설계되어 있어 클록킹 주파수에 따라 일정 시간이 지나면 피모스형 파워 트랜지스터(M1,M2)의 두 게이트 신호(A,B)의 상태가 서로 바뀌게 된다.
본 리세트 회로의 동작을 좀더 구체적으로 설명하면, 동작 전압 이상의 전원 전압이 공급될 때, 파워 트랜지스터(M1)의 게이트 신호(A)가 로우 전압이면 파워 트랜지스터(M1)가 도통되어 커패시턴스(C1)에 하이 전압이 충전된다. 이때 충전 시간은 파워 트랜지스터(M1)의 도통시 저항값과 커패시턴스(C1)값에 의해 결정된다.
반대로 파워 트랜지스터(M2)의 게이트 신호(B)가 로우 전압이 되면 파워 트랜지스터(M2)가 도통되어 커패시턴스(C1)에 충전되어 있던 하이 전압이 방전하여 신호 발생 회로(20)의 커패시턴스(C2)로 충전되므로 인버터 회로(INV)를 거친 리세트 출력(RESET)은 로우 전압이 된다.
두 파워 트랜지스터(M1,M2)의 게이트 신호(A,B)가 계속 클로킹(CLOCKING)함으로 위와 같은 동작이 반복되어 리세트 출력(RESET)은 항상 로우 전압을 유지한다.
이때 전원 전압이 동작 전압 이하로 떨어지게 되면, 두 파워 트랜지스터(M1,M2)의 게이트 신호(A,B)의 클록킹(CLOCKING)이 멈추게 되어 신호 발생 회로(20)의 커패시턴스(C2)에 충전되어 있던 하이 전압이 결국 저항 소자(R)을 통하여 방전하게 되어 리세트 출력(RESET)이 하이 전압으로 되어 동작 전압 이하의 전원 전압 공급시 자동적으로 집적 회로를 리세트시킬 수 있게 된다.
따라서, 상기와 같이 동작하는 리세트 회로의 효과는 전원 전압이 동작 전압 이하로 일정 시간 이상 유지되면 자동적으로 리세트 출력 신호를 발생하게 하여 전원 전압이 동작 전압 이하일 때 발생할 수 있는 불안정한 동작 상태를 제거하고 안정한 동작을 하도록 한 것이다.

Claims (5)

  1. 전원으로부터 입력을 받아 두개의 서로 반전된 신호를 발생시키고 클록킹(CLOCKING)을 수행하는 클록킹 회로(10)와; 상기 클로킹 회로(10)의 출력(A,B)을 각각 제어 입력으로 받아 제어 신호에 따라 스위칭 동작을 하는 2개의 스위칭 수단(M1,M2)과; 상기 스위칭 수단(M1)을 출력 전압을 받아 출력 전압에 대하여 충전 또는 방전 기능을 수행하는 커패시턴스(C1)와; 상기 스위칭 수단(M2)의 출력 전압을 받아 전원 전압이 동작 전압 이하일 때 리세트 신호를 발생하여 출력하는 신호 발생 회로(20)로 이루어지는 것을 특징으로 하는 리세트 회로.
  2. 제1항에 있어서, 상기한 클록킹 회로(10)는 상기 스위칭 소자(M1,M2)의 두 제어 신호(A,B)가 서로 반대인 위상을 갖도록 하고, 클록킹 주파수에 따라 일정 시간이 되면 두 제어 신호(A,B)의 상태를 서로 바꾸어 줌으로 충방전 시간을 자유롭게 변경하는 기능을 갖는 장치로 구성되는 것을 특징으로 하는 리세트 회로.
  3. 제1항에 있어서, 상기한 스위칭 수단(M1,M2)은 제어 신호에 따라 스위칭 기능을 수행하는 피모스형 파워 트랜지스터로 이루어지는 것을 특징으로 하는 리세트 회로.
  4. 제1항에 있어서, 상기한 신호 발생 회로(20)는 동작 전압 이하의 전원 전압이 공급되었을 때, 리세트 신호(RESET)를 발생시키는 기능을 갖는 회로로 구성되는 것을 특징으로 하는 리세트 회로.
  5. 제4항에 있어서, 상기한 리세트 신호(RESET)를 발생시키는 기능을 갖는 회로는 상기 커패시턴스(C1)의 방전시 방전된 전압을 받아 충전 및 방전시키는 커패시턴스(C2)와; 상기 커패시턴스(C2)의 방전시 방전된 전압을 받아 전압 강하를 통해 전력을 소모하는 수동 소자(R)와; 상기 커패시턴스(C2)의 충전된 전압을 받아 반전(인버트)시켜 리세트 출력(RESET)하는 인버터 회로(INV)로 이루어는 것을 특징으로 하는 리세트 회로.
KR1019950004971A 1995-03-10 1995-03-10 리세트 회로 Expired - Fee Related KR0146814B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950004971A KR0146814B1 (ko) 1995-03-10 1995-03-10 리세트 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950004971A KR0146814B1 (ko) 1995-03-10 1995-03-10 리세트 회로

Publications (2)

Publication Number Publication Date
KR960036322A KR960036322A (ko) 1996-10-28
KR0146814B1 true KR0146814B1 (ko) 1998-12-01

Family

ID=19409573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950004971A Expired - Fee Related KR0146814B1 (ko) 1995-03-10 1995-03-10 리세트 회로

Country Status (1)

Country Link
KR (1) KR0146814B1 (ko)

Also Published As

Publication number Publication date
KR960036322A (ko) 1996-10-28

Similar Documents

Publication Publication Date Title
EP0569658B1 (en) Signals generator having not-overlapping phases and high frequency
JP3756961B2 (ja) 半導体メモリ装置のチップ初期化信号発生回路
KR0126849B1 (ko) 공진 소자와 외부 클락 신호에 대한 응답으로 발진 신호를 생성하는 발진기 회로
JP7542748B2 (ja) Ｒｃ発振回路
KR940027316A (ko) 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로
KR100202174B1 (ko) 파우어 온 리세트 신호 발생 회로
KR0146814B1 (ko) 리세트 회로
KR950007286A (ko) 2개의 클럭원을 선택적으로 이용할 수 있는 저 전력 소비 클럭 펄스 발생기
US5767696A (en) Tri-state devices having exclusive gate output control
US6069498A (en) Clock generator for CMOS circuits with dynamic registers
US4996446A (en) Semiconductor device having a reverse bias voltage generator
JPH03206709A (ja) パワーオン・リセット回路
KR100269715B1 (ko) 클럭신호발생회로
US4816777A (en) Controlled oscillator
KR100198962B1 (ko) 글리치가 없는 d 플립플롭회로
KR970067354A (ko) 어드레스 천이 검출 회로
KR0156825B1 (ko) 프리차지 신호 발생회로
KR0157916B1 (ko) 파워 온 리셋 회로
JPH02123826A (ja) Ｃｍｏｓインバータ回路
KR100188007B1 (ko) 펄스 발생회로
KR100283411B1 (ko) 음전압리셋회로
KR100215761B1 (ko) 반도체 메모리장치의 레벨 쉬프트회로
KR100348301B1 (ko) 파워 온 리셋 회로
JPH0581874A (ja) 出力バツフア回路
KR0179801B1 (ko) 다이나믹 램의 전원 공급회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950310

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950310

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19971229

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980506

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980513

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980513

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010409

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020410

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030407

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040329

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050407

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060502

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070418

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20080502

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20090415

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20100429

Start annual number: 13

End annual number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20120409