KR0125079Y1 - 칩 내부소자에 안정된 전원전압을 공급하기 위한 반도체 장치 - Google Patents

Abstract

본 고안은 기판전위 발생장치(37)와 소자에 전위가 인가되면 기판 전위가 일정전위가 된 후 소자에 전원이 인가되었음을 나타내는 신호를 출력하는 파워업 감지장치(34)를 구비하여 외부소자 및 내부소자(36)에 전원을 공급하는 반도체 소자의 전원공급 회로에 있어서; 상기 외부소자에 전원전위를 연결하는 외부전원선(31); 상기 내부소자(36)에 전원전위를 전달하는 다수의 내부전원선(32); 상기 내부전원선(32)과 외부전원선(31) 사이에 형성되어 소자에 전원전위가 인가된 초기에는 외부에서 인가되는 전원전위가 소자의 내부로 전달되지 않게 하고 일정한 지연시간 이후에 전달되도록 상기 파워업 감지장치(34)의 제어를 받는 다수의 제1스위칭 수단(33)을 포함하여 구성되는 것을 특징으로 하는 반도체 소자의 전원공급 회로에 관한 것으로, 반도체소자에 외부에서 인가되는 경우에 순간적으로 흐르는 순간적인 전류를 줄이며, 전원이 인가되는 순간에 생기기 쉬운 소자의 불안정한 동작을 최소로 줄여주는 효과가 있다.

Description

칩 내부소자에 안정된 전원전압을 공급하기 위한 반도체장치

제1도는 종래기술에 따른 전원선 배치를 모델화한 블록도.

제2a도는 전원이 인가되는 경우의 소자의 동작을 설명하기 위한 내부소자의 예시도.

제2b도는 제2a도의 노드들의 전압파형도.

제2c도는 제2a도의 동작시 전원전압을 통하여 흐르는 전류파형도.

제3도는 본 고안의 일실시예에 따른 반도체 장치의 구성도.

제4도 및 제5도는 본 고안의 다른 실시예에 따른 전원선 배치 및 스위치 소자 구성도.

* 도면의 주요부분에 대한 부호의 설명

31 : 외부전원선 32 : 내부전원선

33, 35 : 스위치 소자 34 : 파워 업 감지장치

36 : 내부소자 37 : 기판전압 발생장치

본 고안은 칩에 전원전압을 인가하는 초기에 그 전원전압이 일정시간 지난 후 칩의 내부소자에 인가되도록 하여 안정된 전원전압을 공급하기 위한 반도체 장치에 관한 것이다.

반도체 소자는 소자에 전원이 인가되면 초기에 많은 전력을 소비하고 이로인하여 소자의 상태가 불안정하여 래치업(Latch up) 등의 오동작을 일으키게 되는데, 이것을 방지하기 위하여 종래에는 소자에 전원이 인가된 이후 일정시간 동안은 소자가 대기 상태를 유지하고 일정한 시간이 지난 이후에 소자가 동작 가능하도록 전반적인 소자의 동작을 제어하는 라스(RAS : raw address strobe)버퍼(buffer)를 디스에이블(disable)시키는 방식을 사용하고 있다.

즉, 디램(DRAM)의 경우는 라스-바(RAS bar) 신호가 하이(high)이면 소자가 대기상태인데, 소자에 전원이 인가된 이후 일정시간 동안 외부에서 입력되는 라스 신호에 관계없이 라스 버퍼의 출력 신호를 내부 소자가 대기 상태가 되는 신호로 출력하게 만들어, 일정시간 이후에 내부 소자가 동작하도록 하는 방법을 사용하고 있다.

제1도는 종래기술에 따른 전원선 배치를 모델화한 블록도로서, 도면에 도시된 바와 같이 전원전압(Vdd)과 접지전압(Vgnd) 사이에는 전원이 인가되었음을 감지하여 일정시간 이후에 그 신호를 출력하는 파워 업 감지(12)가 형성되고, 상기 파워업 감지 장치(12)의 출력신호를 이용하여 내부소자(14)를 대기상태로 만드는 신호 입력장치(3)를 구비한다. 그리고, 파워업 감지장치(12)는 기판전압(Vbb) 발생장치(11)로부터 기판 전압(Vbb)을 감지하는 장치로 구성되어 소자의 내부로 전원이 인가된 이후 기판전압(Vbb)이 일정한 전압을 생성한 다음에 내부소자(14)가 동작하도록 한다.

그러나, 이러한 종래기술은 전원전압에 내부소자가 직접 연결되어 있어 소자에 전원이 인가되는 그 시점에 내부의 전원전압을 전원(source)으로 사용하는 모든 단위소자(Transistor)들이 차징(charging)을 시작하므로, 디램 소자 자체가 큰 캐패시터를 형성하여 이들을 차징(charging)하는데 많은 전력을 소모하여 전원선에 큰 전압 강하를 유발시키고, 이에 의해 소자의 불안정성을 유발하여 래치업 등의 문제점을 발생시킨다.

제2a도 내지 제2c도를 통해 상술한 종래기술의 문제점을 상세히 설명한다.

제2a도는 전원선(Vdd)과 접지선 사이에 있는 소자들의 전원전압이 인가되는 순간의 동작 모양을 살펴보기 위하여 소자 내부를 모델화한 회로도로써, 반전 게이트를 연속적으로 연결한 회로이고, 제2b도는 전원전압이 인가되는 순간에 제2a도의 각 노드(node, N1 내지 N9)들의 전압을 나타낸 시뮬레이션 파형도이고, 제2c도는 제2b도의 동작이 일어나는 순간의 전원선으로 흐르는 전류를 나타낸 시뮬레이션 파형도이다.

이들의 도면을 요약하면 전원선으로 전원이 인가되는 경우는 순간적으로 많은 전류가 흐르고, 이것은 외부전원선과 내부전원선 사이의 인덕턴스(inductance)로 인하여 전원선에 큰 잡음을 발생시킨다. 기판의 전압이 안정화되지 않은 상태에서의 이러한 동작은 소자내부에서 래치업 현상을 유발하여 소자가 정상적으로 동작하는 것을 방지하게 된다.

본 고안은 칩에 전원이 인가되는 시점에 순간적으로 많은 전류가 전원전압으로부터 소자로 흘러들어가는 것을 방지하기 위한 것으로서, 칩내의 전원선 사이에 스위치 소자를 첨가하여 동작의 초기에는 이 스위치 소자가 턴 오프(turn off)상태에 있다가 일정시간 이후에 턴 온(turn on)되도록 하므로써 전원전압의 급격한 전류변화가 있더라도 내부 소자에서 생기는 래치업 등과 같은 불안정한 동작을 최소로 하는 반도체 소자의 전원 공급 회로를 제공함을 그 목적으로 한다.

상기 목적을 달성하기 위하여 본 고안은, 외부로부터 인가되는 기판전압 발생부와 소자에 전압이 인가되면 기판전압이 일정전압으로 된 후 소자에 전원이 인가되었음을 나타내는 제어신호를 출력하는 파워업 감지부를 구비하는 반도체장치에 있어서, 상기 기판전압 발생부 및 상기 파워업 감지부에 전원전압을 공급하기 위한 외부전원선; 상기 외부전원선에 제1스위칭수단을 통해 연결되어 구비된 내부 소자에 전원전압을 공급하기 위한 적어도 하나의 내부 전원선; 외부로부터 전원전압이 인가된 후 일정시간이 지나고 나서 상기 내부소자로 상기 전원전압이 전달되도록 상기 파워업 감지로부터의 제어신호에 응답하여 스위칭되는 적어도 하나의 상기 제1스위칭 수단; 접지전압을 공급하기 위한 접지선; 및 상기 파워업 감지부의 제어신호에 응답하여 상기 내부전원선과 상기 접지선 간을 스위칭하되, 상기 제1스위칭수단과 상보적으로 구동하는 적어도 하나의 제2스위칭 수단을 포함하여 이루어진다.

이하, 본 고안이 속하는 기술분야에서 통상의 지식을 가진 자가 본 고안의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 고안의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

제3도는 본 고안에 따른 반도체 소자의 전원공급 회로를 모델화한 것으로, 칩의 외부와 연결된 외부전원선(31), 내부소자(36) 들과 연결된 내부전원선(32), 이들 사이에 형성되어 소자에 전원이 인가된 이후 일정한 시간동안 오프상태로 있다가 일정한 시간 이후에 온되는 스위치 소자(33), 이 스위치 소자(33)의 제어신호를 만드는 파워 업 감지장치(34)를 포함하여 구성되며, 또한, 소자에 전원이 인가된 이후 일정시간동안 외부전원선(31)과 연결되어 있지 않은 전원선으로 접지전압(Vgnd)을 전달하는 스위치 소자(35)가 첨가될 수 있고, 파워업 감지장치(34)는 기판전압(Vbb) 발생장치(37)로부터 기판전압(Vbb)을 감지하는 장치로 구성된다.

이 회로의 동작은 만약에 스위치 소자(33)가 PMOS 트랜지스터로 구성된 경우에는 파워업 감지장치(34)의 출력신호는 초기에 고전압을 유지하고 있어서 외부에서 인가되는 전언(Vdd)은 내부소자(36)로 전달되지 않고, 일정한 시간 이후에 파워업 감지장치(34)의 출력신호는 저 전압으로 변하여 외부의 전원이 내부소자로 전달될 수 있게 한 것이다.

그리고, 외부전원선(31)과 내부전원선(32) 및 스위치 소자(33)는 제3도와 같은 기본적인 방식 이외에 제4도 및 제5도와 같은 방식으로 구성할 수 있다.

즉, 제4도에 도시된 바와같이, 외부전원선(40)으로부터 병렬 접속된 다수의 내부전원선(41, 42)을 형성하고, 이 다수의 내부전원선(41, 42)에 각각 제어신호(45, 46)에 제어받는 스위치 소자(43, 44)를 두어 각 내부전원선(41, 42)이 다른 내부전원선과 개별적으로 외부로부터 전원전압을 전달받을 수 있도록 할 수 있다. 이에 의해 칩 내부소자(도면에 도시되지 않음)는 각 내부전원선(41, 42)에 각기 접속된 다수의 블록으로 구분될 수 있으며, 결국 서로 다른 구동 타이밍을 갖는 내부소자들을 나누어 구동시킬 수 있으므로 전력소모를 감소시킬 수 있다.

또한, 제5도와 같이, 제어신호(55, 56)에 제어받는 다수의 스위치 소자(53, 54)를 통해 외부전원선(50)과 연결된 내부전원선(51, 52)을 다수개로 나누어 직렬로 연결할 수 있으며, 이에 의해 각 내부전원선(51, 52)에 연결된 내부소자들(도면에 도시되지 않음)을 순차적으로 동작시킬 수 있다.

이상, 상기 설명과 같이 이루어지는 본 고안은 반도체 칩에 전원전압이 인가되는 경우, 순간적으로 흐르는 순간적인 전류를 줄이며 전원이 인가되는 순간에 생기기 쉬운 소자의 불안정한 동작을 최소로 줄여주는 효과가 있다.

본 고안의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 고안의 기술분야의 통상의 전문가라면 본 고안의 기술사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (5)

1. 외부로부터 인가되는 기판전압 발생부와 소자에 전압이 인가되면 기판전압이 일정전압으로 된 후 소자에 전원이 인가되었음을 나타내는 제어신호를 출력하는 파워업 감지부를 구비하는 반도체장치에 있어서, 상기 기판전압 발생부 및 상기 파워업 감지부에 전원전압을 공급하기 위한 외부전원선; 상기 외부전원선에 제1스위칭수단을 통해 연결되어 구비된 내부소자에 전원전압을 공급하기 위한 적어도 하나의 내부전원선; 외부로부터 전원전압이 인가된 후 일정시간이 지나고 나서 상기 내부소자로 상기 전원전압이 전달되도록 상기 파워업 감지로부터의 제어신호에 응답하여 스위칭되는 적어도 하나의 상기 제1스위칭 수단; 접지전압을 공급하기 위한 접지선; 및 상기 파워업 감지부의 제어신호에 응답하여 상기 내부전원선과 상기 접지선 간을 스위칭하되, 상기 제1스위칭수단과 상보적으로 구동하는 적어도 하나의 제2스위칭 수단을 포함하여 이루어진 반도체 장치.
2. 제1항에 있어서, 상기 제1스위칭 수단은, 소오스가 상기 외부전원선에 연결되고 드레인이 상기 내부전원선에 연결되며 게이트로 상기 파워업 감지부의 제어신호를 입력받는 PMOS 트랜지스터를 포함하는 반도체 장치.
3. 제1항에 있어서, 상기 제2스위칭 수단은, 소오스가 상기 외부전원선에 연결되고 드레인이 상기 접지선에 연결되며 게이트로 상기 파워업 감지부의 제어신호를 입력받는 PMOS 트랜지스터를 포함하는 반도체 장치.
4. 제1항에 있어서, 상기 내부전원선은 상기 외부전원선으로부터 스위치소자를 통해 병렬접속된 다수의 내부전원선으로 구성되어, 상기 각 내부전원선이 다른 내부전원선과 개별적으로 전원전압을 공급받는 반도체 장치.
5. 제1항에 있어서, 상기 내부전원선은 스위치소자를 통해 직렬접속된 다수의 내부전원선으로 구성되어, 상기 각 내부전원선이 순차적으로 전원전압을 공급 받는 반도체 장치.