KR0173934B1 - 내부전원전압 공급장치 - Google Patents

내부전원전압 공급장치 Download PDF

Info

Publication number
KR0173934B1
KR0173934B1 KR1019950067542A KR19950067542A KR0173934B1 KR 0173934 B1 KR0173934 B1 KR 0173934B1 KR 1019950067542 A KR1019950067542 A KR 1019950067542A KR 19950067542 A KR19950067542 A KR 19950067542A KR 0173934 B1 KR0173934 B1 KR 0173934B1
Authority
KR
South Korea
Prior art keywords
power supply
internal power
supply voltage
reference voltage
voltage generator
Prior art date
Application number
KR1019950067542A
Other languages
English (en)
Other versions
KR970051107A (ko
Inventor
서동일
윤세승
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950067542A priority Critical patent/KR0173934B1/ko
Publication of KR970051107A publication Critical patent/KR970051107A/ko
Application granted granted Critical
Publication of KR0173934B1 publication Critical patent/KR0173934B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Abstract

본 발명은 반도체 메모리장치에 관한 것으로서, 특히 액티브 사이클중 특히 전류 소모가 많은 구간에서 내부전원전압의 강하를 보상하여 줌으로써 안정한 내부전원전압을 발생하여 소자 특성을 방지할 수 있는 내부전원공급장치에 관한 것이다.
본 발명의 내부전원공급장치는 외부로부터 인가되는 전원전압을 입력하여 VREF를 발생하는 기준전압발생기와, 기준전압 발생기로부터 인가되는 VREF을 증폭하여 상대적으로 낮은 레벨의 VREFPL를 발생하는 제1주변회로 기준전압발생기와, 기준전압 발생기로부터 인가되는 VREF을 증폭하여 VREFPL 보다는 상대적으로 높은 레벨의 VREFPH를 발생하는 제2주변회로 기준전압발생기와, VREFPL를 입력하여 스탠바이 내부전원 전압을 발생하는 스탠바이 내부전원전압 발생기와, RASB 신호를 입력하여 액티브 내부전원전압 발생기 인에이블 신호 PAIVCEB를 출력하는 액티브 내부전원전압 발생기 콘트롤부와, 마스터 신호에 따라서, VREFPL와 VREFPH 중 하나를 선택하기 위한 콘트롤신호를 출력하는 콘트롤신호 발생기와, 상기 제1 및 제2주변회로 기준전압발생기로부터 출력되는 VREFPL 및 VREFPH와 콘트롤신호 발생기로부터 출력되는 콘트롤신호와 상기 액티브내부전원전압발생기 콘트롤부로부터 인가되는 PAIVCEB를 입력하여, 상기 콘트롤신호에 의해 VREFPL이 선택될 때는 VREFPL에 따른 내부전원전압을 발생하고, 상기 콘트롤 신호에 의해 VREFPH이 선택될 때는 VREFPH에 따른 내부전원전압을 발생하는 액티브 내부전원전압 발생기를 포함한다.

Description

내부전원전압 공급장치
제1도는 종래의 반도체 메모리장치의 내부전원전압 공급장치의 블럭도.
제2도는 제1도의 내부전원전압 공급장치의 기준전압발생기의 상세 회로도.
제3도는 제1도의 내부전원전압 공급장치의 주변회로 기준전압발생기의 상세회로도.
제4도는 제1도의 내부전원전압 공급장치의 스탠바이 내부전원전압발생기의 상세 회로도.
제5도는 제1도의 내부전원전압 공급장치의 액티브 내부전원전압발생기의 상세 회로도.
제6도는 본 발명의 실시예에 따른 반도체 메모리장치의 내부전원전압 공급장치의 블럭도.
제7도는 제6도의 내부전원전압 공급장치의 스탠바이 내부전원전압발생기의 상세 회로도.
제8도는 제6도의 내부전원전압 공급장치의 콘트롤신호발생기의 상세 회로도.
제9도는 제6도의 내부전원전압 공급장치의 액티브 내부전원전압발생기의 상세 회로도.
제10도는 제6도의 본 발명의 내부전원전압 공급장치의 동작파형도.
제11도는 제6도의 본 발명의 내부전원전압 공급장치의 특성곡선도.
* 도면의 주요부분에 대한 부호의 설명
210 : 기준전압발생기 220, 230 : 주변회로 기준전압발생기
240 : 스탠바이 내부전원전압발생기
250 : 액티브 내부전원전압발생기 콘트롤부
260 : 콘트롤신호발생기 270 : 액티브 내부전원전압발생기
본 발명은 반도체 메모리장치에 관한 것으로서, 특히 액티브 사이클(active cycle)중 특히 전류소모가 많은 구간에서 내부전원전압의 강하를 보상하여 줌으로써 안정한 내부전원전압을 발생하여 소자 특성을 방지할 수 있는 내부전원공급장치에 관한 것이다.
내부 전원전압 공급장치는 외부로부터 인가되는 전원전압을 다운시켜 메모리소자 내부로 공급해주는 장치로서, 모스 트랜지스터에 걸리는 전계의 감소를 이용한 신뢰성 확보와 동작시의 전압레벨을 다운시켜 동작시의 전류소모를 줄여 동작전류를 감소시키기 위하여 사용된다.
그러나, 이러한 내부전원전압 공급장치는 전류를 대량 소모에 따라서 용량부족으로 인하여 전압강하가 발생되는데, 이는 심각한 문제점으로 대두되고 있다. 이와같이, 내부전원전압 공급장치의 전압강하가 발생되면, 동작마진이 부족하고, 스피드 저하등이 일어나게 된다.
제1도는 종래의 내부전원전압 공급장치의 블럭도를 도시한 것이다.
제1도를 참조하면, 종래의 내부전원전압 공급장치(100)는 외부로부터 인가되는 전원전압(EVC)을 입력하여 약 1.5V 정도로 다운시켜 기준전압(VREF)을 발생하는 기준전압발생기(110)와, 기준전압 발생기(110)로부터 인가되는 기준전압 VREF을 증폭하여 내부전원전압의 레벨로 맞추어진 기준전압(VREFP)를 발생하는 주변회로 기준전압발생기(120)와, 상기 주변회로 기준전압 발생기(120)로부터 인가되는 VREFP를 입력하여 스탠바이 내부전원전압을 발생하는 스탠바이 내부전원전압 발생기(130)와, RASB 신호를 입력하여 액티브 내부전원전압발생기 인에이블신호(PAIVCEB)를 출력하는 액티브전원전압발생기 콘트롤부(140)와, 상기 주변회로 기준전압발생기(120)로부터 출력되는 VREFP와 상기 PAIVCEB를 입력하여 액티브 내부전원전압(IVC)를 출력하는 액티브 내부전원전압발생기(150)를 포함한다.
상기한 바와같은 구성을 갖는 종래의 내부전원전압 발생장치(100)는 외부로부터 인가되는 전원전압(EVC)를 입력하여 약 1.5V 정도의 내부기준전압인 VREF을 발생한다. 주변회로 기준전압 발생기(120)는 기준전압발생기(110)로부터 인가되는 내부 기준전압(VREF)를 입력하여 액티브 내부전원전압의 타겟 레벨과 동일한 레벨을 갖는 VREFP을 출력한다.
주변회로 기준전압 발생기(120)로부터 출력되는 VREFP은 스탠바이 내부전원전압발생기(130)와 액티브 내부전원전압발생기(150)로 각각 게이팅된다.
이때, 액티브 내부전원전압발생기 콘트롤부(140)는 RASB 신호를 입력하여 소정의 펄스신호인 액티브 내부전원전압발생기 인에이블신호 즉, PAIVCEB를 발생한다.
따라서, 액티브 내부전원전압발생기(150)는 상기 주변회로 기준전압발생기(120)로부터 인가되는 VREFP와 액티브 내부전원전압발생기 콘트롤부(140)로부터 인가되는 PAIVCEB을 입력하여 인에이블되고, 이에 따라 액티브 내부전원전압(IVC)이 공급된다.
제2도는 제1도의 내부기준전압(VREF)을 발생하는 기준전압발생기(110)의 상세회로도이다.
제2도를 참조하면, 직렬연결된 저항(R11-R12)과 N형 모스트랜지스터(MN11, MN12)와, 상기 저항(R11, R12)의 접속노드(N11)와, 상기 저항(R12)과 N형 모스트랜지스터(MN11)의 접속노드(N12)에 각각 게이트와 소오스가 각각 연결된 온도보상용 P형 모스트랜지스터(MP11)로 구성된다.
상기의 내부기준전압 발생기(110)는 직렬연결된 저항(R11-R12)과 N형 모스트랜지스터(MN11, MN12)의 크기에 따라 각 노드(N11, N12)의 레벨 V1 과 V2이 정해지고, 이에 따라 VREF이 V1+V2로 결정되어진다. 여기서, 저항(R11)은 전류 리미터로서 작용한다.
제3도는 제1도의 주변회로 기준전압(VREFP)을 발생하는 주변회로 기준전압발생기(120)의 상세회로도를 도시한 것이다.
제3도를 참조하면, 주변회로 기준전압 발생기(120)는 일 입력단에 인가되는 기준전압 발생기(110)의 VREF과 타 입력단에 인가되는 VREFP을 차동증폭하기 위한 차동증폭부(21)를 구성하는 P형 모스트랜지스터(MP21, MP22) 및 N형 모스 트랜지스터(MN21-MN23)과, 상기 차동증폭부(21)의 출력신호가 게이트에 인가되어, 액티브 내부전원전압레벨로 조정된 VREFP을 출력하기 위한 구동용 P 형 모스 트랜지스터(MP23)로 구성된다.
또한, 주변회로 기준전압발생기(120)는 상기 P형 모스 트랜지스터(MP23)에 의해 구동되는 VREFP을 클램프시켜 주기 위한 클램핑부(22)를 구성하는 P형 모스 트랜지스터(MP24-MP26)와, 상기 VREFP을 VREF의 레벨로 다운시켜 차동증폭부(21)의 타입력단에 인가하기 위한 전압드롭부(23)를 구성하는 P형 모스 트랜지스터(MP27, MP28)를 더 포함하여 구성된다.
상기한 바와같은 구성을 갖는 주변회로 기준전압발생기(120)는 차동증폭부(21)의 일입력단에는 기준전압발생기(10)로부터 VREF이 인가되고, 타입력단에는 전압드롭부(23)를 통해 레벨이 다운된 VREFP이 인가된다.
차동중폭부(21)는 일입력단에 인가되는 전압이 타입력단에 인가되는 전압의 레벨보다 낮으면, 출력신호의 레벨은 상대적으로 낮아지고, 이에 따라 P형 모스 트랜지스터(MP23)의 전류구동능력은 증대되어 VREFP을 내부전원전압 즉, IVC의 레벨로 맞추어 준다.
한편, 차동증폭부(21)는 일입력단에 인가되는 전압이 타입력단에 인가되는 전압의 레벨보다 높으면, 출력신호의 레벨은 상대적으로 높아지고, 이에 따라 P형 모스 트랜지스터(MP23)는 구동능력은 작아지게 된다.
상기에서, 클램핑부(22)는 3개의 P형 모스 트랜지스터(MP24-MP26)가 직렬로 연결구성되어 3Vtp 만큼 VREFP를 클램핑시켜 준다.
제4도는 제1도의 스탠바이시 내부전원전압을 유지하기 위한 스탠바이 유지용 내부전원전압 IVC을 출력하기 위한 스탠바이 내부전원전압 발생기(130)의 상세회로도를 도시한 것이다.
제4도를 참조하면, 스탠바이 내부전원전압 발생기(130)는 일 입력단에 인가되는 주변회로 기준전압발생기(120)의 VREFP과 타 입력단에 인가되는 내부전원전압 IVC을 차동증폭하기 위한 차동증폭부(31)를 구성하는 P형 모스 트랜지스터(MP31, MP32) 및 N형 모스 트랜지스터(MN31-MN33)과, 상기 차동증폭부(31)의 출력 신호가 게이트에 인가되어 스탠바이 내부전원전압 IVC을 출력하기 위한 구동용 P형 모스 트랜지스터(MP33)로 구성된다.
상기한 바와같은 구성을 갖는 스탠바이 내부전원전압 발생기는 제2도의 주변회로 전원전압 발생기의 차동증폭부(21) 및 P형 모스 트랜지스터(MP23)와 동일하게 동작하여 VREFP에 대한 스탠바이 내부전원전압을 출력한다.
다만, 스탠바이 전류를 감소시켜 주기 위하여 소오스 트랜지스터인 P 형 모스 트랜지스터(MP31, MP32)의 길이를 증가시켜 준다. 이에 따라 P형 모스 트랜지스터(MP33)의 구동능력은 작아진다.
제5도는 제1도의 액티브 내부전원전압발생기(150)의 상세회로도이다.
제5도를 참조하면, 액티브 내부전원전압발생기(150)는 일 입력단에 인가되는 주변회로 기준전압발생기(120)의 VREFP과 타 입력단에 인가되는 액티브 내부전원전압 IVC을 차동증폭하기 위한 차동증폭부(41)를 구성하는, P형 모스 트랜지스터(MP44, MP45) 및 N형 모스 트랜지스터(MN44, MN45)과, 상기 차동증폭부(41)의 출력 신호가 게이트에 인가되어, 액티브 내부전원전압 IVC을 출력하기 위한 구동용 P형 모스 트랜지스터(MP46)로 구성된다.
그리고, 액티브 내부전원전압발생기 콘트롤부(140)의 출력신호(PAIVCEB)에 따라 차동증폭부(41)를 인에이블시켜 주기 위한 수단(42)을 구성하는, 액티브 내부전원전압발생기 콘트롤부(140)로부터 출력되는 PAIVCEB를 반전시켜 주기 위한 인버터(IN41)와, 상기 인버터(IN41)의 출력에 따라 구동되어 상기 차동증폭부(41)를 인에이블시켜 주는 N형 모스 트랜지스터(MN42)로 구성된다.
또한, 액티브 내부전원전압 발생기(150)는 상기 PAIVCEB를 반전시켜주기 위한 P형 모스 트랜지스터(MP41)와 N형 모스 트랜지스터(MN41)로 구성된 인버터(43)를 포함한다.
그리고, 인버터(43)의 출력신호에 의해 구동되어 차동증폭부(41)의 출력레벨을 프리차아지시켜 주기 위한 프리 차아지용 P형 모스 트랜지스터(MP42)와, 상기 인버터(43)의 출력신호에 의해 구동되어 차동증폭부(41)의 양노드(N41, N42)의 레벨을 이퀄라이저시켜 주기 위한 P형 모스 트랜지스터(MP43)를 더 포함하여 구성된다.
상기한 바와같은 구성을 갖는 액티브 내부전원전압 발생기(150)의 동작을 살펴보면 다음과 같다.
BASB 신호에 의해 PAIVCEB가 로우상태로 인에이블되면, PAIVCEB가 인에이블수단(42)의 인버터(IN41)를 통해 N형 모스 트랜지스터(MN42)에 인가되어, N형 모스 트랜지스터(MN42)가 온되어 액티브 내부전원전압 발생기(150)는 동작을 하게 된다.
차동증폭부(41)는 입력단에 인가되는 VREFP와 IVC의 레벨을 비교하는데, 이때 IVC레벨이 VREFP보다 상대적으로 낮으면 N형 모스 트랜지스터(MN45)의 턴온저항이 증가하게 되어 노드(N42)의 레벨은 상대적으로 높아지고, 노드(N41)의 레벨은 상대적으로 낮아진다. 따라서, 차동증폭부(41)의 출력단인 노드(N41)에 연결된 P형 모스 트랜지스터(MP46)의 전류구동능력이 증대되어 IVC 레벨은 상대적으로 높아지게 된다.
이와는 반대로, IVC레벨이 VREFP보다 높아졌을 경우에는, 노드(N42)의 레벨은 상대적으로 낮아지고, 노드(N20)의 레벨은 상대적으로 높아진다. 따라서, 차동증폭부(41)의 출력단인 노드(N41)에 연결된 P 형 모스 트랜지스터(MP46)의 전류구동능력은 작아지게 된다.
일반적으로, DRAM 메모리소자의 경우, RASB 액티브 사이클에서 전류소모가 많아지게 된다. 그 중에서도 특히 로우 어드레스를 발생할 때와 데이터 센싱동작을 할 때 종래의 전류소모가 커지는데, 이때 종래의 내부전원전압공급장치에서 발생되는 IVC이 전압강하되고, 이에 따라 소자의 특성이 저하되는 문제점이 있었다.
본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 전류소모가 많을 때 상대적으로 내부전원전압을 상승시켜 큰 전류소모에 따른 내부전원전압의 강하(dip)를 보상하여 줌으로써 소자의 특성이 저하되는 것을 방지할 수 있는 내부전원전압 발생장치를 제공하는 데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 내부전원공급장치는 외부로부터인가되는 전원전압을 입력하여 VREF를 발생하는 기준전압발생기와, 기준전압 발생기로부터 인가되는 VREF을 증폭하여 상대적으로 낮은 레벨의 VREFPL를 발생하는 제1주변회로 기준전압발생기와, 기준전압 발생기로부터 인가되는 VREF을 증폭하여 상기 주변회로 기준전압발생기로부터 출력된 VREFPL보다는 상대적으로 높은 레벨의 VREFPH를 발생하는 제2주변회로 기준전압발생기와, 상기 제1주변회로 기준전압발생기로부터 출력되는 VREFPL를 입력하여 스탠바이 내부전원전압을 발생하는 스탠바이 내부전원전압을 발생기와, RASB신호를 입력하여 액티브 내부전원전압발생기 인에이블신호 PAIVCEB를 출력하는 액티브 내부전원전압발생기 콘트롤부와, 마스터 신호에 따라서, 상기 제1 및 제2주변회로 기준전압발생기로부터 출력되는 VREFPL와 VREFPH 중 하나를 선택하기 위한 콘트롤신호를 출력하는 콘트롤신호 발생기와, 상기 제1 및 제2주변회로 기준전압발생기로부터 출력되는 VREFPL 및 VREFPH와 콘트롤신호 발생기로부터 출력되는 콘트롤신호와 상기 액티브 내부전원전압발생기 콘트롤부로부터 인가되는 PAIVCEB를 입력하여, 상기 콘트롤신호에 의해 VREFPL이 선택될 때는 VREFPL에 따른 내부전원전압을 발생하고, 상기 콘트롤신호에 의해 VREFPH이 선택될 때는 VREFPH에 따른 내부전원전압을 발생하는 액티브 내부전원전압 발생기를 포함하는 것을 특징으로 한다.
상기 내부전원전압공급장치에 있어서, 액티브 내부전원전압발생기는 일 입력단에 인가되는 VREFPL 또는 VREFPH 중 하나와 타 입력단에 인가되는 액티브 내부전원전압을 차동증폭하기 위한 차동증폭부와, 차동증폭부의 출력에 따라 구동되어 내부전원전압을 발생하는 P형 모스 트랜지스터와, 상기 액티브 내부전원전압발생기 콘트롤부로부터 인가되는 PAIVCEB에 따라 상기 차동증폭부를 온,오프시켜 주기 위한 인에이블부와, 제1주변회로 기준전압발생기의 출력신호 VREFPL과 제2주변회로 기준전압발생기(230)의 출력신호 VREFPH 중 하나를 선택하여 차동증폭부에 인가하기 위한 선택수단(94)을 포함하는 것을 특징으로 한다.
이하 본 발명의 실시예에 따른 내부전원전압 발생장치를 첨부된 도면 제6도 내지 제11도를 참조하여 설명하면 다음과 같다.
제6도는 본 발명의 실시예에 따른 내부전원전압 공급장치의 블럭도를 도시한 것이다.
제6도를 참조하면, 본 발명의 내부전원전압 공급장치(200)는 외부로부터 인가되는 전원전압을 입력하여 약 1.5V 정도로 다운시켜 VREF를 발생하는 기준전압발생기(210)와, 기준전압 발생기(210)로부터 인가되는 VREF을 증폭하여 상대적으로 낮은 IVC 레벨로 조정된 VREFPL를 발생하는 제1주변회로 기준전압발생기(220)와, 기준전압 발생기(210)로부터 인가되는 VREF을 증폭하여 상기 제1주변회로 기준전압발생기(220)에서 조정된 VREIPL 레벨보다는 상대적으로 높게 조정된 VREFPH를 발생하는 제2주변회로 기준전압발생기(230)와, 상기 제1주변회로 기준전압발생기(220)로부터 출력되는 상대적으로 낮은 레벨의 VREFPL를 입력하여 스탠바이 내부전원전압을 발생하는 스탠바이 내부전원전압 발생기(240)와, RASB신호를 입력하여 액티브 내부전원전압발생기 인에이블신호 PAIVCEB를 출력하는 액티브 내부전원전압발생기 콘트롤부(250), RASB에 의해 발생된 펄스신호(PR)를 입력하여 상기 제1 및 제2주변회로 기준전압발생기(220), (230)로부터 출력되는 VREFPL와 VREFPH 중 하나를 선택하기 위한 콘트롤신호(PAIVCON)를 출력하는 콘트롤신호 발생기(260)와, 상기 제1 및 제2주변회로 기준전압발생기(220), (230)로부터 출력되는 VREFPL 및 VREFPH와 콘트롤신호발생기(260)로부터 출력되는 콘트롤신호(PAIVCON)와 상기 액티브 내부전원전압발생기 콘트롤부(250)로부터 인가되는 PAIVCEB를 입력하여, 상기 PAIVCON에 의해 VREFPL이 선택될 때는 VREFPL에 다른 내부전원전압 IVC를 발생하고, 상기 PAIVCON에 의해 VREFPH이 선택될 때는 VREFPH에 따른 내부전원전압 IVC를 발생하는 액티브 내부전원전압 발생기(270)를 포함한다.
상기한 바와같은 구성을 갖는 본 발명의 내부전원전압 발생장치(200)는 외부로부터 인가되는 전원전압(EVC)를 입력하여 기준전압발생기(210)를 통해 약 1.5V 정도의 내부 기준전압 VREF을 발생한다. 제1주변회로 기준전압 발생기(220)와 제2주변회로 기준전압 발생기(230)는 상기 VREF을 입력하여 소정의 기준전압을 출력한다.
이때, 제1주변회로 기준전압 발생기(220)는 상대적으로 낮은 IVC레벨로 조정된 VREFPL를 발생하고, 이 VREFPL은 스탠바이 내부전원전압 발생기(240)와 액티브 내부전원전압 발생기(270)로 각각 입력된다.
또한, 제2주변회로 기준전압발생기(230)는 상기 제1주변회로 기준전압발생기(220)에서 출력된 VREFPL 보다는 상대적으로 높은 레벨을 갖는 VREFPH를 발생하여 액티브 내부전원전압 발생기(270)에 제공한다.
스탠바이 내부전원전압발생기(240)는 제1주변회로 기준전압발생기(220)로부터 인가되는 상대적으로 낮은 레벨의 VREFPL을 입력하여 스탠바이시 내부전원전압 IVC를 출력한다.
이때, 액티브 내부전원전압 발생기 콘트롤부(250)는 펄스발생기(도면상에는 도시되지 않음)를 통해 RASB신호에 의해 발생된 펄스신호(PR)를 입력하여 액티브 내부전원전압발생기 인에이블신호(PAIVCEB)를 발생하고, 콘트롤신호 발생부(260)는 RASB신호에 의해 발생된 펄스신호(PR)를 입력하여 RASB 액티브사이클중 가장 전력소모가 많은 구간에서는 액티브 내부전원전압(IVC)의 레벨을 상승시켜 주기 위한 하이상태의 콘트롤신호(PAICON)를 출력한다.
한편, 액티브 내부전원전압 발생기(270)는 상기 제1 및 제2주변회로 기준전압발생기(220), (230)로부터 인가되는 VREFPL와 VREFPH 중 하나가 입력되고, 액티브 내부전원전압발생기 콘트롤부(250)로부터 인가되는 PAIVCEB 및 콘트롤신호발생기(260)로부터 콘트롤신호 PAIVCON가 입력된다.
따라서, RASB 액티브 사이클중 전류소모가 많은 구간에서는 액티브 내부전원전압 발생기(270)에 PAIVCON에 의해 VREFPH가 인가되어 상대적으로 레벨이 상승된 IVC를 공급하고, 이와는 반대로, RASB 액티브 사이클중 통상의 구간에서는 액티브 내부전원전압 발생기(270)에 PAIVCON에 의해 VREFPL가 인가되어 상대적으로 레벨이 낮은 IVC를 공급한다.
그러므로, 본 발명의 내부전원전압공급장치(200)는 RASB의 액티브사이클중 전류소모가 적은 구간에서는 제1도의 내부전원전압공급장치(100)와 같은 내부전원전압 IVC을 출력하고, 전류소모가 많은 구간에서는 PAIVCON 신호에 의해 IVC 레벨을 상승시켜 전류소모가 많은 구간에서의 IVC 레벨의 강하를 보상하여 줌으로써, 소자의 특성저하를 방지하게 된다.
본 발명의 내부전원전압 공급장치(200) 중 기준전압발생기(210)의 구성은 제2도의 기준전압발생기(110)의 구성과 동일한 구성을 갖는다.
그리고, 제1 및 제2주변회로 기준전압발생기(220)과 (230)의 구성도 제3도의 주변회로 기준전압발생기(220)의 구성과 동일하다. 다면, 차동증폭부(31)의 타입력단에 인가되는 전압이 VREFP가 아니고, 제1주변회로 기준전압발생기(220)에서는 VREFPL이 인가되고, 제2주변회로 기준전압발생기(230)에는 VREFPH가 인가되는 것만이 다르다.
제11도는 본 발명의 내부전원전압 공급장치를 내장한 메모리소자의 특성곡선을 도시한 것인데, 특성곡선중 플랫(flat)한 부분은 제3도의 주변회로 기준전압발생기의 클램핑부(22)의 다이오드형 모스 트랜지스터(MP24-MP26)에 의해 얻어진다. 즉, 제3도에서는 3Vtp의 구간만큼 클램핑되었는데, 모스 트랜지스터의 수에 따라 클램핑구간이 결정지어진다.
제7도는 제6도의 스탠바이시 내부전원전압을 유지하기 위한 스탠바이 유지용 내부전원전압(IVC)을 출력하기 위한 스탠바이 내부전원전압 발생기(240)의 상세회로도를 도시한 것이다.
제6도를 참조하면, 스탠바이 내부전원전압 발생기(250)는 일 입력단에 인가되는 제1주변회로 기준전압 발생기(220)의 기준전압(VREFPL)과 타 입력단에 인가되는 내부전원전압(IVC)을 차동증폭하기 위한 차동증폭부(71)를 구성하는 P형 모스 트랜지스터(MP71, MP72) 및 N형 모스 트랜지스터(MN71-MN73)과, 상기 차동증폭부(71)의 출력 신호가 게이트에 인가되어, 스탠바이 내부전원전압(IVC)을 출력하기 위한 구동용 P 형 모스 트랜지스터(MP73)로 구성된다.
본 발명의 스탠바이 내부전원전압발생기(250)도 제4도의 스탠바이 내부전원전압 발생기(140)와 동일한 구성을 갖으며, 동작도 거의 동일하다. 다만, 차동증폭부(71)의 일입력단에 VREFP가 아니라 VREFPL이 인가되어 그에 다른 IVC를 제공한다.
제8도는 제6도의 콘트롤신호 발생기(260)의 상세회로도를 도시한 것이다.
제8도를 참조하면, 콘트롤신호발생기(260)는 RASB에 의해 발생되는 펄스신호(PR)을 입력하여 딜레이시켜 주기 위한 딜레이수단(81)과, 상기 딜레이수단(81)과 펄스신호(PR)를 입력하여 논리낸드하는 낸드 게이트(NA81)과, 상기 낸드 게이트(NA81)의 출력을 반전시켜 콘트롤신호(PAIVCON)를 출력하기 위한 인버터(IN84)로 구성된다.
상기 콘트롤신호발생기(260)의 딜레이수단(81)은 펄스신호(PR)를 입력으로 하는 직렬연결된 다수개의 인버터(IN81-IN83)로 구성된다. 딜레이수단(81)은 RASB 액티브사이클중 전류소모가 많은 구간에 대응되어 결정되는데, 전류소모가 많은 구간이 길어지면 더 많은 인버터를 직렬로 연결하면 된다. 이때, 딜레이수단(81)을 구성하는 인버터는 홀수개로 연결되어야 한다.
제9도는 제6도의 액티브 내부전원전압 발생기(270)의 상세회로도이다.
제9도도를 참조하면, 액티브 내부전원전압 발생기(270)는 일 입력단에 인가되는 VREFPL 또는 VREFPH 중 하나와 타 입력단에 인가되는 액티브 내부전원전압(IVC)을 차동증폭하기 위한 차동증폭부(91)를 구성하는, P형 모스 트랜지스터(MP94, MP95) 및 N형 모스 트랜지스터(MN94, MN95)과, 차동증폭부(91)의 출력레벨(N91)이 게이트에 인가되어, 액티브 내부전원전압 IVC을 출력하기 위한 구동용 P형 모스 트랜지스터(MP96)로 구성된다.
그리고, 액티브 내부전원전압발생기 콘트롤부(250)의 출력신호에 따라 차동증폭부(91)를 인에이블시켜 주기 위한 수단(92)을 구성하는, 액티브 내부전원전압발생기 콘트롤부(250)의 PAIVCEB를 반전시켜 주기 위한 인버터(IN91)와, 상기 인버터(IN91)의 출력에 따라 구동되어 상기 차동증폭부(91)를 인에이블시켜 주는 N형 모스 트랜지스터(MN92)로 구성된다.
또한, 액티브 내부전원전압 발생기(270)는 상기 액티브내부전원전압 발생기 콘트롤부(250)의 PAIVCEB를 반전시켜 주기 위한 P형 모스 트랜지스터(MP91)와 N형 모스 트랜지스터(MN91)로 구성된 인버터(93)를 포함한다.
그리고, 인버터(93)의 출력신호에 의해 구동되어 차동증폭부(91)의 출력레벨(N91)을 프리차아지시켜 주기 위한 프리 차아지용 P 형 모스 트랜지스터(MP92)와, 상기 인버터(93)의 출력신호에 의해 구동되어 차동증폭부(91)의 양노드(N91, N92)의 레벨을 이퀄라이저시켜(equalizing) 주기 위한 P형 모스 트랜지스터(MP93)를 더 포함하여 구성된다.
또한, 본 발명의 액티브 내부전원전압 발생기(270)는 종래와는 달리 제1주변회로 기준전압발생기(220)의 출력신호 VREFPL과 제2주변회로 기준전압발생기(230)의 출력신호 VREFPH 중 하나를 선택하기 위한 선택수단(94)을 더 포함한다.
상기 선택수단(94)은 콘트롤신호 발생기(260)로부터 출력되는 콘트롤신호(PAIVCON)를 반전시켜 주기위한 인버터(IN92)와, 상기 PAIVCON과 인버터(IN92)를 통해 반전된 PAIVCONB 신호에 따라 구동되어 제1주변회로 기준전압발생기(220)로부터 출력된 VREEFPL를 차동증폭부(91)의 일 입력단에 제공하기 위한 트랜스미션 게이트(TG91)와, 상기 PAIVCON과 인버터(IN92)를 통해 반전된 PAIVCONB 신호에 따라 구동되어 제2주변회로 기준전압발생기(220)로부터 출력된 VREEFPH를 차동증폭부(91)의 일 입력단에 제공하기 위한 트랜스미션 게이트(TG92)로 구성된다.
상기한 바와같은 구성을 갖는 액티브 내부전원전압 발생기(270)의 동작을 제10도를 참조하여 설명하면 다음과 같다.
제10도(a)와 같은 RASB 신호에 의해 제10도(b)와 같은 펄스신호(PR)가 발생되고, 이 펄스신호(PR)에 따라 제10도(c)와 같이 액티브 내부전원전압발생기 콘트롤부(250)로부터 로우상태로 인에이블된 PAIVCEB가 출력된다. PAIVCEB가 인에이블수단(92)의 인버터(IN91)를 통해 N형 모스 트랜지스터(MN92)에 인가되어, N형 모스 트랜지스터(MN92)가 온되어 액티브 내부전원전압 발생기(270)의 차동증폭부(91)는 동작을 하게 된다.
통상의 RASB 액티브 사이클에서는 펄스신호(PR)가 입력되는 콘트롤신호 발생기(260)로부터 제10도(d)와 같은 로우상태의 PAIVCON 출력신호가 출력되고, 이에 따라 트랜스미션 게이트 TG91와 TG92중 TG91가 턴온되어 제1주변회로 기준전압발생기(220)로부터 인가되는 VREFPL가 차동증폭부(91)의 일입력단에 인가된다.
차동증폭부(91)는 입력단에 인가되는 VREFPL와 IVC의 레벨을 비교하는데, IVC레벨이 VREFPL 상대적으로 낮으면 N형 모스 트랜지스터(MN95)의 턴온저항이 증가하게 되어 노드(N92)의 레벨은 상대적으로 높아지고, 노드(N91)의 레벨은 상대적으로 낮아진다. 따라서, 차동증폭부(91)의 출력단인 노드(N91)에 연결된 P형 모스 트랜지스터(MP96)의 전류구동능력이 증대되어 IVC레벨은 상대적으로 높아지게 된다.
즉, 전류소모가 많지 않은 RASB 액티브 사이클에서는 종래의 내부전원전압 발생기(250)와 마찬가지로 동작을 하여 소정의 IVC를 제공하게 된다.
한편, 전류소모가 많은 구간이 되어 콘트롤신호 발생기(260)로부터 제10도(d)와 같이 PAIVCON 출력신호가 하이상태로 출력되면, 트랜스미션 게이트 TG91 와 TG92 중 TG92가 턴온되어 제2주변회로 기준전압발생기(230)로부터 VREFPH가 차동증폭부(91)의 일입력단에 인가된다.
차동증폭부(91)는 입력단에 인가되는 VREFPH와 IVC의 레벨을 비교하는데, IVC레벨이 VREFPH 보다 상대적으로 낮으면 N형 모스 트랜지스터(MN95)의 턴온저항이 증가하게 되어 노드(N92)의 레벨은 상대적으로 높아지고, 노드(N91)의 레벨은 상대적으로 낮아진다. 따라서, 차동증폭부(91)의 출력단인 노드(N91)에 연결된 P형 모스 트랜지스터(MP96)의 전류구동능력이 증대되어 VREFPH에 대응하여 IVC레벨은 상대적으로 높아지게 된다.
따라서, 종래에는 이구간에서 제10도(e)에 도시된 바와같이 내부전원전압(IVC)이 △IVC 만큼 강하되었으나, 본 발명에서는 상대적으로 높은 VREFPH를 차동증폭부(91)에 인가하여 △IVC를 보상하여 준다. 따라서, 전류소모가 많은 구간에서 △IVC 만큼의 전압강하를 보상하여 줌으로써, 안정하게 IVC를 출력하게 된다.
상기한 바와같은 본 발명에 따르면, VREFP를 VREFPL 및 VREFPH로 나누어 발생하여 RASB 액티브사이클중 통상의 구간에서는 VREFPL에 대응하는 내부전원전압 IVC을 발생하고, 상대적으로 전류소모가 많은 구간에서는 VREFPH에 대응하는 내부전원전압을 발생하여 △IVC 만큼의 전압강하를 보상하여 줌으로써, 안정하게 IVC를 출력할 수 있으며, 이에 따라 안정된 소자 특성을 얻을 수 있는 이점이 있다.

Claims (6)

  1. 외부로부터 인가되는 전원전압을 입력하여 기준전압(VREF)을 발생하는 기준전압발생기와, 기준전압 발생기(210)로부터 인가되는 기준전압(VREF)을 증폭하여 상대적으로 낮은 내부전압전원(IVC) 레벨로 조정된 기준전압(VREFPL)을 발생하는 제1주변회로 기준전압발생기(220)와, 기준전압 발생기(210)로부터 인가되는 기준전압(VREF)을 증폭하여 상기 제1주변회로 기준전압발생기(220)로부터 출력되는 기준전압(VREFPL)의 레벨보다는 상대적으로 높게 조정된 기준전압(VREFPH)을 발생하는 제2주변회로 기준전압발생기(230)와, 상기 제1주변회로 기준전압발생기(220)로부터 출력되는 상대적으로 낮은 레벨의 VREFPL를 입력하여 스탠바이 내부전원전압을 발생하는 스탠바이 내부전원전압 발생기(240)와, 마스터신호를 입력하여 액티브 내부전원전압발생기 인에이블신호 (PAIVCEB)를 출력하는 액티브 내부전원전압발생기 콘트롤부(250)와, 마스터 신호에 따라서, 상기 제1 및 제2주변회로 기준전압발생기(220), (230)로부터 출력되는 기준전압(VREFPL)과 (VREFPH) 중 하나를 선택하기 위한 콘트롤신호(PAIVCON)를 출력하는 콘트롤신호 발생기(260)와, 상기 제1 및 제2주변회로 기준전압발생기(220), (230)로부터 출력되는 기준전압(VREFPL) 및 (VREFPH)와 콘트롤신호발생기(260)로부터 출력되는 콘트롤신호(PAIVCON)와 상기 액티브 내부전원전압발생기 콘트롤부(250)로부터 인가되는 액티브 내부전원전압발생기 인에이블신호(PAIVCEB)를 입력하여, 상기 콘트롤신호(PAIVCON)에 의해 기준전압(VREFPL)이 선택될 때는 기준전압(VREFPL)에 따른 내부전원전압(IVC)을 발생하고, 상기 콘트롤신호(PAIVCON)에 의해 기준전압(VREFPH)이 선택될 때는 기준전압(VREFPH)에 따른 내부전원전압(IVC)을 발생하는 액티브 내부전원전압(IVC) 발생기(270)를 포함하는 것을 특징으로 하는 내부전원전압 공급장치.
  2. 제2항에 있어서, 콘트롤신호발생기(260)는 RASB에 의해 발생되는 펄스신호(PR)을 입력하여 딜레이시켜 주기 위한 딜레이수단(81)과, 상기 딜레이수단(81)과, 펄스신호(PR)를 입력하여 논리낸드하는 낸드 게이트(NA81)과, 상기 낸드 게이트(NA81)의 출력을 반전시켜 콘트롤신호(PAIVCON)를 출력하기 위한 인버터(IN84)로 구성되는 것을 특징으로 하는 내부전원전압 공급장치.
  3. 제2항에 있어서, 상기 콘트롤신호발생기(260)의 딜레이수단(81)은 펄스신호(PR)를 입력으로 하는 직렬연결된 홀수개의 인버터(IN81-IN83)로 구성되는 것을 특징으로 하는 내부전원전압 공급장치.
  4. 제1항에 있어서, 액티브 내부전원전압 발생기(270)는 일 입력단에 인가되는 제1 및 제2주변회로 기준전압발생기(220), (230)로부터 출력되는 기준전압(VREFPL) 또는 (VREFPH) 중 하나와 타 입력단에 인가되는 액티브 내부전원전압(IVC)을 차동증폭하기 위한 차동증폭부(91)와, 차동증폭부(91)의 출력에 따라 구동되어 내부전원전압(IVC)을 발생하는 P형 모스 트랜지스터(MP96)와, 상기 액티브 내부전원전압발생기 콘트롤부(250)로부터 인가되는 액티브 내부전원전압발생기 인에이블신호(PAIVCEB)에 따라 상기 차동증폭부(91)를 온, 오프시켜 주기 위한 인에이블부(92)와, 제1주변회로 기준전압발생기(220)에서 출력되는 기준전압(VREFPL)과 제2주변회로 기준전압발생기(230)에서 출력되는 기준전압(VREFPH) 중 하나를 선택하여 차동증폭부(91)에 인가하기 위한 선택수단(94)을 포함하는 것을 특징으로 하는 내부전원전압 공급장치.
  5. 제1항에 있어서, 액티브 내부전원전압 발생기(270)의 선택수단(94)은 콘트롤신호 발생기(260)로부터 출력되는 콘트롤신호(PAIVCON)를 반전시켜 주기위한 인버터(IN92)와, 상기 콘트롤신호(PAIVCON)과 인버터(IN92)를 통해 반전된 콘트롤신호(PAIVCONB)에 따라 구동되어 제1주변회로 기준전압발생기(220)로부터 출력된 기준전압(VREEFPL)를 차동증폭부(91)의 일입력단에 제공하기 위한 트랜스미션 게이트(TG91)와, 상기 콘트롤신호(PAIVCON)와 인버터(IN92)를 통해 반전된 콘트롤신호(PAIVCONB)에 따라 구동되어 제2주변회로 기준전압발생기(220)로부터 출력된 기준전압(VREEFPH)을 차동증폭부(91)의 일입력단에 제공하기 위한 트랜스미션 게이트(TG92)로 구성되는 것을 특징으로 하는 내부 전원전압 공급장치.
  6. 제1항에 있어서, 마스터 신호는 외부 클럭신호인 RASB 신호에 의해 콘트롤되는 펄스 신호(PR)인 것을 특징으로 하는 내부전원전압 공급장치.
KR1019950067542A 1995-12-29 1995-12-29 내부전원전압 공급장치 KR0173934B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950067542A KR0173934B1 (ko) 1995-12-29 1995-12-29 내부전원전압 공급장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950067542A KR0173934B1 (ko) 1995-12-29 1995-12-29 내부전원전압 공급장치

Publications (2)

Publication Number Publication Date
KR970051107A KR970051107A (ko) 1997-07-29
KR0173934B1 true KR0173934B1 (ko) 1999-04-01

Family

ID=19447782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950067542A KR0173934B1 (ko) 1995-12-29 1995-12-29 내부전원전압 공급장치

Country Status (1)

Country Link
KR (1) KR0173934B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452319B1 (ko) * 2002-05-10 2004-10-12 삼성전자주식회사 반도체 메모리 장치의 내부전원전압 발생회로 및내부전원전압 제어방법
KR100721197B1 (ko) * 2005-06-29 2007-05-23 주식회사 하이닉스반도체 반도체 장치의 내부전압 발생회로
KR100757410B1 (ko) * 2005-09-16 2007-09-11 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
KR100803362B1 (ko) * 2006-11-13 2008-02-13 주식회사 하이닉스반도체 반도체 메모리 장치의 기준 전압 생성 회로
US7701798B2 (en) 2006-11-24 2010-04-20 Hynix Semiconductor Inc. Power supply circuit for sense amplifier of semiconductor memory device
KR20140112835A (ko) * 2013-03-14 2014-09-24 에스케이하이닉스 주식회사 스탠바이 전류를 감소시키는 반도체 메모리 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100483058B1 (ko) * 1997-09-03 2006-05-16 주식회사 하이닉스반도체 반도체메모리소자의라스완충장치
KR100506046B1 (ko) * 1998-06-30 2005-10-12 주식회사 하이닉스반도체 내부전압 발생장치
KR100494122B1 (ko) * 1998-07-16 2005-08-01 주식회사 하이닉스반도체 내부전압 제어회로
KR100623335B1 (ko) * 1999-12-30 2006-09-11 매그나칩 반도체 유한회사 전압 강하 변환기
KR20020006060A (ko) * 2000-07-11 2002-01-19 박종섭 기준 전압 발생장치

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452319B1 (ko) * 2002-05-10 2004-10-12 삼성전자주식회사 반도체 메모리 장치의 내부전원전압 발생회로 및내부전원전압 제어방법
KR100721197B1 (ko) * 2005-06-29 2007-05-23 주식회사 하이닉스반도체 반도체 장치의 내부전압 발생회로
KR100757410B1 (ko) * 2005-09-16 2007-09-11 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
US7471553B2 (en) 2005-09-16 2008-12-30 Samsung Electronics Co., Ltd. Phase change memory device and program method thereof
US7751234B2 (en) 2005-09-16 2010-07-06 Samsung Electronics Co., Ltd. Phase change memory device and program method thereof
KR100803362B1 (ko) * 2006-11-13 2008-02-13 주식회사 하이닉스반도체 반도체 메모리 장치의 기준 전압 생성 회로
US7701798B2 (en) 2006-11-24 2010-04-20 Hynix Semiconductor Inc. Power supply circuit for sense amplifier of semiconductor memory device
KR20140112835A (ko) * 2013-03-14 2014-09-24 에스케이하이닉스 주식회사 스탠바이 전류를 감소시키는 반도체 메모리 장치

Also Published As

Publication number Publication date
KR970051107A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR100543659B1 (ko) 내부전압 생성용 액티브 드라이버
KR960009394B1 (ko) 동적 임의 접근 메모리용 전원 회로
US5504452A (en) Semiconductor integrated circuit operating at dropped external power voltage
US7319361B2 (en) Internal voltage generation circuit of a semiconductor device
US20060017496A1 (en) Step-down power supply
KR20020048264A (ko) 펌핑 전압 레귤레이션 회로
US5144585A (en) Supply voltage converter for high-density semiconductor memory device
KR940008091A (ko) 개량된 소프트 에러 저항을 갖는 모스 에스램(mos sram), 고전위 전원 전압강하 검출회로, 상보 신호 천이 검출회로 및 개량된 내부신호 시간마진을 갖는 반도체 장치
US5382847A (en) Output buffer circuits including voltage compensation
US7778100B2 (en) Internal voltage generation circuit of semiconductor memory device
KR0173934B1 (ko) 내부전원전압 공급장치
US7969797B2 (en) Semiconductor memory device and method for operating the same
US4903238A (en) Semiconductor memory device with improved immunity to supply voltage fluctuations
JP3735824B2 (ja) 昇圧回路を備えた半導体メモリ装置
US5319253A (en) Data retention mode control circuit
US20030210090A1 (en) Internal power voltage generating circuit of semiconductor memory device and internal power voltage controlling method thereof
US6404677B2 (en) Semiconductor memory device capable of performing stable read operation and read method thereof
KR20130072085A (ko) 반도체 집적회로의 기준전압 발생회로
US6586986B2 (en) Circuit for generating internal power voltage in a semiconductor device
US7973591B2 (en) Internal voltage generation circuit with controlled enable pulse width
KR960002330B1 (ko) 프리차지 전압 발생회로
US5771198A (en) Source voltage generating circuit in semiconductor memory
US6759896B2 (en) Semiconductor integrated circuit and semiconductor memory having a voltage step-down circuit stepping external power supply voltage down to internal power supply voltage
KR0168774B1 (ko) 이퀄라이징 펄스 제너레이터
KR100850276B1 (ko) 반도체 장치에 적합한 내부전원전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081103

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee