KR100452319B1 - 반도체 메모리 장치의 내부전원전압 발생회로 및내부전원전압 제어방법 - Google Patents

반도체 메모리 장치의 내부전원전압 발생회로 및내부전원전압 제어방법 Download PDF

Info

Publication number
KR100452319B1
KR100452319B1 KR10-2002-0025753A KR20020025753A KR100452319B1 KR 100452319 B1 KR100452319 B1 KR 100452319B1 KR 20020025753 A KR20020025753 A KR 20020025753A KR 100452319 B1 KR100452319 B1 KR 100452319B1
Authority
KR
South Korea
Prior art keywords
power supply
supply voltage
internal power
current sink
semiconductor memory
Prior art date
Application number
KR10-2002-0025753A
Other languages
English (en)
Other versions
KR20030087813A (ko
Inventor
곽충근
김두응
손종필
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0025753A priority Critical patent/KR100452319B1/ko
Priority to JP2002326786A priority patent/JP2003331581A/ja
Priority to US10/367,932 priority patent/US20030210090A1/en
Publication of KR20030087813A publication Critical patent/KR20030087813A/ko
Application granted granted Critical
Publication of KR100452319B1 publication Critical patent/KR100452319B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

반도체 메모리 장치가 롱 사이클로 동작되는 경우에는 전력의 소모가 줄어들고, 쇼트 사이클로 동작되는 경우에는 피크전류의 소모에 의한 내부전원전압의 강하가 신속히 복구되어 내부전원전압의 변동이 최소화 또는 줄어드는 것이 가능한 반도체 메모리 장치의 내부전원전압 발생회로 및 내부전원전압 제어방법이 개시되어 있다. 본 발명에 따른 내부전원전압 제어방법에 따르면, 기준전압의 레벨을 목표로 내부전원전압을 발생하는 드라이버 스테이지를 동작시키는데 필요한 전류 싱크를 복수의 경로로서 준비하고, 상기 경로중 적어도 하나의 전류 싱크 경로를 액티브 동작 검출신호로써 제어하는 것을 특징으로 한다. 내부전원전압의 제어를 위한 본 발명의 발생회로는, 기준전압을 발생하는 기준전압 발생기와, 신호의 천이에 응답하여 어드레스 천이 검출신호를 생성하는 펄스 발생부와, 노말 인에이블 신호 및 상기 어드레스 천이 검출신호에 함께 응답하여 상기 기준전압의 레벨에 상응하는 내부전원전압을 생성하여 대응되는 파워소스에 제공하는 드라이버 스테이지를 구비한다.

Description

반도체 메모리 장치의 내부전원전압 발생회로 및 내부전원전압 제어방법{internal voltage down converter and internal voltage controlling method in semiconductor memory device}
본 발명은 내부전원전압 발생에 관한 것으로, 특히 비동기식 반도체 메모리 장치의 내부전원전압 발생회로 및 내부전원전압 제어방법에 관한 것이다.
반도체 메모리 장치가 고집적화, 고속화되어 감에 따라, 내부전원전압은 메모리 장치의 신뢰성과 전력 소모량의 관점에서 보다 낮은 레벨로서 칩 내부에 인가되는 것이 바람직하다. 따라서, 상대적은 높은 레벨의 외부전원전압을 일정 레벨로 강하하여 반도체 메모리 장치의 동작에 필요한 내부전원전압을 발생하는 내부전원전압 발생회로가 필요하게 된다. 특히, 비동기식 저전력 SRAM에서는 동작 전원전압의 범위가 상대적으로 넓을 경우에 외부전원전압을 변환하여 일정한 내부전원전압을 칩 내부에 공급하는 내부전원전압 발생회로(Internal Voltage down Converter)가 많이 채용되어진다.
상기 내부전원전압 발생회로는 기준전압 발생기(reference voltage generator)와, 상기 기준전압 발생기로부터 출력된 기준전압과 출력되는 내부전원전압을 비교하여 상기 기준전압에 추종(trace)되는 레벨로 내부전원전압을 발생하는 드라이버 스테이지(driver stage)로 구성된다. 내부전원전압 발생기로서도 불려지는 상기 드라이버 스테이지는 통상적으로 전류 미러 타입 차동증폭기로 구성되어 있는데, 상기 드라이버 스테이지를 동작시키는데 필요한 전류 싱크(current sink)가 단일 경로(path)로 되어 있는 것이 일반적이다.
따라서, 종래에는 통상적인 내부전원전압 발생회로를 채용한 반도체 메모리장치의 경우에, 워드라인이 구동되거나 센스앰프가 인에이블 될 때 순간적으로 많은 동작전류가 소모됨에 따라 내부전원전압이 매우 큰 폭으로 강하된다. 결국, 내부전원전압 발생회로의 최종 드라이버 스테이지에서 많은 전류가 소모됨에 따라 상대적으로 롱 사이클(long cycle) 시의 평균 동작전류(Icc) 특성이 좋지 않은 문제점이 있어왔다.
따라서, 내부전원전압 레벨로의 복귀속도가 빠른 동작을 갖는 내부전원전압 발생회로 및 설정된 내부전원전압 레벨로의 복귀속도가 빠르도록 하는 내부전원전압 발생회로의 제어기술이 요구된다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결할 수 있는 반도체 메모리 장치를 제공함에 있다.
본 발명의 다른 목적은 반도체 메모리 장치의 동작을 보다 안정하게 할 수 있는 내부전원전압 발생회로 및 내부전원전압 제어방법을 제공함에 있다.
본 발명의 또 다른 목적은 반도체 메모리 장치가 롱 사이클로 동작되는 경우에는 전력의 소모를 줄이고, 쇼트 사이클로 동작되는 경우에는 특정구간에서의 피크전류의 소모에 의한 내부전원전압의 강하를 최소화 또는 줄일 수 있는 반도체 메모리 장치의 내부전원전압 발생회로 및 내부전원전압 제어방법을 제공함에 있다.
본 발명의 또 다른 목적은 드라이버 스테이지의 전압강하 응답 타임을 보다 빠르게 할 수 있는 반도체 메모리 장치의 내부전원전압 발생회로 및 내부전원전압제어방법을 제공함에 있다.
본 발명의 또 다른 목적은 반도체 메모리 장치의 동작 시 전력의 소모를 최소화 또는 줄일 수 있는 반도체 메모리 장치의 내부전원전압 발생회로 및 내부전원전압 제어방법을 제공함에 있다.
본 발명의 또 다른 목적은 칩의 내부에 인가되는 내부전원전압의 변동을 최소화 또는 줄일 수 있는 반도체 메모리 장치의 내부전원전압 발생회로 및 내부전원전압 제어방법을 제공함에 있다.
본 발명의 또 다른 목적은 메모리의 평균동작 전류의 특성을 양호하게 할 수 있는 반도체 메모리 장치의 내부전원전압 발생회로 및 내부전원전압 제어방법을 제공함에 있다.
본 발명의 또 다른 목적은 복수 경로의 전류 싱크를 갖는 내부전원전압 발생기를 제공함에 있다.
본 발명의 또 다른 목적도 어드레스 천이 검출신호를 이용하여 드라이버 스테이지를 동작시키는데 필요한 복수의 전류 싱크 경로중 적어도 하나의 전류 싱크 경로를 제어할 수 있는 반도체 메모리 장치의 내부전원전압 발생회로 및 내부전원전압 제어방법을 제공함에 있다.
상기한 목적들 가운데 일부의 목적들을 달성하기 위한 본 발명의 일 양상(aspect)에 따른 반도체 메모리 장치의 내부전원전압 발생회로는, 기준전압을 발생하는 기준전압 발생기와, 신호의 천이에 응답하여 어드레스 천이 검출신호를 생성하는 펄스 발생부와, 노말 인에이블 신호 및 상기 어드레스 천이 검출신호에함께 응답하여 상기 기준전압의 레벨에 상응하는 내부전원전압을 생성하여 대응되는 파워소스에 제공하는 드라이버 스테이지를 구비한다.
바람직 하기로, 상기 드라이버 스테이지는, 제1 전류 싱크를 제어하는 노말 인에이블 신호에 응답하여 기준전압의 레벨과 출력되는 내부전원전압의 레벨차를 증폭하는 전류 미러 타입의 차동증폭기와, 상기 차동증폭기의 제1출력단에 나타나는 출력에 따라 외부전원전압을 드라이빙하여 상기 내부전원전압을 출력하는 구동부와, 상기 차동증폭기의 상기 제1 전류 싱크와는 병렬로 되는 제2 전류 싱크를 이루며 상기 노말 인에이블 신호와는 별도로 인가되는 상기 어드레스 천이 검출신호에 응답하여 일정 타임구간동안에만 상기 제2 전류 싱크의 경로를 활성화시키는 액티브 파워드롭 방지부를 구비한다. 상기 펄스 발생기는 반도체 메모리 장치내에서 어드레스 천이 검출 신호를 출력하는 통상의 어드레스 천이 검출기를 활용할 수 있음은 물론이다.
또한 본 발명의 다른 양상에 따라 내부전원전압 제어방법은, 기준전압의 레벨을 목표로 내부전원전압을 발생하는 드라이버 스테이지를 동작시키는데 필요한 전류 싱크를 복수의 경로로서 준비하고, 상기 경로중 적어도 하나의 전류 싱크 경로를 액티브 동작 검출신호로써 제어하는 것을 특징으로 한다.
상기 액티브 동작 검출신호는 바람직하기로, 어드레스 신호 또는 데이터 신호의 천이를 검출하여 생성한 어드레스 천이 검출신호가 될 수 있다.
상기한 회로 및 방법적 구성에 따르면, 별도로 추가된 전류 싱크 경로가 특정한 동작구간 동안에만 추가로 형성되므로, 반도체 메모리 장치가 롱 사이클로 동작되는 경우에는 전력의 소모가 줄어들고, 쇼트 사이클로 동작되는 경우에는 피크전류의 소모에 의한 내부전원전압의 강하가 신속히 복구되어 내부전원전압의 변동이 최소화 또는 줄어든다.
도 1은 본 발명의 실시 예에 따른 내부전원전압 발생회로의 연결구조를 보인 블록도
도 2는 도 1중 드라이버 스테이지의 일 구현 예를 보인 세부회로도
도 3은 도 1중 펄스 발생부의 일 구현 예를 보인 도면
도 4는 도 3에 따른 동작 타이밍도
도 5는 도 1중 드라이버 스테이지의 동작에 따른 롱 사이클 동작전류의 공급타이밍도
도 6은 도 2의 동작에 따라 반도체 메모리 장치내의 전원공급 변동율을 종래와 비교하여 보인 시뮬레이션 그래프
도 7은 본 발명의 변형 실시 예에 따라 어드레스 천이 검출 신호를 분할적으로 인가하여 내부전원전압의 공급을 제어하는 동작 타이밍도
이하에서는 본 발명의 실시 예에 따른 반도체 메모리 장치의 내부전원전압 발생회로 및 내부전원전압 제어방법에 대한 바람직한 실시 예들이 첨부된 도면들을 참조하여 설명된다. 비록 다른 도면에 표시되어 있더라도 동일 내지 유사한 기능을 가지는 구성요소들은 동일 내지 유사한 참조부호로서 나타나 있다.
도 1은 본 발명의 실시 예에 따른 내부전원전압 발생회로의 연결구조를 보인 블록도이다. 도면에서 보여지는 바와 같이, 제1,2 기준전압을 발생하는 기준전압 발생기(10)와, 어드레스 신호의 천이에 응답하여 어드레스 천이 검출신호를 생성하는 펄스 발생부(40)와, 노말 인에이블 신호 및 상기 어드레스 천이 검출신호에 함께 응답하여 상기 제1,2 기준전압의 레벨에 각기 상응하는 내부전원전압을 각기 생성하여 대응되는 제1,2 파워소스(30,31)에 각기 제공하는 제1,2 드라이버 스테이지(20,21)는 상기 내부전원전압 발생회로를 구성한다. 여기서, 상기 제1,2 기준전압은 서로 다른 레벨로 생성되거나, 서로 동일한 레벨로 생성될 수 있다. 또한, 제1 내부전원전압을 받는 상기 제1 파워소스(30)가 메모리 셀 어레이 영역인 경우에 제2 내부전원전압을 받는 상기 제2 파워소스(31)는 주변회로 영역일 수 있다. 도 1에서 보여지는 바와 같이, 상기 제1,2 드라이버 스테이지(20,21)는 메모리 내부의 전력소모가 상대적으로 적은 경우에는 노말 인에이블 신호에 응답하여 내부전원전압을 발생하지만, 메모리 내부의 전력소모가 상대적으로 큰 경우에는 상기 노말 인에이블 신호 및 상기 어드레스 천이 검출신호에 함께 응답하여 내부전원전압을 발생한다. 그럼에 의해, 드라이버 스테이지의 슬루 레이트(slew rate)를 향상시켜 내부전원전압의 변동을 최소화 또는 줄이는 것이다.
도 2는 도 1중 드라이버 스테이지(20,21)의 일 구현 예를 보인 세부회로도이다. 도 2를 참조하면, 제1 전류 싱크를 제어하기 위한 칩선택 신호(CS) 또는 기준신호(REF3) 등과 같은 노말 인에이블 신호에 응답하여 기준전압(REFi)의 레벨과 출력되는 내부전원전압(IVCi)의 레벨차를 증폭하는 전류 미러 타입의 차동증폭기(210)와, 상기 차동증폭기(210)의 제1출력단에 나타나는 출력에 따라 외부전원전압을 드라이빙하여 상기 내부전원전압을 출력하는 구동부(220)와, 상기 차동증폭기(210)의 상기 제1 전류 싱크와는 병렬로 형성되는 제2 전류 싱크의 노드와 접지간에 연결되고 상기 노말 인에이블 신호와는 별도로 인가되는 상기 어드레스 천이 검출신호(ΦATD)에 응답하여 일정 타임구간동안에만 상기 전류 싱크 경로를 활성화시키는 액티브 파워드롭 방지부(230)는 상기 내부전원전압 발생기로서 기능하는 드라이버 스테이지(20,21)에 포함된다.
상기 차동증폭기(210)는, 소오스로 외부전원전압(EVC)을 공통으로 수신하며 게이트가 서로 연결된 피형 모오스 트랜지스터들(PM1,PM2)와, 상기 피형 모오스 트랜지스터들(PM1,PM2)의 드레인에 드레인이 각기 대응 연결된 엔형 모오스 트랜지스터들(NM1,NM2)과, 전류 미러타입의 차동증폭기를 구성하기 위해 상기 엔형 모오스트랜지스터들(NM1,NM2)의 공통 소오스에 드레인이 연결되고 소오스가 접지에 연결된 전류 싱크 형성용 엔형 모오스 트랜지스터(NM3)로 구성된다. 도면에서, 노드(N2)는 상기 차동증폭기(210)의 제1출력단이 되고, 노드(N3)는 제2출력단이 되며, 노드(N4)는 전류 싱크 노드가 된다. 또한, 상기 엔형 모오스 트랜지스터(NM1)의 게이트는 차동증폭기(210)의 제1입력단이 되고, 상기 엔형 모오스 트랜지스터(NM2)의 게이트는 제2입력단이 되는 동시에 내부전원전압(IVCi)을 생성하는 상기 드라이버 스테이지(20,21)의 출력단이 된다.
상기 구동부(220)는 상기 차동증폭기(210)의 제1출력단(N2)에 게이트가 연결되고, 소오스로는 상기 외부전원전압을 수신하며 입출력노드(N5)에 연결된 드레인으로 상기 내부전원전압(IVCi)을 출력하는 피형 모오스 트랜지스터(PM3)로 구성된다.
또한, 상기 액티브 파워드롭 방지부(230)는 상기 차동증폭기(210)의 전류 싱크 노드(N4)와 접지(VSS)간에 드레인-소오스 채널이 연결되고 상기 노말 인에이블 신호(REF3)와는 별도로 인가되는 상기 어드레스 천이 검출신호(ΦATD)를 게이트로 수신하는 엔형 모오스 트랜지스터(NM4)로 구성된다.
여기서, 상기 전류 싱크의 경로를 다중으로 구현한 경우에 액티브 파워드롭 방지부(230)는 그에 대응하여 확장설치할 수 있음은 물론이며, 어드레스 천이 검출신호 이외에도 칩선택신호나 데이터 신호의 천이를 감지하여 생성한 신호를 사용할 수 있을 것이다.
도 3은 도 1중 펄스 발생부의 일 구현 예를 보인 도면이다. 도 3을 참조하면, 어드레스 신호(ADDi)의 라이징을 검출하여 일정 구간의 펄스신호를 생성하는 라이징 에지 검출부(41), 상기 어드레스 신호의 폴링을 검출하여 일정 구간의 펄스신호를 생성하는 폴링 에지 검출부(42), 및 상기 라이징 에지 검출부(41)와 상기 폴링 에지 검출부(42)로부터 생성된 펄스신호들을 논리조합하여 펄스형태의 어드레스 감지 천이신호를 출력하는 논리 게이팅부(43)의 연결구성이 보여진다.
도면에서, 상기 라이징 에지 검출부(41)는, 상기 어드레스 신호(ADDi)를 반전하여 노드(Nd2)에 제공하는 인버터(INV1)와, 상기 인버터(INV1)의 출력을 다시 반전하는 인버터(INV2)와, 상기 인버터(INV2)의 출력을 일정 타임구간 만큼 지연하여 노드(Nd1)에 제공하는 딜레이 단(D1)과, 상기 노드(Nd1)와 상기 노드(Nd2)의 출력신호를 입력하여 노드(Nd3)에 노아 응답을 제공하는 노아 게이트(NOR1)로 구성된다. 또한, 상기 폴링 에지 검출부(42)는 상기 어드레스 신호(ADDi)를 반전하는 인버터(INV3)와, 상기 인버터(INV3)의 출력을 일정 타임구간 만큼 지연하여 노드(Nd4)에 제공하는 딜레이 단(D2)과, 상기 노드(Nd4)의 출력신호와 상기 어드레스 신호(ADDi)를 입력하여 노드(Nd5)에 노아 응답을 제공하는 노아 게이트(NOR2)로 구성된다. 상기 논리 게이팅부(43)는 상기 노드들(Nd3,Nd5)의 출력신호를 입력하여 노아 응답을 생성하는 노아 게이트(NOR3)와, 상기 노아 게이트(NOR3)의 출력을 반전하여 상기 어드레스 천이 검출신호(ΦATD)를 생성하는 인버터(INV4)로 구성된다.
다이나믹 랜덤 억세스 메모리의 동작과는 다르게 리프레쉬 동작이 필요 없고 상대적으로 고속의 억세스 동작을 갖는 스태틱 랜덤 억세스 메모리 중에서, 외부에서 클럭펄스를 받지 않고 내부에서 발생된 클럭신호에 기준하여 억세스 동작을 행하는 비동기 타입 SRAM은 내부에서 클럭신호를 발생시키기 위해 어드레스 천이 검출기를 구비하고 있다. 따라서, 본 발명에 따른 회로가 비동기 타입 SRAM에 채용되는 경우에 상기 어드레스 천이 검출신호(ΦATD)는 상기 어드레스 천이 검출기로부터 얻을 수 있다.
도 4는 도 3에 따른 동작 타이밍도로서, 어드레스 신호(ADDi)가 파형 ADDi와 같을 때 상기 노드들(Nd3,Nd5)의 각각에는 파형 Nd3,Nd5가 생성되고, 상기 인버터(INV4)는 파형 ΦATD과 같은 상기 어드레스 천이 검출신호(ΦATD)를 출력한다.
도 5는 도 1중 드라이버 스테이지의 동작에 따른 롱 사이클 동작전류의 공급타이밍도이다. 도면에서 파형 ADDi는 펄스 발생부(40)에 인가되는 어드레스 신호 또는 데이터 신호이다. 상기 펄스 발생부(40)는 도 3과 같이 구성될 수 있으므로, 도 4와 같은 파형들을 출력한다. 결국, 상기 펄스 발생부(40)는 도 5의 파형 ΦATD를 어드레스 천이 검출신호(ΦATD)로서 출력한다. 상기 어드레스 천이 검출신호(ΦATD)는 도 2와 같이 구성되는 드라이버 스테이지(20,21)내의 액티브 파워드롭 방지부(230)를 구성하는 엔형 모오스 트랜지스터(NM4)의 게이트로 인가된다. 이에 따라, 이미 턴온되어 노말 전류 싱크 경로를 형성하는 엔형 모오스 트랜지스터(NM3)와 함께, 상기 엔형 모오스 트랜지스터(NM4)가 턴온되어, 상기 노말 전류 싱크의 경로와는 별도로 추가의 전류 싱크 경로가 형성된다. 그럼에 의해, 상기 드라이버 스테이지(20,21)를 구성하는 차동증폭기(210)의 동작특성이 빠르게 되어, 내부전원전압의 강하가 신속히 복구된다. 결국, 내부전원전압의 변동이 최소화 또는 줄어드는 것이다. 도 5에서 보여지는 본 발명에 따른 파형 PI에서 알 수 있는 바와 같이, 반도체 메모리 장치의 평균 동작 전류(Icc)는 종래의 파형 PA과는 달리 특정 타임구간에서만 많고, 나머지 타임구간에서는 적게 된다. 결국, 드라이버 스테이지에 별도로 추가된 전류 싱크 경로가 특정한 동작구간 동안에만 추가로 활성화되므로, 반도체 메모리 장치가 롱 사이클로 동작되는 경우에는 상대적으로 전력의 소모가 줄어든다. 또한, 쇼트 사이클로 동작되는 경우에는 피크전류의 소모에 의한 내부전원전압의 강하가 신속히 복구되어 내부전원전압의 변동이 최소화 또는 줄어든다.
도 6은 도 2의 동작에 따라 반도체 메모리 장치내의 전원공급 변동율을 종래와 비교하여 보인 시뮬레이션 그래프이다. 도면내의 상부에 보여지는 그래프는 가로축을 mSec 단위의 타임으로 정하고 세로축을 볼트(Volt)단위의 내부전원전압으로 정한 경우에 내부전원전압의 변동이 쉽게 보여지는 그래프이다. 도면에서 부호 PA1은 종래기술의 경우를 가리키고, 부호 PI1은 본 발명의 경우를 가리킨다. 도면내의 하부에 보여지는 그래프는 가로축을 mSec 단위의 타임으로 정하고 세로축을 밀리 암페어(mA)단위의 내부전원으로 정한 경우에 내부전류의 소모를 예로 든 것이다. 즉, 하부의 그래프에서 보여지는 바와 같이 전류의 소모가 특정 구간에서 피크(peak) 치(value)로 발생한 경우에 상기 어드레스 천이 검출신호(ΦATD)를 사용한 본 발명의 경우가 종래의 그래프(PA1)에 비해 훨씬 더 전원의 변동이 적으며 보다 신속하게 목표레벨로 복구된다는 것을 알 수 있다. 결국, 전류 싱크 경로를 복수로 구현하고 상기 어드레스 천이 검출신호(ΦATD)로써 하나의 전류 싱크 경로를 제어케 함에 의해, 순간적으로 드롭된 내부전원전압의 레벨이 원래의 레벨인 상기 기준전압의 레벨로 빠르게 복귀된다.
도 6의 그래프에 대한 보다 철저한 이해를 제공할 의도외에는 다른 의도없이 도 2의 동작을 설명하면 다음과 같다. 액티브 파워드롭 방지부(230)를 구성하는 엔형 모오스 트랜지스터(NM4)가 턴 오프된 경우에도, 노말 전류 싱크 경로를 형성하는 엔형 모오스 트랜지스터(NM3)가 일단 턴온 되면 상기 차동 증폭기(210)와 상기 구동부(220)는 내부전원전압 발생에 관련된 동작을 행한다. 예를 들어, 트랜지스터들이 포화영역에서 동작되도록 바이어스를 잡았다고 가정한 상태에서, 기준전압(REF1)의 레벨이 노드(N5)의 레벨보다 높은 경우에는 엔형 모오스 트랜지스터(NM1)는 엔형 모오스 트랜지스터(NM2)보다 강하게(strongly)턴온된다. 반면에 엔형 모오스 트랜지스터(NM2)는 상기 엔형 모오스 트랜지스터(NM1)보다 약하게(slightly) 턴온된다. 이에 따라, 노드 (N2)를 통해 흐르는 전류는 노드(N3)를 통해 흐르는 전류보다 많으므로 노드(N2)의 전압레벨은 정상상태의 전압보다 낮아진다. 이에 따라, 피형 모오스 트랜지스터(220)는 턴온되어 노드(N5)의 전압레벨은 증가하기 시작한다. 상기 노드(N5)를 통해 피드백 입력되는 내부전원전압(IVCi)의 레벨이 계속 증가하여 마침내 상기 기준전압(REF1)의 레벨보다 높은 경우에, 반대로 상기 엔형 모오스 트랜지스터(NM2)가 상기 엔형 모오스 트랜지스터(NM1)보다 강하게 턴온되어, 노드(N2)의 전압레벨이 점차로 증가한다. 이에 따라, 피형 모오스 트랜지스터(PM3)는 게이트로 높은 전압을 받게 되므로 마침내 턴오프 된다. 상기한 동작에 의해, 상기 내부전원전압(IVCi)의 레벨은 기준전압을 추종(trace)하게된다. 여기서, 상기 구동부(220)의 피형 모오스 트랜지스터(PM3)를 턴온 또는 턴오프 상태로 제어하는 동작은 드라이버 스테이지의 응답 타임과 직결된다. 본 발명에서는 상기 응답 타임을 개선하기 위해 전류소모가 심한 특정한 구간에서만 전류 싱크의 능력을 크게 한다. 즉, 전류소모가 심할 때 인가되는 상기 어드레스 천이 검출신호를 상기 트랜지스터(NM4)에 제공하여 전류 싱크의 용량을 보다 크게 하여 주는 것이다. 결국, 이 경우에는 엔형 모오스 트랜지스터들(NM3,NM4)이 모두 턴온되므로 전류 싱크 경로가 복수로 형성되어 상기 차동증폭기의 동작이 보다 신속히 되는 것이다.
상기 어드레스 천이 검출신호가 인가되지 않은 경우에는 상기 트랜지스터(NM3)에 의한 노말 전류싱크 경로만이 형성되므로 상기 트랜지스터(NM3)의 사이즈를 작게 하는 경우에 전력 세이빙이 구현된다. 상기 엔형 모오스 트랜지스터들(NM3,NM4)중 엔형 모오스 트랜지스터(NM3)의 사이즈는 엔형 모오스 트랜지스터(NM4)의 사이즈보다 크게 하는 것이 보통이지만, 사안이 다른 경우에 엔형 모오스 트랜지스터들(NM3,NM4)중 어느 하나를 임의로 크게 할 수 있다. 본 발명에서는 필요한 경우에만 전류 싱크 능력을 크게 하는 것이므로 롱 사이클 평균 동작 전류가 종래의 경우에 비해 줄어든다.
도 7은 본 발명의 변형 실시 예에 따라 어드레스 천이 검출 신호를 분할적으로 인가하여 내부전원전압의 공급을 제어하는 동작 타이밍도이다. 도면을 참조하면, 전류(Icc)의 공급레벨이 파형 Icc와 같은 경우에 타임 구간들(T1,T2,T3)을 각기 갖는 어드레스 천이 검출신호(ΦATD)를 피크 전류에 맞추어 한 사이클에서 여러번 나누어 인가하면, 내부전원전압은 파형 IVC의 PI2와 같이 되어 종래의 출력파형 PA2의 경우에 비해 전압 드롭이 감소하여 슬루 레이트가 개선된다.
상기한 설명에서는 본 발명의 실시 예를 위주로 도면을 따라 예를 들어 설명하였지만, 본 발명의 기술적 사상의 범위 내에서 본 발명을 다양하게 변형 또는 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이다. 예를 들어, 사안이 다른 경우에 회로의 세부나 드라이버 스테이지 및 펄스 발생부의 세부 구조를 다양한 형태로 변경할 수 있음은 물론이다.
상기한 바와 같은 본 발명의 내부전원전압 발생회로 및 내부전원전압 제어방법에 따르면, 드라이버 스테이지에 별도로 추가된 전류 싱크 경로가 특정한 동작구간 동안에만 추가로 형성되므로, 반도체 메모리 장치가 롱 사이클로 동작되는 경우에는 전력의 소모가 줄어드는 효과가 있고, 상대적으로 쇼트 사이클로 동작되는 경우에는 피크전류의 소모에 의한 내부전원전압의 강하가 신속히 복구되어 내부전원전압의 변동이 최소화 또는 줄어드는 효과를 갖는다. 따라서, 특정한 동작 타임구간에 전원이 급격히 소모될 경우에도 전원전압의 변동을 신속하게 복구하여 칩의 내부에 인가되는 내부전원전압의 변동을 최소화 또는 줄일 수 있는 이점이 있어 반도체 메모리 장치의 퍼포먼스를 개선하는 장점이 있다.

Claims (20)

  1. 비동기식 반도체 장치의 내부전원전압 제어방법에 있어서:
    기준전압의 레벨을 목표로 내부전원전압을 발생하는 드라이버 스테이지를 동작시키는데 필요한 전류 싱크를 복수의 경로로서 준비하는 단계와;
    상기 경로중 적어도 하나의 전류 싱크 경로를 액티브 동작 검출신호로써 제어하는 단계를 가짐을 특징으로 하는 방법.
  2. 제1항에 있어서,
    상기 액티브 동작 검출신호는 어드레스 또는 데이터 신호의 천이를 검출함에 의해 발생되는 어드레스 천이 검출 신호임을 특징으로 하는 방법.
  3. 제1항에 있어서,
    상기 드라이버 스테이지는 복수의 전류 싱크 경로를 갖는 전류 미러 타입 차동증폭기를 기본적으로 포함함을 특징으로 하는 방법.
  4. 비동기식 스태틱 랜덤 억세스 메모리의 내부전원전압 제어방법에 있어서:
    기준전압의 레벨을 목표로 외부전원전압과는 다른 레벨의 내부전원전압을 발생하는 드라이버 스테이지를 동작시키는데 필요한 전류 싱크를 복수의 경로로서 준비하는 단계와;
    상기 경로중 적어도 하나의 전류 싱크 경로를 상기 스태틱 랜덤 억세스 메모리의 액티브 동작 시에 발생되는 천이 펄스신호로써 일정 타임 구간동안에만, 노말 전류 싱크 경로와 함께, 제어하는 단계를 가짐을 특징으로 하는 방법.
  5. 제4항에 있어서, 상기 천이펄스신호는 어드레스 천이 검출신호임을 특징으로 하는 방법.
  6. 제4항에 있어서, 상기 노말 전류 싱크 경로는 칩 선택신호 또는 상기 기준전압에 의해 인에이블 되는 것을 특징으로 하는 방법.
  7. 기준전압을 발생하는 기준전압 발생기와;
    어드레스 천이 검출신호를 생성하는 펄스 발생부와;
    각기 독립적으로 제어되는 전류싱크 경로가 형성되며, 상기 기준전압 및 상기 어드레스 천이 검출신호에 응답하여 내부전원전압을 생성하고 이를 대응되는 파워소스에 제공하는 드라이버 스테이지를 구비함을 특징으로 하는 비동기식 반도체 메모리 장치의 내부전원전압 발생회로.
  8. 제7항에 있어서, 상기 드라이버 스테이지는,
    제1 전류 싱크를 제어하는 노말 인에이블 신호에 응답하여 기준전압의 레벨과 출력되는 내부전원전압의 레벨차를 증폭하는 전류 미러 타입의 차동증폭기;
    상기 차동증폭기의 제1출력단에 나타나는 출력에 따라 외부전원전압을 드라이빙하여 상기 내부전원전압을 출력하는 구동부; 및
    상기 차동증폭기의 상기 제1 전류 싱크와는 병렬로 되는 제2 전류 싱크를 이루며 상기 노말 인에이블 신호와는 별도로 인가되는 상기 어드레스 천이 검출신호에 응답하여 일정 타임구간동안에만 상기 제2 전류 싱크의 경로를 활성화시키는 액티브 파워드롭 방지부를 구비함을 특징으로 하는 비동기식 반도체 메모리 장치의 내부전원전압 발생회로.
  9. 제8항에 있어서, 상기 제2 전류 싱크는 상기 제1 전류 싱크보다 구동능력이 더 큰 것을 특징으로 하는 비동기식 반도체 메모리 장치의 내부전원전압 발생회로.
  10. 제8항에 있어서, 상기 펄스 발생부는,
    어드레스 신호 또는 데이터 신호의 천이를 검출하는 어드레스 천이 검출기임을 특징으로 하는 비동기식 반도체 메모리 장치의 내부전원전압 발생회로.
  11. 제7항에 있어서, 상기 드라이버 스테이지에는 외부전원전압 인가시에 항상 동작되는 제2 드라이버 스테이지가 더 접속됨을 특징으로 하는 비동기식 반도체 메모리 장치의 내부전원전압 발생회로.
  12. 제11항에 있어서, 상기 제2 드라이버 스테이지는, 상기 드라이버 스테이지의 구동능력 보다 작은 구동능력을 가짐을 특징으로 하는 비동기식 반도체 메모리 장치의 내부전원전압 발생회로.
  13. 제12항에 있어서, 상기 내부전원전압 발생회로는, 메모리 셀 어레이에 내부전원전압을 공급하는 제1 내부전원전압 발생회로와, 주변회로영역에 내부전원전압을 공급하는 제2 내부전원전압 발생회로로 이루어짐을 특징으로 하는 비동기식 반도체 메모리 장치의 내부전원전압 발생회로.
  14. 제13항에 있어서, 상기 제1,2 내부전원전압 발생회로는 동일한 회로구성을 가짐을 특징으로 하는 비동기식 반도체 메모리 장치의 내부전원전압 발생회로.
  15. 제1,2 기준전압을 발생하는 기준전압 발생기와;
    어드레스 천이 검출신호를 생성하는 펄스 발생부와;
    상기 제1,2 기준전압 및 상기 어드레스 천이 검출신호에 응답하여 각기 제1,2 내부전원전압을 생성하여 칩 내에서 대응되는 제1,2 파워소스에 각기 제공하는 제1,2 드라이버 스테이지를 구비함을 특징으로 하는 비동기식 반도체 메모리 장치의 내부전원전압 발생회로.
  16. 제15항에 있어서,
    상기 제1,2 기준전압은 서로 다른 레벨을 가짐을 특징으로 하는 비동기식 반도체 메모리 장치의 내부전원전압 발생회로.
  17. 제15항에 있어서,
    상기 제1,2 기준전압은 서로 동일한 레벨을 가짐을 특징으로 하는 비동기식 반도체 메모리 장치의 내부전원전압 발생회로.
  18. 제15항에 있어서,
    상기 제1 내부전원전압을 받는 상기 제1 파워소스가 메모리 셀 어레이 영역인 경우에 상기 제2 내부전원전압을 받는 상기 제2 파워소스는 주변회로 영역임을 특징으로 하는 비동기식 반도체 메모리 장치의 내부전원전압 발생회로.
  19. (삭제)
  20. (삭제)
KR10-2002-0025753A 2002-05-10 2002-05-10 반도체 메모리 장치의 내부전원전압 발생회로 및내부전원전압 제어방법 KR100452319B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0025753A KR100452319B1 (ko) 2002-05-10 2002-05-10 반도체 메모리 장치의 내부전원전압 발생회로 및내부전원전압 제어방법
JP2002326786A JP2003331581A (ja) 2002-05-10 2002-11-11 半導体メモリ装置の内部電源電圧発生回路及び内部電源電圧制御方法
US10/367,932 US20030210090A1 (en) 2002-05-10 2003-02-19 Internal power voltage generating circuit of semiconductor memory device and internal power voltage controlling method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0025753A KR100452319B1 (ko) 2002-05-10 2002-05-10 반도체 메모리 장치의 내부전원전압 발생회로 및내부전원전압 제어방법

Publications (2)

Publication Number Publication Date
KR20030087813A KR20030087813A (ko) 2003-11-15
KR100452319B1 true KR100452319B1 (ko) 2004-10-12

Family

ID=29398496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0025753A KR100452319B1 (ko) 2002-05-10 2002-05-10 반도체 메모리 장치의 내부전원전압 발생회로 및내부전원전압 제어방법

Country Status (3)

Country Link
US (1) US20030210090A1 (ko)
JP (1) JP2003331581A (ko)
KR (1) KR100452319B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050088222A1 (en) * 2003-10-27 2005-04-28 Stmicroelectronics, Inc. Chip enabled voltage regulator
KR100613449B1 (ko) * 2004-10-07 2006-08-21 주식회사 하이닉스반도체 내부전압 공급회로
KR100680949B1 (ko) * 2004-10-12 2007-02-08 주식회사 하이닉스반도체 메모리 장치용 내부전압 발생장치
KR100721197B1 (ko) * 2005-06-29 2007-05-23 주식회사 하이닉스반도체 반도체 장치의 내부전압 발생회로
KR100776760B1 (ko) * 2006-06-29 2007-11-19 주식회사 하이닉스반도체 반도체 메모리 장치
KR100943115B1 (ko) * 2007-07-25 2010-02-18 주식회사 하이닉스반도체 전압 변환 회로 및 이를 구비한 플래시 메모리 소자
KR100929848B1 (ko) 2008-02-14 2009-12-08 주식회사 하이닉스반도체 반도체 장치
US9305609B2 (en) 2008-04-30 2016-04-05 Micron Technology, Inc. System and method of command based and current limit controlled memory device power up
KR101080208B1 (ko) 2010-09-30 2011-11-07 주식회사 하이닉스반도체 내부전압 발생회로 및 그를 이용한 반도체 장치
KR102013402B1 (ko) * 2012-08-13 2019-08-22 삼성전자주식회사 Ｒｆｉｄ 장치
KR20150014613A (ko) 2013-07-30 2015-02-09 에스케이하이닉스 주식회사 내부전압생성회로
CN109347323B (zh) * 2018-11-28 2020-08-11 湖南国科微电子股份有限公司 一种电源电路、直流电源及电子器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0173934B1 (ko) * 1995-12-29 1999-04-01 김광호 내부전원전압 공급장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4999519A (en) * 1987-12-04 1991-03-12 Hitachi Vlsi Engineering Corporation Semiconductor circuit with low power consumption having emitter-coupled logic or differential amplifier
US5175451A (en) * 1990-10-08 1992-12-29 Sharp Kabushiki Kaisha Biasing circuit for sense amplifier
JPH0519914A (ja) * 1991-07-17 1993-01-29 Sharp Corp 半導体装置の内部降圧回路
JPH0562481A (ja) * 1991-08-30 1993-03-12 Nec Corp 半導体記憶装置
JPH06236686A (ja) * 1993-01-22 1994-08-23 Nec Corp 半導体装置
JP4036487B2 (ja) * 1995-08-18 2008-01-23 株式会社ルネサステクノロジ 半導体記憶装置、および半導体回路装置
JPH10149699A (ja) * 1996-11-18 1998-06-02 Mitsubishi Electric Corp 半導体回路装置
JPH1155089A (ja) * 1997-07-29 1999-02-26 Mitsubishi Electric Corp 半導体ゲート回路
JPH1166890A (ja) * 1997-08-12 1999-03-09 Mitsubishi Electric Corp 半導体集積回路装置
US6255900B1 (en) * 1998-11-18 2001-07-03 Macronix International Co., Ltd. Rapid on chip voltage generation for low power integrated circuits
JP2001338489A (ja) * 2000-05-24 2001-12-07 Mitsubishi Electric Corp 半導体装置
US6469942B1 (en) * 2001-07-31 2002-10-22 Fujitsu Limited System for word line boosting

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0173934B1 (ko) * 1995-12-29 1999-04-01 김광호 내부전원전압 공급장치

Also Published As

Publication number Publication date
KR20030087813A (ko) 2003-11-15
JP2003331581A (ja) 2003-11-21
US20030210090A1 (en) 2003-11-13

Similar Documents

Publication Publication Date Title
US8264893B2 (en) Semiconductor device
US6850453B2 (en) Deep power down control circuit
US8804446B2 (en) Semiconductor device having equalizing circuit equalizing pair of bit lines
US7471578B2 (en) Internal voltage generation control circuit and internal voltage generation circuit using the same
KR100301546B1 (ko) 펄스발생회로
KR100452319B1 (ko) 반도체 메모리 장치의 내부전원전압 발생회로 및내부전원전압 제어방법
US7515492B2 (en) Semiconductor memory device
US20070070722A1 (en) Voltage generator
US20100191987A1 (en) Semiconductor device using plural external voltage and data processing system including the same
KR100333703B1 (ko) 동기식 디램의 데이터 스트로브 버퍼
JP4005279B2 (ja) Ｄｒａｍ装置及びそれのセンシング方法
US20120155207A1 (en) Semiconductor device generating internal voltage
KR20060135227A (ko) 메모리 장치의 커맨드 버퍼 제어 방법
CN209804269U (zh) 减小深度休眠模式下lpdram的静态功耗电路
US6320810B1 (en) Semiconductor memory device allowing reduction in current consumption
KR100398575B1 (ko) 반도체 메모리 장치의 고전압 발생회로
JPH08293193A (ja) 半導体装置
US6501671B2 (en) Semiconductor memory device enabling selective production of different semiconductor memory devices operating at different external power-supply voltages
KR100333701B1 (ko) 동기식 디램의 데이터 스트로브 버퍼
US6232824B1 (en) Semiconductor device capable of suppressing transient variation in level of internal power supply potential
JP4368994B2 (ja) 半導体装置
KR101559500B1 (ko) 반도체 메모리 장치의 비트 라인 센스 앰프 구동 회로 및 비트 라인 센스 앰프 구동 회로의 동작 방법
US5963501A (en) Dynamic clock signal generating circuit for use in synchronous dynamic random access memory devices
KR100655067B1 (ko) 반도체 메모리 장치의 데이터 출력회로
KR100431525B1 (ko) 반도체메모리장치의 입력버퍼회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081001

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee