KR101080208B1 - 내부전압 발생회로 및 그를 이용한 반도체 장치 - Google Patents
내부전압 발생회로 및 그를 이용한 반도체 장치 Download PDFInfo
- Publication number
- KR101080208B1 KR101080208B1 KR1020100095646A KR20100095646A KR101080208B1 KR 101080208 B1 KR101080208 B1 KR 101080208B1 KR 1020100095646 A KR1020100095646 A KR 1020100095646A KR 20100095646 A KR20100095646 A KR 20100095646A KR 101080208 B1 KR101080208 B1 KR 101080208B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- signal
- normal operation
- internal
- pulse signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
Abstract
내부전압 발생회로는 노멀동작신호의 제어에 따라 내부 전압단의 전압레벨이 제1 목표 전압레벨인지 검출하거나, 제1 목표 전압레벨보다 더 높은 전압레벨의 제2 목표 전압레벨인지를 검출하며, 그 검출결과를 전압검출신호로서 출력하는 전압 검출부와, 노멀동작신호 및 전압검출신호에 응답하여 동작제어신호를 선택적으로 활성화 시키는 동작제어신호 생성부와, 노멀동작신호가 활성화 되면 동작제어신호에 응답하여 주기펄스신호를 생성하고, 노멀동작신호가 비활성화 되면 전압검출신호에 응답하여 주기펄스신호를 생성하는 주기펄스신호 생성부와, 주기펄스신호의 제어에 따라 전하 펌핑(Charge Pumping)을 수행하여 내부전압을 생성하며, 생성된 내부전압을 내부 전압단으로 출력하는 전하 펌핑부를 포함한다.
Description
본 발명은 반도체 장치에 관한 것으로서, 내부전압을 생성하는 기술에 관한 것이다.
일반적으로 반도체 장치는 전력소모를 감소시키고 효율적으로 전원을 이용하기 위해서, 외부에서 인가되는 전원전압을 이용하여 내부전압을 생성하는 내부전압 생성회로를 구비하고 있다. 내부전압 생성회로에서 생성되는 내부전압은 전원이 안정되지 않았을 때, 전원전압의 레벨이 상승하면 그에 대응하여 상승하게 된다. 이때, 내부전압은 전원전압이 목표된 전압레벨에 도달한 이후에는 일정한 전압레벨을 유지하게 되며, 전원전압이 목표된 전압레벨 이상 상승하더라도 일정한 전압레벨을 유지하게 된다.
한편, 전원전압을 이용하여 전원전압 보다 높은 전압레벨을 갖는 내부전압을 생성하는 내부전압 생성회로는 전하 펌핑(Charge Pumping) 등의 동작을 수행하여 내부전압(승압전압)을 생성한다. 전원전압 보다 높은 전압레벨을 갖는 승압전압을 생성하기 위해서는 많은 전류가 소모되므로, 전류소모를 감소시키는 기술이 요구되고 있다.
본 발명은 대기모드에서 전류소모가 적으며, 노멀모드에서 안정적으로 내부전압을 생성할 수 있는 내부전압 발생회로를 제공한다.
또한, 본 발명은 내부전압이 목표레벨에 도달한 이후에 내부전압을 구동전원으로 이용함으로써, 동작 안정성이 향상된 반도체 장치를 제공한다.
또한, 본 발명은 대기모드에서 전류소모를 감소시킨 반도체 장치를 제공한다.
본 발명의 일 실시예에 따르면, 노멀동작신호의 제어에 따라 내부 전압단의 전압레벨이 제1 목표 전압레벨인지 검출하거나, 상기 제1 목표 전압레벨보다 더 높은 전압레벨의 제2 목표 전압레벨인지를 검출하며, 그 검출결과를 전압검출신호로서 출력하는 전압 검출부; 상기 노멀동작신호 및 상기 전압검출신호에 응답하여 동작제어신호를 선택적으로 활성화 시키는 동작제어신호 생성부; 상기 노멀동작신호가 활성화 되면 상기 동작제어신호에 응답하여 주기펄스신호를 생성하고, 상기 노멀동작신호가 비활성화 되면 상기 전압검출신호에 응답하여 상기 주기펄스신호를 생성하는 주기펄스신호 생성부; 및 상기 주기펄스신호의 제어에 따라 전하 펌핑(Charge Pumping)을 수행하여 내부전압을 생성하며, 생성된 상기 내부전압을 상기 내부 전압단으로 출력하는 전하 펌핑부;를 포함하는 내부전압 발생회로가 제공된다.
또한, 본 발명의 다른 실시예에 따르면, 노멀동작신호의 제어에 따라 내부 전압단의 전압레벨이 제1 목표 전압레벨인지 검출하거나, 상기 제1 목표 전압레벨보다 더 높은 전압레벨의 제2 목표 전압레벨인지를 검출하며, 그 검출결과를 전압검출신호로서 출력하는 전압 검출부; 상기 노멀동작신호 및 상기 전압검출신호에 응답하여 동작제어신호를 선택적으로 활성화 시키는 동작제어신호 생성부; 상기 노멀동작신호가 활성화 되면 상기 동작제어신호에 응답하여 주기펄스신호를 생성하고, 상기 노멀동작신호가 비활성화 되면 상기 전압검출신호에 응답하여 상기 주기펄스신호를 생성하는 주기펄스신호 생성부; 상기 주기펄스신호의 제어에 따라 전하 펌핑(Charge Pumping)을 수행하여 내부전압을 생성하며, 생성된 상기 내부전압을 상기 내부 전압단으로 출력하는 전하 펌핑부; 및 상기 동작제어신호에 응답하여, 상기 내부 전압단을 통해서 전달되는 상기 내부전압을 구동전원으로 이용하여 내부동작을 수행하는 내부 로직부;를 포함하는 반도체 장치가 제공된다.
또한, 본 발명의 또 다른 실시예에 따르면, 내부 전압단의 전압레벨을 검출하여, 그 검출결과를 전압검출신호로서 출력하는 전압 검출부; 노멀동작신호 및 상기 전압검출신호에 응답하여 동작제어신호를 선택적으로 활성화 시키는 동작제어신호 생성부; 상기 노멀동작신호가 활성화 되면 상기 동작제어신호에 응답하여 주기펄스신호를 생성하고, 상기 노멀동작신호가 비활성화 되면 상기 전압검출신호에 응답하여 상기 주기펄스신호를 생성하는 주기펄스신호 생성부; 상기 주기펄스신호의 제어에 따라 전하 펌핑(Charge Pumping)을 수행하여 내부전압을 생성하며, 생성된 상기 내부전압을 상기 내부 전압단으로 출력하는 전하 펌핑부; 및 상기 동작제어신호에 응답하여, 상기 내부 전압단을 통해서 전달되는 상기 내부전압을 구동전원으로 이용하여 내부동작을 수행하는 내부 로직부;를 포함하는 반도체 장치가 제공된다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 구성도이다.
도 2는 도 1의 전압 검출부의 실시예에 따른 회로도이다.
도 3은 도 1의 동작제어신호 생성부의 실시예에 따른 회로도이다.
도 4는 도 1의 반도체 장치의 내부동작을 나타낸 타이밍 다이어그램이다.
도 2는 도 1의 전압 검출부의 실시예에 따른 회로도이다.
도 3은 도 1의 동작제어신호 생성부의 실시예에 따른 회로도이다.
도 4는 도 1의 반도체 장치의 내부동작을 나타낸 타이밍 다이어그램이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
참고적으로, 도면 및 상세한 설명에서 소자, 블록 등을 지칭할 때 사용하는 용어, 기호, 부호등은 필요에 따라 세부단위별로 표기할 수도 있으므로, 동일한 용어, 기호, 부호가 전체회로에서 동일한 소자 등을 지칭하지 않을 수도 있음에 유의하자. 일반적으로 회로의 논리신호 및 이진 데이터 값은 전압레벨에 대응하여 하이레벨(HIGH LEVEL, H) 또는 로우레벨(LOW LEVEL, L)로 구분하며, 각각 '1' 과 '0' 등으로 표현하기도 한다. 또한, 필요에 따라 추가적으로 하이임피던스(High Impedance, Hi-Z) 상태 등을 가질 수 있다고 정의하고 기술한다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 구성도이다.
본 실시예에 따른 반도체 장치는 제안하고자 하는 기술적인 사상을 명확하게 설명하기 위한 간략한 구성만을 포함하고 있다.
도 1을 참조하면, 반도체 장치는 내부전압 발생부(10,20,30,40)와, 내부 로직부(50)와, 노멀동작신호 생성부(60)를 구비한다. 본 실시예에서 내부전압 발생부(10,20,30,40)는 전압 검출부(10)와, 동작제어신호 생성부(20)와, 주기펄스신호 생성부(30)와, 전하 펌핑부(40)로 구성된다. 여기에서 노멀동작신호 생성부(60)는 실시예에 따라 선택적으로 구비될 수 있는 요소이다.
상기와 같이 구성되는 반도체 장치의 세부구성과 주요동작을 살펴보면 다음과 같다.
노멀동작신호 생성부(60)는 반도체 장치가 데이터 프로그래밍 모드, 데이터 오버 라이트 모드 및 데이터 이레이저 모드 중 어느 하나의 모드로 진입하면 노멀동작신호(NORMAL_EN)를 활성화시켜 출력한다. 여기에서 노멀동작신호(NORMAL_EN)는 노멀모드 또는 대기모드를 지시하는 신호이다. 즉, 노멀동작신호(NORMAL_EN)가 활성화 되면 노멀모드임을 지시하고, 비활성화 되면 대기모드를 지시한다. 노멀동작신호 생성부(60)는 데이터 프로그래밍 신호(PGM), 데이터 오버 라이트 신호(OVER_WT) 및 데이터 이레이저 신호(ERASE)를 모두 논리 조합하여 노멀동작신호(NORMAL_EN)를 생성하는 로직부로 구성될 수 있다. 로직부는 데이터 프로그래밍 신호(PGM), 데이터 오버 라이트 신호(OVER_WT) 및 데이터 이레이저 신호(ERASE)를 논리합 하는 회로로 구성되는 것이 바람직하다.
전압 검출부(10)는 내부 전압단(NO)의 전압레벨을 검출하여, 그 검출결과를 전압검출신호(YWDDET)로서 출력한다. 본 실시예에서 전압 검출부(10)는 노멀동작신호(NORMAL_EN)가 비활성화 되면 내부 전압단(NO)의 전압레벨이 제1 목표 전압레벨에 도달하였는지를 검출하여, 그 검출결과를 전압검출신호(YWDDET)로서 출력한다. 또한, 전압 검출부(10)는 노멀동작신호(NORMAL_EN)가 활성화 되면 내부 전압단(NO)의 전압레벨이 제1 목표 전압레벨보다 더 높은 전압레벨의 제2 목표 전압레벨에 도달하였는지를 검출하여, 그 검출결과를 전압검출신호로서 출력한다. 따라서 전압 검출부(10)는 대기모드에서 내부 전압단(NO)의 전압레벨이 제1 목표 전압레벨에 도달했는지를 검출하고, 노멀모드에서 내부 전압단(NO)의 전압레벨이 제2 목표 전압레벨에 도달했는지를 검출한다. 즉, 본 실시예에서 제1 목표 전압레벨은 내부전압(VPPYWD)의 대기 전압레벨을 지칭하고, 제2 목표 전압레벨은 내부전압(VPPYWD)의 최종 목표 전압레벨을 지칭한다.
동작제어신호 생성부(20)는 노멀동작신호(NORMAL_EN) 및 전압검출신호(YWDDET)에 응답하여 동작제어신호(OSCP)를 선택적으로 활성화 시킨다. 동작제어신호 생성부(20)는 노멀동작신호(NORMAL_EN)가 활성화 되었을 때 전압검출신호(YWDDET)를 동작제어신호(OSCP)로서 출력한다.
주기펄스신호 생성부(30)는 노멀동작신호(NORMAL_EN)가 활성화 되면 동작제어신호(OSCP)에 응답하여 토글링하는 주기펄스신호(OSCYWD)를 생성하고, 노멀동작신호(NORMAL_EN)가 비활성화 되면 전압검출신호(YWDDET)에 응답하여 토글링하는 주기펄스신호(OSCYWD)를 생성한다. 이때, 주기펄스신호 생성부(30)는 노멀동작신호(NORMAL_EN)가 비활성화 되었을 때 보다 노멀동작신호(NORMAL_EN)가 활성화 되었을 때 더 짧은 토글링 주기를 갖는 주기펄스신호(OSCYWD)를 생성한다.
전하 펌핑부(40)는 주기펄스신호(OSCYWD)의 제어에 따라 전하 펌핑(Charge Pumping)을 수행하여 내부전압(VPPYWD)을 생성하며, 생성된 내부전압(VPPYWD)을 내부 전압단(NO)으로 출력한다. 전하 펌핑부(40)는 주기펄스신호(OSCYWD)의 토글링 주기가 짧을수록 더욱 빠르게 전하 펌핑(Charge Pumping)을 수행하게 되므로, 내부 전압단(NO)의 전압레벨이 상승하는 속도가 빨라지게 된다. 즉, 주기펄스신호(OSCYWD)는 대기모드보다 노멀모드에서 더 짧은 토글링 주기를 가지므로, 노멀모드에서 내부 전압단(NO)의 전압레벨이 상승하는 속도는 대기모드에 비해서 빠르다.
내부 로직부(50)는 동작제어신호(OSCP)에 응답하여, 내부 전압단(NO)을 통해서 전달되는 내부전압(VPPYWD)을 구동전원으로 이용하여 내부동작을 수행한다. 내부 로직부(50)는 노멀모드에서 동작제어신호(OSCP)가 비활성화 되는 시점부터 내부전압(VPPYWD)을 구동전원으로 이용하여 내부동작을 수행한다. 노멀모드에서 동작제어신호(OSCP)가 비활성화 되는 시점은 내부 전압단(NO)의 전압레벨이 제2 목표전압레벨에 도달한 시점을 의미하므로, 구동전원이 안정화된 이후에 내부 로직부(50)가 내부동작을 개시함으로써, 동작 안정성을 확보할 수 있다. 이때 내부 로직부(50)는 고전압을 구동전원으로 이용하는 로직으로 정의할 수 있으며, 예를 들면 내부전압(VPPYWD)을 구동전원으로 이용하여 프로그래밍 전류펄스를 구동하는 데이터 쓰기부와, 내부전압(VPPYWD)을 구동전원으로 이용하여 데이터 읽기전류를 구동하는 데이터 읽기부가 대표적이다. 이러한 내부 로직부는 내부전압 즉, 자신의 구동전원이 안정된 레벨이 되었음을 알려주는 동작제어신호(OSCP)의 제어에 따라 내부동작을 수행하므로 동작 안정성이 향상된다. 또한, 대기모드에서 내부 전압단(NO)에 형성되는 전압은 노멀모드에 비해서 상대적으로 낮게 형성되므로, 불필요한 전류소모를 감소시킬 수 있다. 또한, 대기모드에서 노멀모드로 전환될 때, 내부 전압단(NO)의 전압레벨이 빠르게 최종 목표레벨 까지 상승하므로, 내부 전압단(NO)의 내부전압(VPPYWD)을 구동전원으로 이용하는 내부 로직의 빠른 동작특성을 확보할 수 있다.
도 2는 도 1의 전압 검출부의 실시예에 따른 회로도이다.
도 1을 참조하면, 전압 검출부(10)는 전압 분배부(110)와, 전압 비교부(120)를 구비한다.
전압 분배부(110)는 내부전압(VPPYWD)의 전압레벨을 분배하여 분배전압(DETLEVEL)을 출력한다. 이때, 전압 분배부(110)는 노멀동작신호(NORMAL_EN)의 제어에 따라 전압분배 비율을 조절하여 분배전압(DETLEVEL)을 출력하게 된다. 본 실시예에서 전압 분배부(110)는 전압분배 제어부(111)와, 복수의 전압강하소자(112)와, 분배 스위치(MP0)로 구성된다. 전압분배 제어부(111)는 노멀동작신호(NORMAL_EN) 및 내부전압(VPPYWD)의 제어에 따라 분배제어신호(NORMALH)를 출력하며, 일반적으로 레벨 쉬프터 등으로 구성될 수 있다. 복수의 전압강하소자(112)는 복수의 MOS 다이오드(MN0~MN4)가 내부 전압단(VPPYWD)과 접지전압단(VSS) 사이에 서로 직렬로 연결되어 있으며, 제4 다이오드(MN3)와 제5 다이오드(MN4) 사이의 연결노드에 분배전압(DETLEVEL)이 형성된다. 분배제어신호(NORMALH)의 제어를 받는 분배 스위치(MP0)가 턴온(TURN ON) 또는 턴오프(TURN OFF)되면, 복수의 MOS 다이오드(MN0~MN4) 중 제1 MOS 다이오드(MN0)가 바이패스 되거나 전압강하를 수행하게 되므로, 전압 분배비율이 조절된다. 즉, 대기모드에서는 분배제어신호(NORMALH)가 로우레벨이 되어 분배 스위치(MP0)가 턴온 되므로, 제1 MOS 다이오드(MN0)가 바이패스 된다. 따라서 전압 분배비율이 "1:4" 가 된다. 또한, 노멀모드에서는 분배제어신호(NORMALH)가 하이레벨이 되어 분배 스위치(MP0) 턴오프(TURN OFF) 되어, 제1 MOS 다이오드(MN0)가 전압강하를 수행하게 된다. 따라서 전압 분배비율이 "1:5" 가 된다.
전압 비교부(120)는 비교 인에이블 신호(EN) 및 노멀동작신호(NORMAL_EN)에 응답하여 기준전압(VREFYWD)과 분배전압(DETLEVEL)을 비교하고, 그 비교결과를 전압검출신호(YWDDET)로서 출력한다. 분배전압(DETLEVEL)이 기준전압(VREFYWD)보다 낮은 레벨이면 하이레벨의 전압검출신호(YWDDET)가 출력된다. 또한, 분배전압(DETLEVEL)이 기준전압(VREFYWD)보다 높은 레벨이면 로우레벨의 전압검출신호(YWDDET)가 출력된다. 본 실시예에서 전압 비교부(120)는 차동 증폭부(121) 및 신호 출력부(122)로 구성된다. 차동 증폭부(121)는 전류 미러(MP1,MP2)와, 차동 입력부(MN5,MN6)와, 제1 바이어스부(MN7)와, 제2 바이어스부(MN8)로 구성된다. 이때, 비교 인에이블 신호(EN)의 제어를 받는 제1 바이어스부(MN7)는 대기모드 및 노멀모드에서 바이어스 전류를 공급한다. 노멀동작신호(NORMAL_EN)의 제어를 받는 제2 바이어스부(MN8)는 노멀모드에서만 바이어스 전류를 공급한다. 따라서 노멀모드에서는 제1 바이어스부(MN7) 및 제2 바이어스부(MN8)에서 동시에 바이어스 전류를 공급하므로, 동작 속도가 빨라진다. 신호 출력부(122)는 차동 증폭부(121)의 출력단(N2)에서 출력되는 신호(DETCM)를 인버팅(Inverting) 하여 전압검출신호(YWDDET)로서 출력한다.
도 3은 도 1의 동작제어신호 생성부의 실시예에 따른 회로도이다.
도 3을 참조하면, 동작제어신호 생성부(20)는 제1 펄스 출력부(210)와, 제2 펄스 출력부(220)와, RS 래치부(230)로 구성된다.
제1 펄스 출력부(210)는 노멀동작신호(NORMAL_EN)의 활성화 시점에 펄싱하는 제1 펄스신호(NORMALP)를 출력한다. 즉, 제1 펄스신호(NORMALP)는 노멀동작신호(NORMAL_EN)의 활성화 시점에 짧은 구간동안 활성화 되는 신호이다.
제2 펄스 출력부(220)는 전압검출신호(YWDDET)의 비활성화 시점에 펄싱하는 제2 펄스신호(YWDDETP)를 출력한다. 즉, 제2 펄스신호(YWDDETP)는 전압검출신호(YWDDET)의 비활성화 시점에 짧은 구간동안 활성화 되는 신호이다.
RS 래치부(230)는 제1 펄스신호(NORMALP) 및 제2 펄스신호(YWDDETP)를 입력으로 하여 동작제어신호(OSCP)를 출력한다. 본 실시예에서 RS 래치부(230)는 복수의 노어 게이트(NOR1,NOR3)로 구성된다.
도 4는 도 1의 반도체 장치의 내부동작을 나타낸 타이밍 다이어그램이다.
도 4의 타이밍 다이어그램 및 도 1 내지 도 3을 동시에 참조하여, 본 발명 일 실시예에 따른 반도체 장치의 주요 내부동작을 살펴보면 다음과 같다.
우선, 노멀동작신호(NORMAL_EN)가 로우레벨로 비활성화 되어 있고 내부전압(VPPYWD)이 제1 목표전압보다 낮은 레벨을 유지하고 있으므로, 주기펄스신호 생성부(30)는 전압검출신호(YWDDET)가 하이레벨로 활성화 되어 있는 구간동안 토글링 하는 주기펄스신호(OSCYWD)를 출력한다. 따라서, 전하 펌핑부(40)는 주기펄스신호(OSCYWD)의 제어에 따라 전하 펌핑(Charge Pumping)을 수행하여 내부전압(VPPYWD)의 전압레벨을 상승시키게 된다. 내부전압(VPPYWD)의 전압레벨이 제1 목표전압, 즉 대기전압에 도달하게 되면 전압검출신호(YWDDET)는 로우레벨로 비활성화 되므로, 전하 펌핑부(40)의 전하 펌핑 동작은 중지되고 내부전압(VPPYWD)의 전압레벨은 제1 목표전압을 유지하게 된다.
다음으로, 노멀동작신호(NORMAL_EN)가 하이레벨로 활성화 되면, 내부전압(VPPYWD)의 전압레벨이 제2 목표전압에 도달할 때까지 전압검출신호(YWDDET)가 하이레벨을 유지하게 된다. 또한, 동작제어신호(OSCP)도 내부전압(VPPYWD)의 전압레벨이 제2 목표전압에 도달할 때까지 하이레벨을 유지하게 된다. 이때 주기펄스신호 생성부(30)는 동작제어신호(OSCP)가 하이레벨로 활성화 되어 있는 구간동안 토글링 하는 주기펄스신호(OSCYWD)를 출력한다. 이때, 출력되는 주기펄스신호(OSCYWD)는 상대적으로 더 짧은 토글링 주기를 가진다. 따라서, 전하 펌핑부(40)는 주기펄스신호(OSCYWD)의 제어에 따라 전하 펌핑(Charge Pumping)을 수행하여 내부전압(VPPYWD)의 전압레벨을 빠르게 상승시키게 된다. 내부전압(VPPYWD)의 전압레벨이 제2 목표전압, 즉 최종 목표전압에 도달하게 되면 전압검출신호(YWDDET) 및 동작제어신호(OSCP)는 로우레벨로 비활성화 되므로, 전하 펌핑부(40)의 전하 펌핑 동작은 중지되고 내부전압(VPPYWD)의 전압레벨은 제2 목표전압을 유지하게 된다.
한편, 내부 로직부(50)는 동작제어신호(OSCP)가 로우레벨로 비활성화 시점부터, 내부전압(VPPYWD)을 구동전원으로 이용하여 내부동작을 수행한다. 즉, 내부전압(VPPYWD)이 최종 목표전압까지 완전하게 상승되었을 때 내부전압(VPPYWD)을 이용하여 동작하게 되므로, 동작 안정성이 향상된다.
요약하면, 내부 로직부(50)는 내부전압 즉, 자신의 구동전원이 안정된 레벨이 되었음을 알려주는 동작제어신호(OSCP)의 제어에 따라 내부동작을 수행하므로 동작 안정성이 향상된다. 또한, 대기모드에서 내부 전압단에 형성되는 전압은 노멀모드에 비해서 상대적으로 낮게 형성되므로, 불필요한 전류소모를 감소시킬 수 있다. 또한, 대기모드에서 노멀모드로 전환될 때, 내부 전압단의 전압레벨이 빠르게 최종 목표레벨 까지 상승하므로, 내부 전압단의 내부전압(VPPYWD)을 구동전원으로 이용하는 내부 로직의 빠른 동작특성을 확보할 수 있다.
이상, 본 발명의 실시예에 따라 구체적인 설명을 하였다. 참고적으로 본 발명의 기술적 사상과는 직접 관련이 없는 부분이지만, 본 발명을 보다 자세히 설명하기 위하여 추가적인 구성을 포함한 실시예를 예시할 수 있다. 또한, 신호 및 회로의 활성화 상태를 나타내기 위한 액티브 하이(Active High) 또는 액티브 로우(Active Low)의 구성은 실시예에 따라 달라질 수 있다. 또한, 동일한 기능을 구현하기 위해 필요에 따라 트랜지스터의 구성은 변경될 수 있다. 즉, PMOS 트랜지스터와 NMOS 트랜지스터의 구성은 서로 대체될 수 있을 것이며, 필요에 따라 다양한 트랜지스터를 이용하여 구현될 수 있다. 또한, 동일한 기능을 구현하기 위해 필요에 따라 로직 게이트(LOGIC GATE)의 구성은 변경될 수 있다. 즉 부정논리곱 수단, 부정논리합 수단 등은 난드 게이트(NAND GATE), 노어 게이트(NOR GATE), 인버터(INVERTER) 등의 다양한 조합을 통해서 구성될 수 있을 것이다. 이러한 실시의 변경에 따른 구체적인 설명은 너무 경우의 수가 많고, 이에 대한 변경은 통상의 전문가라면 누구나 쉽게 유추할 수 있기에 그에 대한 열거는 생략하기로 한다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
110 : 전압 분배부
120 : 전압 비교부
210 : 제1 펄스 출력부
220 : 제2 펄스 출력부
230 : RS 래치부
도면에서 PMOS 트랜지스터와 NMOS 트랜지스터는 각각 MPi, MNi (i=0,1,2, … ) 으로 표시함.
120 : 전압 비교부
210 : 제1 펄스 출력부
220 : 제2 펄스 출력부
230 : RS 래치부
도면에서 PMOS 트랜지스터와 NMOS 트랜지스터는 각각 MPi, MNi (i=0,1,2, … ) 으로 표시함.
Claims (21)
- 노멀동작신호의 제어에 따라 내부 전압단의 전압레벨이 제1 목표 전압레벨인지 검출하거나, 상기 제1 목표 전압레벨보다 더 높은 전압레벨의 제2 목표 전압레벨인지를 검출하며, 그 검출결과를 전압검출신호로서 출력하는 전압 검출부;
상기 노멀동작신호 및 상기 전압검출신호에 응답하여 동작제어신호를 선택적으로 활성화 시키는 동작제어신호 생성부;
상기 노멀동작신호가 활성화 되면 상기 동작제어신호에 응답하여 주기펄스신호를 생성하고, 상기 노멀동작신호가 비활성화 되면 상기 전압검출신호에 응답하여 상기 주기펄스신호를 생성하는 주기펄스신호 생성부; 및
상기 주기펄스신호의 제어에 따라 전하 펌핑(Charge Pumping)을 수행하여 내부전압을 생성하며, 생성된 상기 내부전압을 상기 내부 전압단으로 출력하는 전하 펌핑부;
를 포함하는 내부전압 발생회로.
- 제1항에 있어서,
상기 노멀동작신호는 노멀모드 또는 대기모드를 지시하는 신호인 것을 특징으로 하는 내부전압 발생회로.
- 제1항에 있어서,
상기 주기펄스신호 생성부는,
상기 노멀동작신호가 비활성화 되었을 때 보다 상기 노멀동작신호가 활성화 되었을 때 더 짧은 토글링 주기를 갖는 상기 주기펄스신호를 생성하는 것을 특징으로 하는 내부전압 발생회로.
- 제1항에 있어서,
상기 전압 검출부는,
상기 내부 전압단의 전압레벨을 분배하여 분배전압을 출력함에 있어서, 상기 노멀동작신호의 제어에 따라 전압분배 비율을 조절하여 상기 분배전압을 출력하는 전압 분배부; 및
비교 인에이블 신호 및 상기 노멀동작신호에 응답하여 기준전압과 상기 분배전압을 비교하고, 그 비교결과를 상기 전압검출신호로서 출력하는 전압 비교부;를 포함하는 내부전압 발생회로.
- 제1항에 있어서,
상기 동작제어신호 생성부는,
상기 노멀동작신호의 활성화 시점에 펄싱하는 제1 펄스신호를 출력하는 제1 펄스 출력부;
상기 전압검출신호의 비활성화 시점에 펄싱하는 제2 펄스신호를 출력하는 제2 펄스 출력부; 및
상기 제1 펄스신호 및 상기 제2 펄스신호를 입력으로 하여 상기 동작제어신호를 출력하는 RS 래치부;를 포함하는 내부전압 발생회로.
- 노멀동작신호의 제어에 따라 내부 전압단의 전압레벨이 제1 목표 전압레벨인지 검출하거나, 상기 제1 목표 전압레벨보다 더 높은 전압레벨의 제2 목표 전압레벨인지를 검출하며, 그 검출결과를 전압검출신호로서 출력하는 전압 검출부;
상기 노멀동작신호 및 상기 전압검출신호에 응답하여 동작제어신호를 선택적으로 활성화 시키는 동작제어신호 생성부;
상기 노멀동작신호가 활성화 되면 상기 동작제어신호에 응답하여 주기펄스신호를 생성하고, 상기 노멀동작신호가 비활성화 되면 상기 전압검출신호에 응답하여 상기 주기펄스신호를 생성하는 주기펄스신호 생성부;
상기 주기펄스신호의 제어에 따라 전하 펌핑(Charge Pumping)을 수행하여 내부전압을 생성하며, 생성된 상기 내부전압을 상기 내부 전압단으로 출력하는 전하 펌핑부; 및
상기 동작제어신호에 응답하여, 상기 내부 전압단을 통해서 전달되는 상기 내부전압을 구동전원으로 이용하여 내부동작을 수행하는 내부 로직부;
를 포함하는 반도체 장치.
- 제6항에 있어서,
상기 노멀동작신호는 노멀모드 또는 대기모드를 지시하는 신호인 것을 특징으로 하는 반도체 장치.
- 제6항에 있어서,
데이터 프로그래밍 모드, 데이터 오버 라이트 모드 및 데이터 이레이저 모드 중 어느 하나의 모드로 진입하면 상기 노멀동작신호를 활성화시켜 출력하는 노멀동작신호 생성부;를 더 포함하는 반도체 장치.
- 제6항에 있어서,
상기 주기펄스신호 생성부는,
상기 노멀동작신호가 비활성화 되었을 때 보다 상기 노멀동작신호가 활성화 되었을 때 더 짧은 토글링 주기를 갖는 상기 주기펄스신호를 생성하는 것을 특징으로 하는 반도체 장치.
- 제6항에 있어서,
상기 전압 검출부는,
상기 내부 전압단의 전압레벨을 분배하여 분배전압을 출력함에 있어서, 상기 노멀동작신호의 제어에 따라 전압분배 비율을 조절하여 상기 분배전압을 출력하는 전압 분배부; 및
비교 인에이블 신호 및 상기 노멀동작신호에 응답하여 기준전압과 상기 분배전압을 비교하고, 그 비교결과를 상기 전압검출신호로서 출력하는 전압 비교부;를 포함하는 반도체 장치.
- 제6항에 있어서,
상기 동작제어신호 생성부는,
상기 노멀동작신호의 활성화 시점에 펄싱하는 제1 펄스신호를 출력하는 제1 펄스 출력부;
상기 전압검출신호의 비활성화 시점에 펄싱하는 제2 펄스신호를 출력하는 제2 펄스 출력부; 및
상기 제1 펄스신호 및 상기 제2 펄스신호를 입력으로 하여 상기 동작제어신호를 출력하는 RS 래치부;를 포함하는 반도체 장치.
- 제6항에 있어서,
상기 내부 로직부는,
상기 동작제어신호의 제어에 따라 상기 내부전압을 구동전원으로 이용하여 프로그래밍 전류펄스를 구동하는 데이터 쓰기부를 포함하는 반도체 장치.
- 제6항에 있어서,
상기 내부 로직부는,
상기 동작제어신호의 제어에 따라 상기 내부전압을 구동전원으로 이용하여 데이터 읽기전류를 구동하는 데이터 읽기부를 포함하는 반도체 장치.
- 내부 전압단의 전압레벨을 검출하여, 그 검출결과를 전압검출신호로서 출력하는 전압 검출부;
노멀동작신호 및 상기 전압검출신호에 응답하여 동작제어신호를 선택적으로 활성화 시키는 동작제어신호 생성부;
상기 노멀동작신호가 활성화 되면 상기 동작제어신호에 응답하여 주기펄스신호를 생성하고, 상기 노멀동작신호가 비활성화 되면 상기 전압검출신호에 응답하여 상기 주기펄스신호를 생성하는 주기펄스신호 생성부;
상기 주기펄스신호의 제어에 따라 전하 펌핑(Charge Pumping)을 수행하여 내부전압을 생성하며, 생성된 상기 내부전압을 상기 내부 전압단으로 출력하는 전하 펌핑부; 및
상기 동작제어신호에 응답하여, 상기 내부 전압단을 통해서 전달되는 상기 내부전압을 구동전원으로 이용하여 내부동작을 수행하는 내부 로직부;
를 포함하는 반도체 장치.
- 제14항에 있어서,
상기 노멀동작신호는 노멀모드 또는 대기모드를 지시하는 신호인 것을 특징으로 하는 반도체 장치.
- 제14항에 있어서,
데이터 프로그래밍 모드, 데이터 오버 라이트 모드 및 데이터 이레이저 모드 중 어느 하나의 모드로 진입하면 상기 노멀동작신호를 활성화시켜 출력하는 노멀동작신호 생성부;를 더 포함하는 반도체 장치.
- 제14항에 있어서,
상기 주기펄스신호 생성부는,
상기 노멀동작신호가 비활성화 되었을 때 보다 상기 노멀동작신호가 활성화 되었을 때 더 짧은 토글링 주기를 갖는 상기 주기펄스신호를 생성하는 것을 특징으로 하는 반도체 장치.
- 제14항에 있어서,
상기 전압 검출부는,
상기 내부 전압단의 전압레벨을 분배하여 분배전압을 출력함에 있어서, 상기 노멀동작신호의 제어에 따라 전압분배 비율을 조절하여 상기 분배전압을 출력하는 전압 분배부; 및
비교 인에이블 신호 및 상기 노멀동작신호에 응답하여 기준전압과 상기 분배전압을 비교하고, 그 비교결과를 상기 전압검출신호로서 출력하는 전압 비교부;를 포함하는 반도체 장치.
- 제14항에 있어서,
상기 동작제어신호 생성부는,
상기 노멀동작신호의 활성화 시점에 펄싱하는 제1 펄스신호를 출력하는 제1 펄스 출력부;
상기 전압검출신호의 비활성화 시점에 펄싱하는 제2 펄스신호를 출력하는 제2 펄스 출력부; 및
상기 제1 펄스신호 및 상기 제2 펄스신호를 입력으로 하여 상기 동작제어신호를 출력하는 RS 래치부;를 포함하는 반도체 장치.
- 제14항에 있어서,
상기 내부 로직부는,
상기 동작제어신호의 제어에 따라 상기 내부전압을 구동전원으로 이용하여 프로그래밍 전류펄스를 구동하는 데이터 쓰기부를 포함하는 반도체 장치.
- 제14항에 있어서,
상기 내부 로직부는,
상기 동작제어신호의 제어에 따라 상기 내부전압을 구동전원으로 이용하여 데이터 읽기전류를 구동하는 데이터 읽기부를 포함하는 반도체 장치.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100095646A KR101080208B1 (ko) | 2010-09-30 | 2010-09-30 | 내부전압 발생회로 및 그를 이용한 반도체 장치 |
US12/983,148 US8283971B2 (en) | 2010-09-30 | 2010-12-31 | Internal voltage generation circuit and semiconductor apparatus using the same |
JP2011071340A JP2012079397A (ja) | 2010-09-30 | 2011-03-29 | 内部電圧発生回路及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100095646A KR101080208B1 (ko) | 2010-09-30 | 2010-09-30 | 내부전압 발생회로 및 그를 이용한 반도체 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101080208B1 true KR101080208B1 (ko) | 2011-11-07 |
Family
ID=45406915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100095646A KR101080208B1 (ko) | 2010-09-30 | 2010-09-30 | 내부전압 발생회로 및 그를 이용한 반도체 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8283971B2 (ko) |
JP (1) | JP2012079397A (ko) |
KR (1) | KR101080208B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101731900B1 (ko) | 2010-10-08 | 2017-05-08 | 에스케이하이닉스 주식회사 | 내부전압 생성회로 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8653883B2 (en) * | 2012-05-15 | 2014-02-18 | Nanya Technology Corporation | Voltage doubler and oscillating control signal generator thereof |
KR101950322B1 (ko) * | 2012-12-11 | 2019-02-20 | 에스케이하이닉스 주식회사 | 전압 생성회로 |
CN106664011B (zh) | 2014-08-26 | 2019-06-11 | 东芝存储器株式会社 | 电压产生电路 |
TWI557748B (zh) * | 2014-09-03 | 2016-11-11 | Toshiba Kk | Voltage generation circuit |
KR20160069844A (ko) * | 2014-12-09 | 2016-06-17 | 에스케이하이닉스 주식회사 | 전압 생성 장치 |
KR102485209B1 (ko) * | 2016-02-26 | 2023-01-09 | 에스케이하이닉스 주식회사 | 반도체 장치 |
KR102461866B1 (ko) * | 2018-03-27 | 2022-11-02 | 에스케이하이닉스 주식회사 | 전압 생성 회로 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000164805A (ja) | 1998-11-25 | 2000-06-16 | Fujitsu Ltd | 内部電圧生成回路 |
JP2009268091A (ja) | 2008-04-24 | 2009-11-12 | Hynix Semiconductor Inc | 半導体素子の内部電圧生成回路及び内部電圧生成方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01241659A (ja) * | 1988-03-23 | 1989-09-26 | Nec Ic Microcomput Syst Ltd | マイクロコンピュータ |
JP2730530B2 (ja) | 1995-10-31 | 1998-03-25 | 日本電気株式会社 | 半導体集積回路及びその駆動方法 |
JP4498633B2 (ja) * | 2001-04-06 | 2010-07-07 | 富士通マイクロエレクトロニクス株式会社 | オシレータ回路、及び内部電源生成回路 |
US7057866B2 (en) * | 2001-08-14 | 2006-06-06 | International Business Machines Corp. | System and method for disconnecting a portion of an integrated circuit |
JP2003068073A (ja) | 2001-08-29 | 2003-03-07 | Hitachi Ltd | 半導体装置 |
JP3726753B2 (ja) * | 2002-01-23 | 2005-12-14 | セイコーエプソン株式会社 | 不揮発性半導体記憶装置の昇圧回路 |
KR100452319B1 (ko) | 2002-05-10 | 2004-10-12 | 삼성전자주식회사 | 반도체 메모리 장치의 내부전원전압 발생회로 및내부전원전압 제어방법 |
JP2006203960A (ja) | 2005-01-18 | 2006-08-03 | Renesas Technology Corp | 半導体装置 |
KR100897300B1 (ko) * | 2008-03-11 | 2009-05-14 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 펌핑 전압 생성 회로 |
KR101004677B1 (ko) | 2008-12-30 | 2011-01-04 | 주식회사 하이닉스반도체 | 내부 전원 전압 생성 회로 및 내부 전원 전압 생성 방법 |
US8067978B2 (en) * | 2009-10-13 | 2011-11-29 | Nanya Technology Corp. | Dynamic current supplying pump |
US8106702B2 (en) * | 2009-10-21 | 2012-01-31 | Nanya Technology Corp. | Dynamic enabling pump for power control |
-
2010
- 2010-09-30 KR KR1020100095646A patent/KR101080208B1/ko active IP Right Grant
- 2010-12-31 US US12/983,148 patent/US8283971B2/en active Active
-
2011
- 2011-03-29 JP JP2011071340A patent/JP2012079397A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000164805A (ja) | 1998-11-25 | 2000-06-16 | Fujitsu Ltd | 内部電圧生成回路 |
JP2009268091A (ja) | 2008-04-24 | 2009-11-12 | Hynix Semiconductor Inc | 半導体素子の内部電圧生成回路及び内部電圧生成方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101731900B1 (ko) | 2010-10-08 | 2017-05-08 | 에스케이하이닉스 주식회사 | 내부전압 생성회로 |
Also Published As
Publication number | Publication date |
---|---|
US20120081175A1 (en) | 2012-04-05 |
JP2012079397A (ja) | 2012-04-19 |
US8283971B2 (en) | 2012-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101080208B1 (ko) | 내부전압 발생회로 및 그를 이용한 반도체 장치 | |
TWI508094B (zh) | 電流感測放大器及其感測方法 | |
US20120134218A1 (en) | Charge pump control scheme using frequency modulation for memory word line | |
KR101092997B1 (ko) | 네거티브 내부전압 생성장치 | |
US9190995B2 (en) | Multiple power domain electronic device and related method | |
KR100954110B1 (ko) | 파워업 신호 생성회로 및 그를 이용한 집적회로 | |
KR100695421B1 (ko) | 반도체 메모리 소자의 내부전압 발생기 | |
KR20120068228A (ko) | 반도체 장치 및 그 동작방법 | |
KR100977731B1 (ko) | 반도체 메모리 장치의 네거티브 워드라인 전압 발생기 | |
KR20080043500A (ko) | 내부전압 검출기 및 이를 이용한 내부전압 발생장치 | |
KR100307525B1 (ko) | 기판전압감지제어회로 | |
US11188109B1 (en) | Devices configured to conduct a power gating operation | |
US7764112B2 (en) | Internal voltage discharge circuit and its control method | |
KR100498505B1 (ko) | 승압전압 발생회로 및 승압전압 발생방법 | |
KR20140002915A (ko) | 전원 회로 | |
KR100941631B1 (ko) | 반도체장치의 고전압제어회로 | |
KR20160115484A (ko) | 전원 구동 회로 및 이를 포함하는 반도체 장치 | |
KR100889324B1 (ko) | 코아전압 릴리즈 드라이버 | |
KR100825021B1 (ko) | 내부전압 생성기 | |
KR20090027106A (ko) | 내부 전압 생성 회로 | |
KR100641913B1 (ko) | 모바일 메모리 장치의 리프레쉬 제어회로 | |
KR101103062B1 (ko) | 반도체 장치의 내부전압 발생회로 | |
KR100860976B1 (ko) | 파워업신호 생성장치 | |
US7888992B2 (en) | Circuit and method for controlling internal voltage | |
CN107437434B (zh) | 高压电平位移电路和非易失性存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140923 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150921 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160923 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170925 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180920 Year of fee payment: 8 |