TWI508094B - 電流感測放大器及其感測方法 - Google Patents

電流感測放大器及其感測方法 Download PDF

Info

Publication number
TWI508094B
TWI508094B TW102145936A TW102145936A TWI508094B TW I508094 B TWI508094 B TW I508094B TW 102145936 A TW102145936 A TW 102145936A TW 102145936 A TW102145936 A TW 102145936A TW I508094 B TWI508094 B TW I508094B
Authority
TW
Taiwan
Prior art keywords
voltage
inverter
sensing
node
current
Prior art date
Application number
TW102145936A
Other languages
English (en)
Other versions
TW201447907A (zh
Inventor
Yu Hsiung Tsai
Yuan Tai Lin
Chi Yi Shao
Original Assignee
Ememory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ememory Technology Inc filed Critical Ememory Technology Inc
Publication of TW201447907A publication Critical patent/TW201447907A/zh
Application granted granted Critical
Publication of TWI508094B publication Critical patent/TWI508094B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • G11C16/28Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Read Only Memory (AREA)
  • Measurement Of Current Or Voltage (AREA)

Description

電流感測放大器及其感測方法
本發明是有關於一種電流感測放大器,且特別是有關於一種運用於非揮發性記憶體(non-volatile memory device)的電流感測放大器及其感測方法。
眾所周知,非揮發性記憶體(non-volatile memory device)已經非常廣泛的應用於各種電子產品。例如SD卡、固態硬碟等等。基本上,在非揮發性記憶體內的記憶體陣列(memory array)中包括多個晶胞(cell)。而每個晶胞中皆會有一個浮動閘電晶體(floating gate transistor)。其中,浮動閘電晶體中的浮動閘極(floating gate)可以儲存熱載子(hot carrier),而根據熱載子儲存量的多寡即可決定該浮動閘電晶體的儲存狀態。再者,浮動閘電晶體也可稱為儲存電晶體(storage transistor)。
一般來說,當熱載子注入浮動閘電晶體後,浮動閘電晶體的臨限電壓(threshold voltage,簡稱VTH )會根據熱載子注入的數量而改變。因此,具有較高的臨限電壓的浮動閘電晶體需要較高的閘極電壓(gate voltage)來開啟(turn on)浮動閘電晶體;反之,具有較低的臨限電壓的浮動閘電晶體則可以用較低的閘極電壓來開啟浮動閘電晶體。
於非揮發性記憶體的程式週期(program cycle)時,可控制注入浮動閘極的熱載子量,進而改變浮動閘電晶體的臨限電壓。而在讀取週期(read cycle)時,提供一讀取電壓(read voltage)至浮動閘電晶體,便可以產生晶胞電流(cell current),或稱為讀取電流(read current)。而根據晶胞電流的大小,即可得知該浮動閘 電晶體的儲存裝態為開啟狀態(on state)或者關閉狀態(off state)。
舉例來說,當讀取電壓提供至具備低臨限電壓的浮動閘電晶體,則此浮動閘電晶體會成為開啟狀態,進而產生較高的晶胞電流。反之,當讀取電壓提供至具備高臨限電壓的浮動閘電晶體,則此浮動閘電晶體會無法開啟而成為關閉狀態,進而產生近於零的晶胞電流。也就是說,在讀取週期時,開啟狀態的晶胞產生較高的晶胞電流;而關閉狀態的晶胞產生較低的晶胞電流。
當然,非揮發性記憶體中更需要提供一電流感測放大器(current sensing amplifier),用以接收晶胞產生的晶胞電流,並區別晶胞中的儲存狀態。
請參照第1圖,其所繪示為習知電流感測放大器示意圖。電流感測放大器包括電晶體M1、電晶體M2、電晶體M3、運算放大器OP與比較器CMP。電晶體M1與運算放大器OP的連接形成一箝位電路(clamp circuit),其中電晶體M1的汲極連接至資料線(data line,DL)以接收晶胞輸出的晶胞電流Icell,電晶體M1的閘極連接至運算放大器OP輸出端,電晶體M1的源極連接至低電壓源(Vss)。再者,運算放大器OP的第一輸入端接收一輸入電壓Vdl,運算放大器OP的第二輸入端連接至電晶體M1的汲極。因此,在正常運作下箝位電路中電晶體M1汲極上的電壓V1等於輸入電壓Vdl。
再者,電晶體M3的閘極接收一偏壓電壓Vbias,形成一電流源(current source)並產生一參考電流Iref。而電晶體M2的汲極接收參考電流Iref,電晶體M2的閘極連接至電晶體M1的閘極,電晶體M2的源極連接至低電壓源(Vss)。比較器CMP的第一輸入端連接至電晶體M2的汲極以接收電晶體M2的汲極電壓V2,第二輸入端接收輸入電壓Vdl,輸出端產生輸出資料Dout。
在讀取週期時,資料線DL會連接至晶胞並且接收 晶胞電流。當晶胞為開啟狀態時,晶胞電流Icell會大於參考電流Iref,電晶體M2的汲極電壓V2會小於輸入電壓Vdl,因此比較器CMP輸出第一邏輯準位(例如低準位)。反之,當晶胞為關閉狀態時,晶胞電流Icell會小於參考電流Iref,電晶體M2的汲極電壓V2會大於輸入電壓Vdl,因此比較器CMP輸出第二邏輯準位(例如高準位)。
由以上的說明可知,電流感測放大器係根據晶胞產生的晶胞電流Icell來判斷該晶胞的儲存狀態。然而,習知電流感測放大器需要有運算放大器OP。而運算放大器OP在正常運作時皆需要提供一直流偏壓(DC bias current),因此造成電流感測放大器的耗電量較高。
本發明係有關於一種電流感測放大器的感測方法,運用於一非揮發性記憶體用以在一讀取週期中偵測一晶胞中的儲存狀態,該方法包括下列步驟:調整一感測節點與一參考節點至一固定電壓;將該感測節點連接至一資料線,以接收該晶胞所產生的一晶胞電流,並且將該參考節點連接至一參考電流源以接收該參考電流源產生的一參考電流;以及當該參考節點上的一參考電壓到達一預設電壓時,若該感測節點上的一感測電壓小於該預設電壓,則該晶胞係為一第一儲存狀態;若該感測節點上的該感測電壓大於該預設電壓,則該晶胞係為一第二儲存狀態。
本發明更提出一種電流感測放大器,運用於一非揮發性記憶體用以在一讀取週期中偵測一第一晶胞中的儲存狀態,該電流感測放大器包括:一參考單元,包括一定電壓供應電路與一比較電路連接於一參考節點,其中,該定電壓供應電路根據一動作信號將該參考節點調整至一固定電壓後,將該參考節點連接至一參考電流源以接收該參考電流源產生的一參考電流;以及一第一感測單元,包括一定電壓供應電路與一拴鎖電路連接於 一第一感測節點,其中,該定電壓供應電路根據該動作信號將該第一感測節點充電至該固定電壓後,將該第一感測節點連接至一第一資料線,以接收該第一晶胞所產生的一第一晶胞電流;其中,當該比較電路偵測出該參考節點上的一參考電壓到達一預設電壓時,產生一拴鎖信號至該拴鎖電路,使得該拴鎖電路根據該第一感測節點上的一第一感測電壓與該預設電壓之間的關係決定該第一晶胞係為一第一儲存狀態或者一第二儲存狀態。
為了對本發明之上述及其他方面有更佳的瞭解,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下:
300、400、500、600、700‧‧‧參考單元
302、312、322、402、412、502、512‧‧‧定電壓供應電路
602、702、712‧‧‧定電壓供應電路
304、404、504、604、704‧‧‧比較電路
310、410、510、710‧‧‧第一感測單元
314、324、414、514、714‧‧‧拴鎖電路
320‧‧‧第二感測單元
406、408、416、418‧‧‧反相器
501、507、508、509、517、518、519、607、609‧‧‧反相器
506、516、606‧‧‧預設電壓產生器
505、515、605‧‧‧比較器
第1圖所繪示為習知電流感測放大器示意圖。
第2圖所繪示為本發明電流感測方法的流程圖。
第3圖所繪示為本發明電流感測放大器之電路方塊圖。
第4A~4C圖所繪示為本發明電流感測放大器的第一實施例及相關信號示意圖。
第5A~5C圖所繪示為本發明電流感測放大器的第二實施例及相關信號示意圖。
第6A~6C圖所繪示為本發明電流感測放大器的第三實施例及相關信號示意圖。
第7A~7C圖所繪示為本發明電流感測放大器的第四實施例及相關信號示意圖。
第8圖所繪示為本發明另一實施例電流感測方法流程圖。
根據非揮發性記憶體中晶胞的特性,在讀取週期時,根據晶胞中不同的儲存狀態將會產生大小不同的晶胞電流(讀取電流)。假設非揮發性記憶體中的晶胞中的儲存電晶體(storage transistor)為N型浮動閘電晶體(n-type floating gate transistor),且於開啟狀態時,晶胞會產生I1的晶胞電流,而於關閉狀態時,晶 胞會產生I2的晶胞電流。再者,本發明更提供一參考電流源,此參考電流源所提供的參考電流Iref之大小介於I1與I2之間,亦即I1>Iref>I2。
請參照第2圖,其所繪示為本發明電流感測方法的流程圖。首先,於讀取周期時,讓一感測節點(sensing node)以及一參考節點(reference node)同時到達一固定電壓後將感測節點以及參考節點維持在浮接狀態(floating state)(步驟S201)。
接著,同時將感測節點連接至一資料線以接收晶胞電流,並將參考節點連接於參考電流源以接收參考電流(步驟S203),使得感測節點與參考節點上的電壓開始變化。
之後,開始比較參考節點上的參考電壓與一預設電壓(preset voltage)之間的關係(步驟S205)。
當參考節點上的參考電壓由固定電壓開始變化,並到達預設電壓時,則根據感測節點上的感測電壓與預設電壓之間的關係來決定晶胞的儲存狀態(步驟S207)。亦即,當感測節點上的感測電壓小於預設電壓時,則晶胞為第一儲存狀態(例如開啟狀態)(步驟S208)。反之,則晶胞為第二儲存狀態(例如關閉狀態)(步驟S209)。以下詳細介紹本發明的電流感測放大器來達成上述的感測方法。
請參照第3圖,其所繪示為本發明電流感測放大器之電路方塊圖。電流感測放大器包括:一參考單元300、一第一感測單元310與一第二感測單元320。其中,第一感測單元310與第二感測單元320電路結構完全相同。
參考單元300包括一定電壓供應電路302與一比較電路304連接於參考節點(Nref)。於讀取週期時,定電壓供應電路302會先將參考節點(Nref)充電至固定電壓,並且呈現浮接狀態。之後,參考節點(Nref)連接至參考電流源以接收參考電流Iref。此時,比較電路304會開始比較參考電壓(Vref)與預設電壓(Vset)之間的關係。當參考電壓(Vref)到達預設電壓(Vset)時,則 比較電路304發出一栓鎖信號(Lat)至第一感測單元310與第二感測單元320。
再者,第一感測單元310包括:一定電壓供應電路312與一栓鎖電路314連接於第一感測節點(Nsen1)。於讀取週期時,定電壓供應電路312會先將第一感測節點(Nsen1)的第一感測電壓(Vsen1)充電至固定電壓,並且呈現浮接狀態。之後,第一感測節點(Nsen1)連接至第一資料線(DL1)以接收第一晶胞電流(Icell1)。當栓鎖電路314接收到栓鎖信號(Lat)時,則拴鎖電路314根據第一感測電壓(Vsen1)與預設電壓(Vset)的關係來產生第一輸出信號(Dout1),以表示第一晶胞的儲存狀態。
同理,第二感測單元320包括:一定電壓供應電路322與一栓鎖電路324連接於第二感測節點(Nsen2)。於讀取週期時,定電壓供應電路322會先將第二感測節點(Nsen2)的第二感測電壓(Vsen2)充電至固定電壓,並且呈現浮接狀態。之後,第二感測節點(Nsen2)連接至第二資料線(DL2)以接收第二晶胞電流(Icell2)。當栓鎖電路324接收到栓鎖信號(Lat)時,則拴鎖電路324根據第二感測電壓(Vsen2)與預設電壓(Vset)的關係來產生第二輸出信號(Dout2),以表示第二晶胞的儲存狀態。其中,參考單元300、第一感測單元310與第二感測單元320中的定電壓供應電路302、312、322係供應相同大小的固定電壓。
上述第3圖僅繪示一個參考單元300搭配二個感測單元310、320。然而本發明並不限定於感測單元的數目,在實際的運用上,一個參考單元300也可以搭配單一感測單元,或者一個參考單元300可以搭配更多的感測單元。
請參照第4A~4C圖,其所繪示為本發明電流感測放大器的第一實施例及相關信號示意圖。第4A圖僅以一參考單元400搭配一第一感測單元410來作說明。當然,在此領域的技術人員也可以利用一個參考單元搭配多個結構相同的感測單元來實現電流感測放大器。
電流感測放大器包括:一參考單元400、一第一感測單元410、開關SW0與開關SW1。參考單元400包括一定電壓供應電路402與一比較電路404連接於參考節點(Nref)。其中,定電壓供應電路包括一電晶體Mc,其源極連接至一電源電壓(Vdd),閘極接收一動作信號(Vpre),汲極連接至參考節點(Nref)。再者,比較電路404包括一電晶體Ma、電晶體Mb、反相器406、反相器408。其中,電晶體Ma源極連接至電源電壓(Vdd),閘極連接至參考節點(Nref);電晶體Mb汲極連接至電晶體Ma汲極,源極連接至接地電壓(Vss),閘極連接至參考節點(Nref);反相器406的輸入端連接至電晶體Mb汲極,反相器406的輸出端連接至參考節點(Nref);反相器408的輸入端連接至反相器406的輸入端,反相器408的輸出端產生拴鎖信號(Lat)。再者,反相器406受控於拴鎖信號(Lat),當拴鎖信號為高準位時,反相器406無法正常運作;當拴鎖信號為低準位時,反相器406可正常運作。
開關SW0受控於拴鎖信號(Lat),當拴鎖信號(Lat)為高準位時,開關SW0為閉路狀態(close state),可將參考節點(Nref)連接至參考電流源以接收參考電流(Iref)。當拴鎖信號(Lat)為低準位時,開關SW0為開路狀態(open state),可切斷參考節點(Nref)與參考電流源之間的連接關係。
第一感測單元410包括一定電壓供應電路412與一拴鎖電路414連接於第一感測節點(Nsen1)。其中,定電壓供應電路包括一電晶體M3,其源極連接至一電源電壓(Vdd),閘極接收一動作信號(Vpre),汲極連接至第一感測節點(Nsen1)。再者,拴鎖電路414包括一電晶體M1、電晶體M2、反相器416、反相器418。其中,電晶體M1源極連接至電源電壓(Vdd),閘極連接至第一感測節點(Nsen1);電晶體M2汲極連接至電晶體M1汲極,源極連接至接地電壓(Vss),閘極連接至第一感測節點(Nsen1);反相器416的輸入端連接至電晶體M2汲極,反相器416的輸出端連接至第一感測節點(Nsen1);反相器418的輸入端連接至反相器 416的輸入端,反相器418的輸出端產生第一輸出信號(Dout1)。再者,反相器416受控於拴鎖信號(Lat),當拴鎖信號為高準位時,反相器416無法正常運作,所以拴鎖電路414無法正常運作;當拴鎖信號為低準位時,反相器416可正常運作,所以拴鎖電路414也可正常運作。
開關SW1受控於拴鎖信號(Lat),當拴鎖信號(Lat)為高準位時,開關SW1為閉路狀態,可將第一感測節點(Nsen1)連接至第一資料線(DL1)以接收第一晶胞電流(Icell1)。當拴鎖信號(Lat)為低準位時,開關SW1為開路狀態,可切斷第一感測節點(Nsen1)與第一資料線(DL1)之間的連接關係。
根據本發明的第一實施例,參考單元400與第一感測單元410的結構完全相同。再者,電晶體Ma與電晶體Mb連接形成一反相器,而此反相器的轉態電壓(transition voltage)即為預設電壓(Vset)。也就是說,當參考節點(Nref)的參考電壓小於預設電壓(Vset)時,反相器輸出高準位;當參考節點(Nref)的參考電壓大於預設電壓(Vset)時,反相器輸出低準位。再者,電晶體M1與電晶體Ma完全相同,電晶體M2與電晶體Mb完全相同。因此,電晶體M1與電晶體M2連接形成的反相器,其轉態點也為預設電壓(Vset)。眾所周知,調整電晶體Ma與電晶體Mb的尺寸(size),即可調整其轉態點,亦即調整預設電壓(Vset)。以下的說明係以預設電壓(Vset)為Vdd/2來解釋電流感測放大器之運作原理。
請參照第4B圖,其所繪示為讀取週期時晶胞之儲存狀態為關閉狀態的相關信號示意圖。於時間點t0至時間點t2之間,參考單元400與第一感測單元410中的定電壓供應電路402與412會根據動作信號(Vpre)來短暫開啟電晶體Mc與電晶體M3,使得參考節點(Nref)與第一感測節點(Nsen1)充電至電源電壓(Vdd),亦即在時間點t2時,參考電壓(Vref)與第一感測電壓(Vsen1)皆為電源電壓(Vdd)。於時間點t1時,參考節點(Nref)與第一感測 節點(Nsen1)充電至預設電壓(Vset),使得拴鎖信號(Lat)與第一輸出信號(Dout1)改變為高準位。於時間點t2時,動作信號(Vpre)即關閉電晶體Mc與電晶體M3。
同時,在時間點t1時,比較電路404的拴鎖信號(Lat)輸出高準位。此時,拴鎖電路414無法正常運作(disable),而開關SW0與開關SW1為閉路狀態。因此,參考節點(Nref)連接至參考電流源以接收參考電流(Iref),且第一感測節點(Nsen1)連接至第一資料線(DL1)以接收第一晶胞電流(Icell1)。於時間點t2電晶體Mc與電晶體M3被關閉時,參考節點(Nref)上的參考節點電壓(Vref)以及第一感測節點(Nsen1)的第一感測節點電壓(Vsen1)開始下降。
由於晶胞的儲存狀態為關閉狀態,因此第一晶胞電流(Icell1)為I2。亦即,參考電流(Iref)大於第一晶胞電流(Icell1)。因此,在時間點t2之後,參考節點電壓(Vref)的下降速度會快於第一感測節點電壓(Vsen1)的下降速度。
於時間點t3,參考節點電壓(Vref)下降至預設電壓(Vset),使得比較電路404的拴鎖信號(Lat)輸出低準位。由於拴鎖信號(Lat)輸出低準位,使得開關SW0與開關SW1為開路狀態,而第一感測單元410中的拴鎖電路414正常運作(enable)。由於第一感測節點電壓(Vsen1)的下降速度較慢尚未下降至預設電壓(Vset),因此拴鎖電路414產生的第一輸出信號(Dout1)為高準位,代表連接於第一資料線(DL1)上的晶胞之儲存狀態係為關閉狀態。
由於在時間點t3,拴鎖信號(Lat)輸出低準位使得反相器406與反相器416正常動作,因此參考電壓(Vref)變更為反相器406輸出的低準位,第一感測節點電壓(Vsen1)變更為反相器416輸出的高準位。
請參照第4C圖,其所繪示為讀取週期時晶胞之儲存狀態為開啟狀態的相關信號示意圖。於時間點t0至時間點t2 之間,參考單元400與第一感測單元410中的定電壓供應電路402與412會根據動作信號(Vpre)來短暫開啟電晶體Mc與電晶體M3,使得參考節點(Nref)與第一感測節點(Nsen1)充電至電源電壓(Vdd),亦即在時間點t2時,參考電壓(Vref)與第一感測電壓(Vsen1)皆為電源電壓(Vdd)。於時間點t1時,參考節點(Nref)與第一感測節點(Nsen1)充電至預設電壓(Vset),使得拴鎖信號(Lat)與第一輸出信號(Dout1)改變為高準位。於時間點t2時,動作信號(Vpre)即關閉電晶體Mc與電晶體M3。
同時,在時間點t1時,比較電路404的拴鎖信號(Lat)輸出高準位。此時,拴鎖電路414無法正常運作,而開關SW0與開關SW1為閉路狀態。因此,參考節點(Nref)連接至參考電流源以接收參考電流(Iref),且第一感測節點(Nsen1)連接至第一資料線(DL1)以接收第一晶胞電流(Icell1)。於時間點t2電晶體Mc與電晶體M3被關閉時,參考節點(Nref)上的參考節點電壓(Vref)以及第一感測節點(Nsen1)的第一感測節點電壓(Vsen1)開始下降。
由於晶胞的儲存狀態為開啟狀態,因此第一晶胞電流(Icell1)為I1。亦即,參考電流(Iref)小於第一晶胞電流(Icell1)。因此,在時間點t2之後,參考節點電壓(Vref)的下降速度會慢於第一感測節點電壓(Vsen1)的下降速度。
於時間點t3時,第一感測節點電壓(Vsen1)已下降至預設電壓(Vset)並繼續下降。於時間點t4時,參考節點電壓(Vref)下降至預設電壓(Vset),使得比較電路404的拴鎖信號(Lat)輸出低準位。此時,開關SW0與開關SW1為開路狀態,而第一感測單元410中的拴鎖電路414正常運作。由於第一感測節點電壓(Vsen1)的下降速度較快且小於預設電壓(Vset),因此拴鎖電路414產生的第一輸出信號(Dout1)為低準位,代表連接於第一資料線(DL1)上的晶胞之儲存狀態係為開啟狀態。
由於在時間點t4,拴鎖信號(Lat)輸出低準位使得反相器406與反相器416正常動作,因此參考電壓(Vref)變更為反 相器406輸出的低準位,第一感測節點電壓(Vsen1)變更為反相器416輸出的低準位。
由以上的說明可知,本發明係提供一參考電流源以提供一參考電流(Iref)。而參考電流(Iref)係介於開啟狀態的晶胞電流(I1)以及關閉狀態的晶胞電流(I2)之間。當感測節點與參考節點預充電至一固定電壓後,各別連接至資料線以及參考電流源。之後,根據感測節點電壓與參考節點電壓的下降速度來決定晶胞的儲存狀態。
請參照第5A~5C圖,其所繪示為本發明電流感測放大器的第二實施例及相關信號示意圖。第5A圖僅以一參考單元500搭配一第一感測單元510來作說明。當然,在此領域的技術人員也可以利用一個參考單元搭配多個感測單元來實現電流感測放大器。
電流感測放大器包括:一參考單元500、一第一感測單元510、開關SW0與開關SW1。參考單元500包括一定電壓供應電路502與一比較電路504連接於參考節點(Nref)。其中,定電壓供應電路502包括一電晶體Md,其源極連接至一電源電壓(Vdd),閘極接收一動作信號(Vpre),汲極連接至參考節點(Nref)。再者,比較電路504包括預設電壓產生器506、比較器505、開關SW2、反及閘503、以及四個反相器501、507、508、509。其中,比較器505正輸入端連接至參考節點(Nref)以接收參考電壓(Vref),負輸入端連接至預設電壓產生器506以接收預設電壓(Vset);開關SW2連接於比較器505輸出端以及反相器507的輸入端之間;反相器508的輸入端連接至反相器507的輸出端,反相器508的輸出端連接至反相器507的輸入端;反相器509的輸入端連接至反相器507的輸出端;反相器501的輸入端連接至反相器509的輸出端;再者,反及閘503的第一輸入端連接至反相器501的輸出端,第二輸入端接收動作信號(Vpre),輸出端產生拴鎖信號(Lat)。再者,反相器508與開關SW2受控於拴鎖 信號(Lat)。當拴鎖信號(Lat)為高準位時,反相器508無法正常運作且開關SW2為閉路狀態(close state)。當拴鎖信號(Lat)為低準位時,反相器508正常運作且開關SW2為開路狀態(open state)。
開關SW0受控於拴鎖信號(Lat),當拴鎖信號(Lat)為高準位時,開關SW0為閉路狀態,可將參考節點(Nref)連接至參考電流源以接收參考電流(Iref)。當拴鎖信號(Lat)為低準位時,開關SW0為開路狀態(open state),可切斷參考節點(Nref)與參考電流源之間的連接關係。
第一感測單元510包括一定電壓供應電路512與一拴鎖電路514連接於第一感測節點(Nsen1)。其中,定電壓供應電路512包括一電晶體M4,其源極連接至一電源電壓(Vdd),閘極接收一動作信號(Vpre),汲極連接至第一感測節點(Nsen1)以接收第一感測電壓(Vsen1)。再者,拴鎖電路514包括預設電壓產生器516、比較器515、開關SW3、以及三個反相器517、518、519。其中,比較器515正輸入端連接至第一感測節點(Nsen1)以接收第一感測電壓(Vsen1),負輸入端連接至預設電壓產生器516以接收預設電壓(Vset);開關SW3連接於比較器515輸出端以及反相器517的輸入端之間;反相器518的輸入端連接至反相器517的輸出端,反相器518的輸出端連接至反相器517的輸入端;反相器519的輸入端連接至反相器517的輸出端,反相器519的輸出端產生第一輸出信號(Dout1)。再者,反相器518與開關SW3受控於拴鎖信號(Lat)。當拴鎖信號(Lat)為高準位時,反相器518無法正常運作且開關SW3為閉路狀態(close state)。當拴鎖信號(Lat)為低準位時,反相器518正常運作且開關SW3為開路狀態(open state)。
開關SW1受控於拴鎖信號(Lat),當拴鎖信號(Lat)為高準位時,開關SW1為閉路狀態,可將第一感測節點(Nsen1)連接至第一資料線(DL1)以接收第一晶胞電流(Icell1)。當拴鎖信號(Lat)為低準位時,開關SW1為開路狀態,可切斷第一感測節 點(Nsen1)與第一資料線(DL1)之間的連接關係。
根據本發明的第二實施例,參考單元500與第一感測單元510中的預設電壓產生器506、516完全相同,其可供應預設電壓(Vset),並且可以適當地改變預設電壓(Vset)。以下的說明係將預設電壓(Vset)調整為0.75Vdd來解釋電流感測放大器之運作原理。
請參照第5B圖,其所繪示為讀取週期時晶胞之儲存狀態為關閉狀態的相關信號示意圖。於時間點t0至時間點r2之間,參考單元500與第一感測單元510中的定電壓供應電路502與512會根據動作信號(Vpre)來短暫開啟電晶體Md與電晶體M4,使得參考節點(Nref)與第一感測節點(Nsen1)充電至電源電壓(Vdd),亦即在時間點t2時,參考電壓(Vref)與第一感測電壓(Vsen1)皆為電源電壓(Vdd)。於時間點t2時,動作信號(Vpre)即關閉電晶體Md與電晶體M4。再者,於時間點t0時,反及閘503的輸出端產生高準位的拴鎖信號(Lat)。於時間點t1,第一感測電壓(Vsen1)上升至預設電壓(Vset),使得第一輸出信號(Dout1)為高準位。
在時間點t0時,比較電路504輸出高準位的拴鎖信號(Lat),使得反相器518與反相器508無法正常運作,而開關SW0、開關SW1、開關SW2與開關SW3為閉路狀態。因此,參考節點(Nref)連接至參考電流源以接收參考電流(Iref),且第一感測節點(Nsen1)連接至第一資料線(DL1)以接收第一晶胞電流(Icell1)。於時間點t2電晶體Md與電晶體M4被關閉時,參考節點(Nref)上的參考節點電壓(Vref)以及第一感測節點(Nsen1)的第一感測節點電壓(Vsen1)開始下降。
由於晶胞的儲存狀態為關閉狀態,因此第一晶胞電流(Icell1)為I2。亦即,參考電流(Iref)大於第一晶胞電流(Icell1)。因此,在時間點t2之後,參考節點電壓(Vref)的下降速度會快於第一感測節點電壓(Vsen1)的下降速度。
於時間點t3,參考節點電壓(Vref)下降至預設電壓 (Vset),使得比較電路504的拴鎖信號(Lat)輸出低準位。此時,開關SW0、開關SW1、開關SW2與開關SW3為開路狀態,而反相器518以及反相器508正常運作。由於第一感測節點電壓(Vsen1)的下降速度較慢尚未下降至預設電壓(Vset),因此拴鎖電路514產生的第一輸出信號(Dout1)為高準位,代表連接於第一資料線(DL1)上的晶胞之儲存狀態係為關閉狀態。
請參照第5C圖,其所繪示為讀取週期時晶胞之儲存狀態為開啟狀態的相關信號示意圖。於時間點t0至時間點t2之間,參考單元500與第一感測單元510中的定電壓供應電路502與512會根據動作信號(Vpre)來短暫開啟電晶體Md與電晶體M4,使得參考節點(Nref)與第一感測節點(Nsen1)充電至電源電壓(Vdd),亦即在時間點t2時,參考電壓(Vref)與第一感測電壓(Vsen1)皆為電源電壓(Vdd)。於時間點t2時,動作信號(Vpre)即關閉電晶體Md與電晶體M4。再者,於時間點t0時,反及閘503的輸出端產生高準位的拴鎖信號(Lat)。於時間點t1,第一感測電壓(Vsen1)上升至預設電壓(Vset),使得第一輸出信號(Dout1)為高準位。
在時間點t0時,比較電路504輸出高準位的拴鎖信號(Lat),使得反相器518與反相器508無法正常運作,而開關SW0、開關SW1、開關SW2與開關SW3為閉路狀態。因此,參考節點(Nref)連接至參考電流源以接收參考電流(Iref),且第一感測節點(Nsen1)連接至第一資料線(DL1)以接收第一晶胞電流(Icell1)。於時間點t2電晶體Md與電晶體M4被關閉時,參考節點(Nref)上的參考節點電壓(Vref)以及第一感測節點(Nsen1)的第一感測節點電壓(Vsen1)開始下降。
由於晶胞的儲存狀態為開啟狀態,因此第一晶胞電流(Icell1)為I1。亦即,參考電流(Iref)小於第一晶胞電流(Icell1)。因此,在時間點t2之後,參考節點電壓(Vref)的下降速度會慢於第一感測節點電壓(Vsen1)的下降速度。
於時間點r3時,第一感測節點電壓(Vsen1)已下降至 預設電壓(Vset)並繼續下降。於時間點t4時,參考節點電壓(Vref)下降至預設電壓(Vset),使得比較電路504的拴鎖信號(Lat)輸出低準位。此時,開關SW0、開關SW1、開關SW2與開關SW3為開路狀態,而反相器518以及反相器508正常運作。由於第一感測節點電壓(Vsen1)的下降速度較快且小於預設電壓(Vset),因此拴鎖電路514產生的第一輸出信號(Dout1)為低準位,代表連接於第一資料線(DL1)上的晶胞之儲存狀態係為開啟狀態。
請參照第6A~6C圖,其所繪示為本發明電流感測放大器的第三實施例及相關信號示意圖。第6A圖僅以一參考單元600搭配一第一感測單元510來作說明。當然,在此領域的技術人員也可以利用一個參考單元搭配多個感測單元來實現電流感測放大器。再者,第一感測單元510相同於第二實施例,此處不再贅述其電路結構以及動作原理。
電流感測放大器包括:一參考單元600、一第一感測單元510、開關SW0與開關SW1。參考單元500包括一定電壓供應電路602與一比較電路604連接於參考節點(Nref)。其中,定電壓供應電路602包括一電晶體Md,其源極連接至一電源電壓(Vdd),閘極接收一動作信號(Vpre),汲極連接至參考節點(Nref)。再者,比較電路604包括預設電壓產生器606、比較器605以及二個反相器607、609。其中,比較器605正輸入端連接至參考節點(Nref)以接收參考電壓(Vref),負輸入端連接至預設電壓產生器606以接收預設電壓(Vset);反相器607的輸入端連接至比較器605輸出端;反相器609的輸入端連接至反相器607的輸出端,反相器609的輸出端產生拴鎖信號(Lat)。
當動作信號(Vpre)開啟電晶體Md時,參考單元600輸出高準位的拴鎖信號(Lat)。再者,開關SW0受控於啟動信號(En),當啟動信號(En)為高準位時,開關SW0為閉路狀態,可將參考節點(Nref)連接至參考電流源以接收參考電流(Iref)。當啟動信號(En)為低準位時,開關SW0為開路狀態(open state),可切斷 參考節點(Nref)與參考電流源之間的連接關係。
開關SW1受控於拴鎖信號(Lat),當拴鎖信號(Lat)為高準位時,開關SW1為閉路狀態,可將第一感測節點(Nsen1)連接至第一資料線(DL1)以接收第一晶胞電流(Icell1)。當拴鎖信號(Lat)為低準位時,開關SW1為開路狀態,可切斷第一感測節點(Nsen1)與第一資料線(DL1)之間的連接關係。
根據本發明的第三實施例,參考單元600與第一感測單元510中的預設電壓產生器606、516完全相同,其可供應預設電壓(Vset),並且可以適當地改變預設電壓(Vset)。以下的說明係將預設電壓(Vset)調整為0.75Vdd來解釋電流感測放大器之運作原理。
請參照第6B圖,其所繪示為讀取週期時晶胞之儲存狀態為關閉狀態的相關信號示意圖。於時間點t0至時間點t2之間,參考單元600與第一感測單元510中的定電壓供應電路602與512會根據動作信號(Vpre)來短暫開啟電晶體Md與電晶體M4,使得參考節點(Nref)與第一感測節點(Nsen1)充電至電源電壓(Vdd),亦即在時間點t2時,參考電壓(Vref)與第一感測電壓(Vsen1)皆為電源電壓(Vdd)。再者,於時間點t1,參考電壓(Vref)與第一感測電壓(Vsen1)上升至預設電壓(Vset),使得拴鎖信號(Lat)與第一輸出信號(Dout1)為高準位。於時間點t2時,動作信號(Vpre)即關閉電晶體Md與電晶體M4。再者,啟動信號(En)於時間點t0時為高準位使得開關SW0為閉路狀態。
在時間點t1時,比較電路604輸出高準位的拴鎖信號(Lat),使得反相器518無法正常運作,而開關SW1與開關SW3為閉路狀態。因此,參考節點(Nref)連接至參考電流源以接收參考電流(Iref),且第一感測節點(Nsen1)連接至第一資料線(DL1)以接收第一晶胞電流(Icell1)。於時間點t2電晶體Md與電晶體M4被關閉時,參考節點(Nref)上的參考節點電壓(Vref)以及第一感測節點(Nsen1)的第一感測節點電壓(Vsen1)開始下降。
由於晶胞的儲存狀態為關閉狀態,因此第一晶胞電流(Icell1)為I2。亦即,參考電流(Iref)大於第一晶胞電流(Icell1)。因此,在時間點t2之後,參考節點電壓(Vref)的下降速度會快於第一感測節點電壓(Vsen1)的下降速度。
於時間點t3,參考節點電壓(Vref)下降至預設電壓(Vset),使得比較電路604的拴鎖信號(Lat)輸出低準位。此時,開關SW1與開關SW3為開路狀態,而第一感測單元510中的反相器518正常運作。由於第一感測節點電壓(Vsen1)的下降速度較慢尚未下降至預設電壓(Vset),因此拴鎖電路514產生的第一輸出信號(Dout1)為高準位,代表連接於第一資料線(DL1)上的晶胞之儲存狀態係為關閉狀態。
請參照第6C圖,其所繪示為讀取週期時晶胞之儲存狀態為開啟狀態的相關信號示意圖。於時間點t0至時間點t2之間,參考單元600與第一感測單元510中的定電壓供應電路602與512會根據動作信號(Vpre)來短暫開啟電晶體Md與電晶體M4,使得參考節點(Nref)與第一感測節點(Nsen1)充電至電源電壓(Vdd),亦即在時間點t2時,參考電壓(Vref)與第一感測電壓(Vsen1)皆為電源電壓(Vdd)。再者,於時間點t1,參考電壓(Vref)與第一感測電壓(Vsen1)上升至預設電壓(Vset),使得拴鎖信號(Lat)與第一輸出信號(Dout1)為高準位。於時間點t2時,動作信號(Vpre)即關閉電晶體Md與電晶體M4。再者,啟動信號(En)於時間點t0時為高準位使得開關SW0為閉路狀態。
在時間點t1時,比較電路604輸出高準位的拴鎖信號(Lat),使得反相器518無法正常運作,而開關SW1與開關SW3為閉路狀態。因此,參考節點(Nref)連接至參考電流源以接收參考電流(Iref),且第一感測節點(Nsen1)連接至第一資料線(DL1)以接收第一晶胞電流(Icell1)。於時間點t2電晶體Md與電晶體M4被關閉時,參考節點(Nref)上的參考節點電壓(Vref)以及第一感測節點(Nsen1)的第一感測節點電壓(Vsen1)開始下降。
由於晶胞的儲存狀態為開啟狀態,因此第一晶胞電流(Icell1)為I1。亦即,參考電流(Iref)小於第一晶胞電流(Icell1)。因此,在時間點t2之後,參考節點電壓(Vref)的下降速度會慢於第一感測節點電壓(Vsen1)的下降速度。
於時間點t3時,第一感測節點電壓(Vsen1)已下降至預設電壓(Vset)並繼續下降。於時間點t4時,參考節點電壓(Vref)下降至預設電壓(Vset),使得比較電路604的拴鎖信號(Lat)輸出低準位。此時,開關SW1與開關SW3為開路狀態,而第一感測單元510中的反相器518正常運作。由於第一感測節點電壓(Vsen1)的下降速度較快且小於預設電壓(Vset),因此拴鎖電路514產生的第一輸出信號(Dout1)為低準位,代表連接於第一資料線(DL1)上的晶胞之儲存狀態係為開啟狀態。
由以上的說明可知,第二實施例與第三實施例的電流感測放大器可以調高預設電壓(Vset),使得電流感測放大器縮短感測的時間。
以上說明皆是以感測N型浮動閘電晶體所組成的晶胞之儲存狀態。相同的原理,本發明也可以運用於感測P型浮動閘電晶體所組成的晶胞之儲存狀態。以下詳細說明之。
假設非揮發性記憶體中的晶胞中具有P型浮動閘電晶體(p-type floating gate transistor)作為儲存電晶體,且於開啟狀態時,晶胞會產生I3的晶胞電流,而於關閉狀態時,晶胞會產生I4的晶胞電流。而參考電流源所提供的參考電流Iref之大小介於I3與I4之間,亦即I3>Iref>I4。
請參照第7A~7C圖,其所繪示為本發明電流感測放大器的第三實施例及相關信號示意圖。第7A圖僅以一參考單元700搭配一第一感測單元710來作說明。當然,在此領域的技術人員也可以利用一個參考單元搭配多個感測單元來實現電流感測放大器。
電流感測放大器包括:一參考單元700、一第一感 測單元710、開關SW0與開關SW1。參考單元700包括一定電壓供應電路702與一比較電路704連接於參考節點(Nref)。其中,定電壓供應電路包括一電晶體Me其源極連接至一接地電壓(Vss),閘極接收一動作信號(Vpre),汲極連接至參考節點(Nref)。再者,比較電路704會比較參考電壓(Vref)與預設電壓(Vset)之間的關係,當參考電壓(Vref)小於預設電壓(Vset)時,比較電路704輸出的栓鎖信號(Lat)為第一準位(例如高準位);當參考電壓(Vref)大於預設電壓(Vset)時,比較電路704輸出的栓鎖信號(Lat)為第二準位(例如低準位)。
開關SW0受控於拴鎖信號(Lat),當拴鎖信號(Lat)為第一準位(例如高準位)時,開關SW0為閉路狀態,可將參考節點(Nref)連接至參考電流源以接收參考電流(Iref)。當拴鎖信號(Lat)為第二準位(例如低準位)時,開關SW0為開路狀態,可切斷參考節點(Nref)與參考電流源之間的連接關係。
第一感測單元710包括一定電壓供應電路712與一拴鎖電路714連接於第一感測節點(Nsen1)。其中,定電壓供應電路包括一電晶體M5,其源極連接至一接地電壓(Vss),閘極接收一動作信號(Vpre),汲極連接至第一感測節點(Nsen1)。再者,拴鎖電路714受控於拴鎖信號(Lat),當拴鎖信號為第一準位(例如高準位)時,拴鎖電路714無法正常運作;當拴鎖信號為第二準位(例如低準位)時,拴鎖電路714可正常運作。並且,於栓鎖電路714正常運作時,當第一感測電壓(Vsen1)小於預設電壓(Vset)時,栓鎖器614輸出的第一輸出信號(Dout1)為第一準位(例如高準位),代表晶胞的儲存狀態為關閉狀態;當第一感測電壓(Vsen1)大於預設電壓(Vset)時,栓鎖電路714輸出的第一輸出信號(Dout1)為第二準位(例如低準位),代表晶胞的儲存狀態為開啟狀態。
開關SW1受控於拴鎖信號(Lat),當拴鎖信號(Lat)為高準位時,開關SW1為閉路狀態,可將第一感測節點(Nsen1)連接至第一資料線(DL1)以接收第一晶胞電流(Icell1)。當拴鎖信 號(Lat)為低準位時,開關SW1為開路狀態,可切斷第一感測節點(Nsen1)與第一資料線(DL1)之間的連接關係。而以下的說明係以預設電壓(Vset)為Vdd/2來解釋電流感測放大器之運作原理。
請參照第7B圖,其所繪示為讀取週期時晶胞之儲存狀態為關閉狀態的相關信號示意圖。於時間點t0至時間點t2之間,參考單元700與第一感測單元710中的定電壓供應電路702與712會根據動作信號(Vpre)來短暫開啟電晶體Me與電晶體M5,使得參考節點(Nref)與第一感測節點(Nsen1)放電至接地電壓(Vss),亦即在時間點t2時,參考電壓(Vref)與第一感測電壓(Vsen1)皆為接地電壓(Vss)。於時間點t2時,動作信號(Vpre)即關閉電晶體Me與電晶體M5。於時間點t1時,參考節點(Nref)與第一感測節點(Nsen1)放電至預設電壓(Vset),使得拴鎖信號(Lat)與第一資料線(DL1)改變為高準位。
同時,在時間點t2時,比較電路704的拴鎖信號(Lat)輸出第一準位(例如高準位)。此時,拴鎖電路714無法正常運作,而開關SW0與開關SW1為閉路狀態。因此,參考節點(Nref)連接至參考電流源以接收參考電流(Iref),且第一感測節點(Nsen1)連接至第一資料線(DL1)以接收第一晶胞電流(Icell1)。於時間點t2電晶體Me與電晶體M5被關閉時,參考節點(Nref)上的參考節點電壓(Vref)以及第一感測節點(Nsen1)的第一感測節點電壓(Vsen1)開始上升。
由於晶胞的儲存狀態為關閉狀態,因此第一晶胞電流(Icell1)為I4。亦即,參考電流(Iref)大於第一晶胞電流(Icell1)。因此,在時間點t1之後,參考節點電壓(Vref)的上升速度會快於第一感測節點電壓(Vsen1)的上升速度。
於時間點t3,參考節點電壓(Vref)上升至預設電壓(Vset),使得比較電路704的拴鎖信號(Lat)輸出第二準位(例如低準位)。此時,開關SW0與開關SW1為開路狀態,而第一感測單元710中的拴鎖電路714正常運作。由於第一感測節點電壓(Vsen1) 的上升速度較慢尚未上升至預設電壓(Vset),因此拴鎖電路714產生的第一輸出信號(Dout1)為第一準位(例如高準位),代表連接於第一資料線(DL1)上的晶胞之儲存狀態係為關閉狀態。
請參照第7C圖,其所繪示為讀取週期時晶胞之儲存狀態為開啟狀態的相關信號示意圖。於時間點t0至時間點t2之間,參考單元700與第一感測單元710中的定電壓供應電路702與712會根據動作信號(Vpre)來短暫開啟電晶體Me與電晶體M5,使得參考節點(Nref)與第一感測節點(Nsen1)放電至接地電壓(Vss),亦即在時間點t2時,參考電壓(Vref)與第一感測電壓(Vsen1)皆為接地電壓(Vss)。於時間點t2時,動作信號(Vpre)即關閉電晶體Me與電晶體M5。於時間點t1時,參考節點(Nref)與第一感測節點(Nsen1)放電至預設電壓(Vset),使得拴鎖信號(Lat)與第一輸出信號(Dout1)改變為高準位。
同時,在時間點t2時,比較電路704的拴鎖信號(Lat)輸出第一準位(例如高準位)。此時,拴鎖電路714無法正常運作,而開關SW0與開關SW1為閉路狀態。因此,參考節點(Nref)連接至參考電流源以接收參考電流(Iref),且第一感測節點(Nsen1)連接至第一資料線(DL1)以接收第一晶胞電流(Ieell1)。於時間點t2電晶體Me與電晶體M5被關閉時,參考節點(Nref)上的參考節點電壓(Vref)以及第一感測節點(Nsen1)的第一感測節點電壓(Vsen1)開始上升。
由於晶胞的儲存狀態為開啟狀態,因此第一晶胞電流(Icell1)為I3。亦即,參考電流(Iref)小於第一晶胞電流(Icell1)。因此,在時間點t1之後,參考節點電壓(Vref)上升速度會慢於第一感測節點電壓(Vsen1)的上升速度。
於時間點t3時,第一感測節點電壓(Vsen1)已上升至預設電壓(Vset)並繼續上升。於時間點t4時,參考節點電壓(Vre.f)上升至預設電壓(Vset),使得比較電路704的拴鎖信號(Lat)輸出第二準位(例如低準位)。此時,開關SW0與開關SW1為開路狀 態,而第一感測單元710中的拴鎖電路714正常運作。由於第一感測節點電壓(Vsen1)的上升速度較快且大於預設電壓(Vset),因此拴鎖電路714產生的第一輸出信號(Dout1)為第二準位(例如低準位),代表連接於第一資料線(DL1)上的晶胞之儲存狀態係為開啟狀態。
由以上的說明可知,利用本發明的電流感測放大器可以快速地偵測出晶胞中的儲存狀態。並且電流感測放大器中並未有運算放大器,因此可以有效地降低耗能。
由於在程式週期時,注入較少的熱載子將使得晶胞儲存狀態為開啟狀態,亦即具備較低的臨限電壓,例如Vth_l。而注入較多的熱載子將使得晶胞儲存狀態為關閉狀態,亦即具備較高的臨限電壓,例如Vth_h。
而根據本發明的實施例,參考電流源更可係利用一參考晶胞(reference cell)來完成。換句話說,於程式週期時,控制參考晶胞的熱載子注入數目,使得參考晶胞的臨限電壓介於Vth_l與Vth-h之間。因此,於讀取週期時,將可使得參考晶胞的晶胞電流為參考電流(Iref),並且介於I1與I2之間。其中,I1為開啟狀態時晶胞所產生的晶胞電流,而I2為關閉狀態時晶胞所產生的晶胞電流。
再者,本發明的電流感測方法並不限定於第2圖所示的流程。請參照第8圖,其所繪示為本發明另一實施例電流感測方法流程圖。首先,將感測節點連接至一資料線以接收晶胞電流,並將參考節點連接於參考電流源以接收參考電流(步驟S801);接著,同時讓感測節點以及一參考節點到達一固定電壓後開始變化(步驟S802)。
之後,開始比較參考節點上的參考電壓與一預設電壓之間的關係(步驟S805)。當參考節點上的參考電壓由固定電壓開始變化,並到達預設電壓時,則根據感測節點上的感測電壓與預設電壓之間的關係來決定晶胞的儲存狀態(步驟S807)。亦即, 當感測節點上的感測電壓小於預設電壓時,則晶胞為第一儲存狀態(例如開啟狀態)(步驟S808)。反之,則晶胞為第二儲存狀態(例如關閉狀態)(步驟S809)。。
綜上所述,雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S201~S209‧‧‧流程步驟

Claims (23)

  1. 一種電流感測放大器的感測方法,運用於一非揮發性記憶體用以在一讀取週期中偵測一晶胞中的儲存狀態,該方法包括下列步驟:調整一感測節點與一參考節點至一固定電壓;將該感測節點連接至一資料線,以接收該晶胞所產生的一晶胞電流,並且將該參考節點連接至一參考電流源以接收該參考電流源產生的一參考電流;以及當該參考節點上的一參考電壓到達一預設電壓時,若該感測節點上的一感測電壓小於該預設電壓,則該晶胞係為一第一儲存狀態;若該感測節點上的該感測電壓大於該預設電壓,則該晶胞係為一第二儲存狀態;其中,當該晶胞為該第一儲存狀態時該晶胞電流為一第一電流值,當該晶胞為該第二儲存狀態時該晶胞電流為一第二電流值,且該參考電流介於該第一電流值與該第二電流值之間,以及其中,當該晶胞為該第一儲存狀態時該晶胞具備一第一臨限電壓,當該晶胞為該第二儲存狀態時該晶胞具備一第二臨限電壓,且該參考電流源包括一參考晶胞,該參考晶胞具備一參考臨限電壓,該參考臨限電壓介於該第一臨限電壓與該第二臨限電壓之間。
  2. 如申請專利範圍第1項所述之感測方法,其中該晶胞包括一N型儲存電晶體,且該第一儲存狀態係為一開啟狀態,該第二儲存狀態係為一關閉狀態。
  3. 如申請專利範圍第1項所述之感測方法,其中該晶胞包括一P型儲存電晶體,且該第一儲存狀態係為一關閉狀態,該第二儲存狀態係為一開啟狀態。
  4. 一種電流感測放大器,運用於一非揮發性記憶體用以在一讀取週期中偵測一第一晶胞中的儲存狀態,該電流感測放大器包括:一參考單元,包括一定電壓供應電路與一比較電路連接於一參考節點,其中,該定電壓供應電路根據一動作信號將該參考節點調整至一固定電壓後,將該參考節點連接至一參考電流源以接收該參考電流源產生的一參考電流;以及一第一感測單元,包括一定電壓供應電路與一拴鎖電路連接於一第一感測節點,其中,該定電壓供應電路根據該動作信號將該第一感測節點充電至該固定電壓後,將該第一感測節點連接至一第一資料線,以接收該第一晶胞所產生的一第一晶胞電流;其中,當該比較電路偵測出該參考節點上的一參考電壓到達一預設電壓時,產生一拴鎖信號至該拴鎖電路,使得該拴鎖電路根據該第一感測節點上的一第一感測電壓與該預設電壓之間的關係決定該第一晶胞係為一第一儲存狀態或者一第二儲存狀態。
  5. 如申請專利範圍第4項所述之電流感測放大器,更包括:一第二感測單元,包括一定電壓供應電路與一拴鎖電路連接於一第二感測節點,其中,該定電壓供應電路根據該動作信號將該第二感測節點調整至充電至該固定電壓後,將該第二感測節點連接至一第二資料線,以接收一第二晶胞所產生的一第二晶胞電流;其中,該拴鎖電路收到該拴鎖信號時,該拴鎖電路根據該第二感測節點上的一第二感測電壓與該預設電壓之間的關係決定該第二晶胞係為該第一儲存狀態或者該第二儲存狀態。
  6. 如申請專利範圍第4項所述之電流感測放大器,其中,若該第一感測節點上的一第一感測電壓小於該預設電壓,則該拴鎖電路輸出一第一準位以指示該第一晶胞係為該第一儲存狀態;以及,若該第一感測節點上的該第一感測電壓大於該預設電壓,則 該拴鎖電路輸出一第二準位以指示該第一晶胞係為該第二儲存狀態。
  7. 如申請專利範圍第6項所述之電流感測放大器,其中該第一晶胞包括一N型儲存電晶體,且該第一儲存狀態係為一開啟狀態,該第二儲存狀態係為一關閉狀態。
  8. 如申請專利範圍第6項所述之電流感測放大器,其中該第一晶胞包括一P型儲存電晶體,且該第一儲存狀態係為一關閉狀態,該第二儲存狀態係為一開啟狀態。
  9. 如申請專利範圍第4項所述之電流感測放大器,其中當該第一晶胞為該第一儲存狀態時該第一晶胞電流為一第一電流值,當該第一晶胞為該第二儲存狀態時該第一晶胞電流為一第二電流值,且該參考電流介於該第一電流值與該第二電流值之間。
  10. 如申請專利範圍第4項所述之電流感測放大器,其中當該第一晶胞為該第一儲存狀態時該晶胞具備一第一臨限電壓,當該第一晶胞為該第二儲存狀態時該晶胞具備一第二臨限電壓,且該參考電流源包括一參考晶胞,該參考晶胞具備一參考臨限電壓,該參考臨限電壓介於該第一臨限電壓與該第二臨限電壓之間。
  11. 如申請專利範圍第4項所述之電流感測放大器,其中該參考單元中的該定電壓供應電路包括一第一P型電晶體,具有一源極接收一電源電壓,具有一閘極接收該動作信號,以及具有一汲極連接至該參考節點,且該固定電壓係為該電源電壓。
  12. 如申請專利範圍第11項所述之電流感測放大器,其中該第一感測單元中的該定電壓供應電路包括一第二P型電晶體,具 有一源極接收該電源電壓,具有一閘極接收該動作信號,以及具有一汲極連接至該第一感測節點。
  13. 如申請專利範圍第12項所述之電流感測放大器,其中該參考單元中的該比較電路包括:一第一反相器,該第一反相器的輸入端連接至該參考節點;一第二反相器,該第二反相器受控於該拴鎖信號,該第二反相器的輸入端連接至該第一反相器的輸出端,該第二反相器的輸出端連接至該第一反相器的輸入端;以及一第三反相器,該第三反相器的輸入端連接至該第一反相器的輸出端,該第三反相器的輸出端產生該拴鎖信號;其中,該第一反相器的一轉態電壓係為該預設電壓。
  14. 如申請專利範圍第13項所述之電流感測放大器,其中該第一感測單元中的該拴鎖電路包括:一第四反相器,該第四反相器的輸入端連接至該第一感測節點;一第五反相器,該第五反相器受控於該拴鎖信號,該第五反相器的輸入端連接至該第四反相器的輸出端,該第五反相器的輸出端連接至該第四反相器的輸入端;以及一第六反相器,該第六反相器的輸入端連接至該第四反相器的輸出端,該第六反相器的輸出端產生一第一輸出信號,用以指示該第一晶胞係為該第一儲存狀態或者該第二儲存狀態;其中,該第四反相器的該轉態電壓係為該預設電壓。
  15. 如申請專利範圍第12項所述之電流感測放大器,其中該參考單元中的該比較電路包括:一第一預設電壓產生器,用以產生該預設電壓;一第一比較器,該第一比較器的第一輸入端連接至該參考節點,該第一比較器的第二輸入端接收該預設電壓; 一第一開關,該第一開關受控於該拴鎖信號,該第一開關的第一端連接至該第一比較器的輸出端;一第一反相器,該第一反相器的輸入端連接至該第一開關的第二端;一第二反相器,該第二反相器受控於該拴鎖信號,該第二反相器的輸入端連接至該第一反相器的輸出端,該第二反相器的輸出端連接至該第一反相器的輸入端;一第三反相器,該第三反相器的輸入端連接至該第一反相器的輸出端;一第四反相器,該第四反相器的輸入端連接至該第三反相器的輸出端;以及一反及閘,該反及閘的第一輸入端連接至該第四反相器的輸出端,該反及閘的第二輸入端接收該動作信號,該反及閘的輸出端產生該拴鎖信號。
  16. 如申請專利範圍第15項所述之電流感測放大器,其中該第一感測單元中的該拴鎖電路包括:一第二預設電壓產生器,用以產生該預設電壓;一第二比較器,該第二比較器的第一輸入端連接至該第一感測節點,該第二比較器的第二輸入端接收該預設電壓;一第二開關,該第二開關受控於該拴鎖信號,該第二開關的第一端連接至該第二比較器的輸出端;一第五反相器,該第五反相器的輸入端連接至該第二開關的第二端;一第六反相器,該第六反相器受控於該拴鎖信號,該第六反相器的輸入端連接至該第五反相器的輸出端,該第六反相器的輸出端連接至該第五反相器的輸入端;以及一第七反相器,該第七反相器的輸入端連接至該第五反相器的輸出端,該第五反相器輸出端產生一第一輸出信號,用以指示該第一晶胞係為該第一儲存狀態或者該第二儲存狀態。
  17. 如申請專利範圍第12項所述之電流感測放大器,其中該參考單元中的該比較電路包括:一第一預設電壓產生器,用以產生該預設電壓;一第一比較器,該第一比較器的第一輸入端連接至該參考節點,該第一比較器的第二輸入端接收該預設電壓;一第一反相器,該第一反相器的輸入端連接至該第一比較器的輸出端;以及一第二反相器,該第二反相器的輸入端連接至該第一反相器的輸出端,該第二反相器的輸出端產生該拴鎖信號。
  18. 如申請專利範圍第17項所述之電流感測放大器,其中該第一感測單元中的該拴鎖電路包括:一第二預設電壓產生器,用以產生該預設電壓;一第二比較器,該第二比較器的第一輸入端連接至該第一感測節點,該第二比較器的第二輸入端接收該預設電壓;一第一開關,該第一開關受控於該拴鎖信號,該第一開關的第一端連接至該第二比較器的輸出端;一第三反相器,該第三反相器的輸入端連接至該第一開關的第二端;一第四反相器,該第四反相器受控於該拴鎖信號,該第四反相器的輸入端連接至該第三反相器的輸出端,該第四反相器的輸出端連接至該第三反相器的輸入端;以及一第五反相器,該第五反相器的輸入端連接至該第三反相器的輸出端,該第三反相器輸出端產生一第一輸出信號,用以指示該第一晶胞係為該第一儲存狀態或者該第二儲存狀態。
  19. 如申請專利範圍第4項所述之電流感測放大器,其中該參考單元中的該定電壓供應電路包括一第一N型電晶體,具有一源極接收一接地電壓,具有一閘極接收該動作信號,以及具有一 汲極連接至該參考節點,且該固定電壓係為該接地電壓。
  20. 如申請專利範圍第19項所述之電流感測放大器,其中該第一感測單元中的該定電壓供應電路包括一第二N型電晶體,具有一源極接收該接地電壓,具有一閘極接收該動作信號,以及具有一汲極連接至該第一感測節點。
  21. 如申請專利範圍第20項所述之電流感測放大器,其中該參考單元中的該比較電路係比較該參考電壓與該預設電壓之間的關係,當該參考電壓小於該預設電壓時,該比較電路輸出的該栓鎖信號為一第一準位;以及,當該參考電壓大於該預設電壓時,該比較電路輸出的該栓鎖信號為一第二準位。
  22. 如申請專利範圍第21項所述之電流感測放大器,其中該第一感測單元中的該拴鎖電路受控於該拴鎖信號,當該拴鎖信號為該第一準位時,該拴鎖電路無法正常運作;以及,當該拴鎖信號為該第二準位時,該拴鎖電路正常運作;其中,於該栓鎖電路正常運作時,當該第一感測電壓小於該預設電壓時,該栓鎖電路輸出的一第一輸出信號為該第一準位,代表該第一晶胞為該第一儲存狀態;以及,當該第一感測電壓大於該預設電壓時,該栓鎖電路輸出的該第一輸出信號為該第二準位,代表該第一晶胞為該第二儲存狀態。
  23. 如申請專利範圍第4項所述之電流感測放大器,其中該參考單元與第一感測單元的結構完全相同。
TW102145936A 2013-06-04 2013-12-12 電流感測放大器及其感測方法 TWI508094B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/909,187 US9099191B2 (en) 2013-06-04 2013-06-04 Current sensing amplifier and sensing method thereof

Publications (2)

Publication Number Publication Date
TW201447907A TW201447907A (zh) 2014-12-16
TWI508094B true TWI508094B (zh) 2015-11-11

Family

ID=51984943

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102145936A TWI508094B (zh) 2013-06-04 2013-12-12 電流感測放大器及其感測方法

Country Status (3)

Country Link
US (1) US9099191B2 (zh)
CN (1) CN104217744B (zh)
TW (1) TWI508094B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107644659A (zh) * 2016-07-21 2018-01-30 中芯国际集成电路制造(上海)有限公司 一种多时序可编程存储器及电子装置
TWI615851B (zh) * 2016-10-14 2018-02-21 旺宏電子股份有限公司 非揮發性記憶裝置的感測電路及方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106782649B (zh) * 2015-11-20 2020-07-14 华邦电子股份有限公司 感测放大器电路
TWI607445B (zh) 2016-03-28 2017-12-01 卡比科技有限公司 非揮發性記憶體裝置及其運作方法
KR102591119B1 (ko) * 2016-04-19 2023-10-19 에스케이하이닉스 주식회사 폴딩회로 및 이를 포함하는 불휘발성 메모리 소자
US10121522B1 (en) * 2017-06-22 2018-11-06 Sandisk Technologies Llc Sense circuit with two sense nodes for cascade sensing
KR102422456B1 (ko) * 2017-12-22 2022-07-19 삼성전자주식회사 데이터 송수신 장치, 이를 포함하는 반도체 패키지 및 데이터 송수신 방법
CN109360593B (zh) * 2018-12-25 2023-09-22 北京时代全芯存储技术股份有限公司 感测放大装置
TWI712040B (zh) * 2020-05-12 2020-12-01 力旺電子股份有限公司 具多階型記憶胞陣列之非揮發性記憶體及其相關讀取控制方法
US11308996B2 (en) * 2020-07-14 2022-04-19 Ememory Technology Inc. Sensing circuit and method for multi-level memory cell
US11817163B2 (en) 2020-07-16 2023-11-14 Changxin Memory Technologies, Inc. Circuit for detecting state of anti-fuse storage unit and memory device thereof
CN113948142B (zh) * 2020-07-16 2023-09-12 长鑫存储技术有限公司 反熔丝存储单元状态检测电路及存储器
US11817159B2 (en) 2020-07-16 2023-11-14 Changxin Memory Technologies, Inc. Circuit for detecting anti-fuse memory cell state and memory
CN113948143B (zh) * 2020-07-16 2024-06-25 长鑫存储技术有限公司 反熔丝存储单元状态检测电路及存储器
US11854633B2 (en) 2020-07-16 2023-12-26 Changxin Memory Technologies, Inc. Anti-fuse memory cell state detection circuit and memory
TWI783639B (zh) * 2020-12-22 2022-11-11 神盾股份有限公司 感測裝置及其感測方法
US11367468B1 (en) 2021-02-26 2022-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Sense amplifier

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7200061B2 (en) * 2002-11-08 2007-04-03 Hitachi, Ltd. Sense amplifier for semiconductor memory device
US7525859B2 (en) * 2006-11-24 2009-04-28 Hynix Semiconductor Inc. Sense amplifier of semiconductor memory device
US7898881B2 (en) * 2007-07-23 2011-03-01 Samsung Electronics Co., Ltd. Semiconductor memory device and data sensing method thereof
US20130064008A1 (en) * 2011-09-08 2013-03-14 Samsung Electronics Co., Ltd. Data read circuit, nonvolatile memory device comprising data read circuit, and method of reading data from nonvolatile memory device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134620A (ja) 2000-10-27 2002-05-10 Mitsubishi Electric Corp 半導体装置
KR100735750B1 (ko) * 2005-12-15 2007-07-06 삼성전자주식회사 복수개의 균일한 기준 데이터들을 생성하는 기준 셀 블록및 감지증폭 유니트들을 구비하는 반도체 소자들 및 이를채택하는 시스템들
EP1858027A1 (en) * 2006-05-19 2007-11-21 STMicroelectronics S.r.l. A sensing circuit for semiconductor memories
US7724578B2 (en) * 2006-12-15 2010-05-25 Globalfoundries Inc. Sensing device for floating body cell memory and method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7200061B2 (en) * 2002-11-08 2007-04-03 Hitachi, Ltd. Sense amplifier for semiconductor memory device
US7525859B2 (en) * 2006-11-24 2009-04-28 Hynix Semiconductor Inc. Sense amplifier of semiconductor memory device
US7898881B2 (en) * 2007-07-23 2011-03-01 Samsung Electronics Co., Ltd. Semiconductor memory device and data sensing method thereof
US20130064008A1 (en) * 2011-09-08 2013-03-14 Samsung Electronics Co., Ltd. Data read circuit, nonvolatile memory device comprising data read circuit, and method of reading data from nonvolatile memory device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107644659A (zh) * 2016-07-21 2018-01-30 中芯国际集成电路制造(上海)有限公司 一种多时序可编程存储器及电子装置
CN107644659B (zh) * 2016-07-21 2020-08-18 中芯国际集成电路制造(上海)有限公司 一种多时序可编程存储器及电子装置
TWI615851B (zh) * 2016-10-14 2018-02-21 旺宏電子股份有限公司 非揮發性記憶裝置的感測電路及方法

Also Published As

Publication number Publication date
CN104217744A (zh) 2014-12-17
TW201447907A (zh) 2014-12-16
US20140355353A1 (en) 2014-12-04
US9099191B2 (en) 2015-08-04
CN104217744B (zh) 2017-06-09

Similar Documents

Publication Publication Date Title
TWI508094B (zh) 電流感測放大器及其感測方法
TWI564910B (zh) 感測放大器
US7233213B2 (en) Oscillator of semiconductor device
TWI482157B (zh) 快閃記憶體與相關聯方法
KR100265390B1 (ko) 자동 센싱시간 트래킹 회로를 구비한 플래쉬 메모리 셀의래치 회로
US7724603B2 (en) Method and circuit for preventing high voltage memory disturb
TWI578319B (zh) 以升壓來感測之技術
KR20130069029A (ko) 저항성 메모리 장치
US8729908B2 (en) Static noise margin monitoring circuit and method
EP2912662A1 (en) Low voltage current reference generator for a sensing amplifier
KR101157023B1 (ko) 반도체 메모리 장치 및 그 워드라인 디스차지방법
US9323260B2 (en) Internal voltage generation circuits and semiconductor devices including the same
TWI833470B (zh) 運用於非揮發性記憶體的感測元件
CN112204495B (zh) 用于初始化带隙电路的系统及方法
US7596029B2 (en) Flash memory device including unified oscillation circuit and method of operating the device
US8368367B2 (en) Voltage divider circuit and voltage regulator
US9099190B2 (en) Non-volatile memory device with improved reading circuit
KR101201606B1 (ko) 반도체 장치의 고전압 스위치 회로
US9299413B1 (en) Semiconductor systems
KR100656427B1 (ko) 반도체 메모리의 파워 업 신호 발생장치
KR20120042273A (ko) 파워업 신호 생성 회로 및 이를 포함하는 반도체 장치
JP4859191B2 (ja) 半導体記憶装置
KR20150145157A (ko) 오실레이터 및 이를 포함하는 메모리 장치
KR20120052566A (ko) 반도체 메모리 장치의 페이지 버퍼회로