CN109360593B - 感测放大装置 - Google Patents

感测放大装置 Download PDF

Info

Publication number
CN109360593B
CN109360593B CN201811591518.1A CN201811591518A CN109360593B CN 109360593 B CN109360593 B CN 109360593B CN 201811591518 A CN201811591518 A CN 201811591518A CN 109360593 B CN109360593 B CN 109360593B
Authority
CN
China
Prior art keywords
sense amplifier
terminal
switch
memory
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811591518.1A
Other languages
English (en)
Other versions
CN109360593A (zh
Inventor
吴瑞仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Times Full Core Storage Technology Co ltd
Original Assignee
Beijing Times Full Core Storage Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Times Full Core Storage Technology Co ltd filed Critical Beijing Times Full Core Storage Technology Co ltd
Priority to CN201811591518.1A priority Critical patent/CN109360593B/zh
Publication of CN109360593A publication Critical patent/CN109360593A/zh
Priority to US16/361,199 priority patent/US10679681B1/en
Priority to US16/820,686 priority patent/US20200219543A1/en
Application granted granted Critical
Publication of CN109360593B publication Critical patent/CN109360593B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

一种感测放大装置包含第一输入端、第二输入端、参考单元、开关单元及感测放大器。第一输入端耦接于第一记忆体单元。第二输入端耦接于第二记忆体单元。参考单元用以提供参考信号。开关单元选择性地耦接于第一输入端、第二输入端及参考单元。感测放大器包含两端点，通过开关单元的切换以使感测放大器的两端点分别耦接于第一输入端及第二输入端，以工作于双记忆体单元模式，或通过开关单元的切换以使感测放大器的两端点其中一者耦接于第一输入端或第二输入端，并使感测放大器的两端点其中另一者耦接于参考单元，以工作于单记忆体单元模式。

Description

感测放大装置
技术领域
本揭示内容是关于一种感测放大装置，特别是关于一种应用于记忆体的感测放大装置。
背景技术
于记忆体技术中，忆阻性记忆体包含相变化记忆体(Phase change memory，PCM)，其可通过本身材料的晶相变化改变元件电阻值，以电阻值的变化储存信息，当记忆元件中的材料为结晶态时，其呈现低电阻值，反之，当为非结晶态时，其呈现高电阻值，借以储存如“1”或“0”的数据。
在现有的技术中，于读取记忆体装置中的记忆体单元的数据时，是透过将单个记忆体单元导通，并将与单个记忆体单元相对应的电流与参考电流进行比较，以判断出单个记忆体单元中所储存的数据是“1”或“0”。然而，以电流值进行比对可能会因为偏压的不同而造成误差，再者，以单个记忆体单元进行数据读取的判断容易造成误差。若要对读取记忆体装置改造，以避免上述误差产生，则感测放大器需要一并进行调整。
图1所示为传统记忆装置内建的感测放大器，其一端连接位元线之一，另一端连接于参考单元，比较参考单元的电流与位元线上的电流以决定所读取的位元是“0”还是“1”。此架构的缺点有二：(1)仅适用于操作在单记忆体模式的记忆体装置；(2)参考单元为一晶体管，其参考电流的大小与参考偏压(reference bias)的值有关，该参考电流必需设定在记忆元件高电流与低电流的中间值，以取得对称的杂讯边限(noise margin)，但如果记忆元件的高低电流有漂移，则必需调整参考电压。再者，参考电流是由晶体管产生，忆阻性记忆单元的电流是由跨接于记忆单元上的电阻大小而定。记忆单元电阻制程上的变动机制与晶体管不同，因此参考电流不能够精准的适应性地配合记单记忆单元的变动。
发明内容
本揭示内容的一态样为一种感测放大装置。感测放大装置包含第一输入端、第二输入端、参考单元、开关单元及感测放大器。第一输入端耦接于第一记忆体单元。第二输入端耦接于第二记忆体单元。参考单元用以提供参考信号。开关单元选择性地耦接于第一输入端、第二输入端及参考单元。感测放大器包含两端点，通过开关单元的切换以使感测放大器的两端点分别耦接于第一输入端及第二输入端，以工作于双记忆体单元模式，或通过开关单元的切换以使感测放大器的两端点其中一者耦接于第一输入端或第二输入端，并使感测放大器的两端点其中另一者耦接于参考单元，以工作于单记忆体单元模式。
在一些实施例中，感测放大器的两端点分别为第一端与第二端。开关单元包含第一开关及第二开关。第一开关选择性地耦接于第一输入端与感测放大器的第一端。第二开关选择性地耦接于第二输入端与感测放大器的第二端，其中当工作于双记忆体单元模式时，第一开关导通以耦接第一输入端与感测放大器的第一端，且第二开关导通以耦接第二输入端与感测放大器的第二端。
在一些实施例中，开关单元还包含第三开关，第三开关选择性地耦接于参考单元与感测放大器的第二端，其中当工作于单记忆体单元模式时，第一开关导通以耦接第一输入端与感测放大器的第一端，且第三开关导通以耦接参考单元与感测放大器的第二端。
在一些实施例中，开关单元还包含第四开关，第四开关选择性地耦接于参考单元与感测放大器的第一端，其中当工作于单记忆体单元模式时，第二开关导通以耦接第二输入端与感测放大器的第二端，且第四开关导通以耦接参考单元与感测放大器的第一端。
在一些实施例中，单记忆体单元模式为感测放大器读取第一记忆体单元及第二记忆体单元其中一者的值以及读取参考单元的值，以决定一笔数据；双记忆体单元模式为感测放大器读取第一记忆体单元的值及第二记忆体单元的值，以决定一笔数据。
在一些实施例中，每一个第一记忆体单元及第二记忆体单元包含记忆元件，参考单元包含参考元件，参考元件的材料与结构与记忆元件相同。
在一些实施例中，记忆元件与参考元件为相变化记忆元件。
本揭示内容的一态样为一种感测放大装置。感测放大装置包含电流镜、第一晶体管、第二晶体管、第一比较器、第二比较器、参考单元、第一输入端、第二输入端、开关单元及感测放大器。电流镜包含第一输出端及第二输出端。第一晶体管包含耦接于电流镜的第一输出端的第一端。第二晶体管包含耦接于电流镜的第二输出端的第一端。第一比较器包含第一输入端、第二输入端及第一输出端，其中第一输入端用以接收第一偏压信号，第二输入端耦接于第一晶体管的第二端，第一输出端耦接于第一晶体管的控制端。第二比较器包含第三输入端、第四输入端及第二输出端，其中第三输入端用以接收第二偏压信号，第四输入端耦接于第二晶体管的第二端，第二输出端耦接于第二晶体管的控制端。参考单元用以提供参考信号。第一输入端耦接于第一记忆体单元。第二输入端耦接于第二记忆体单元。开关单元选择性地耦接于第一输入端、第二输入端及参考单元。感测放大器包含两端点，通过开关单元的切换以使感测放大器的两端点分别耦接于第一输入端及第二输入端，以工作于双记忆体单元模式，或通过开关单元的切换以使感测放大器的两端点其中一者耦接于第一输入端或第二输入端，并使感测放大器的两端点其中另一者耦接于参考单元，以工作于单记忆体单元模式。
在一些实施例中，感测放大器的两端点分别为第一端与第二端。开关单元包含第一开关及第二开关。第一开关选择性地耦接于第一输入端与感测放大器的第一端。第二开关选择性地耦接于第二输入端与感测放大器的第二端，其中当工作于双记忆体单元模式时，第一开关导通以耦接第一输入端与感测放大器的第一端，且第二开关导通以耦接第二输入端与感测放大器的第二端。
在一些实施例中，开关单元还包含第三开关，第三开关选择性地耦接于参考单元与感测放大器的第二端，其中当工作于单记忆体单元模式时，第一开关导通以耦接第一输入端与感测放大器的第一端，且第三开关导通以耦接参考单元与感测放大器的第二端。开关单元还包含第四开关，第四开关选择性地耦接于参考单元与感测放大器的第一端，其中当工作于单记忆体单元模式时，第二开关导通以耦接第二输入端与感测放大器的第二端，且第四开关导通以耦接参考单元与感测放大器的第一端。
综上所述，本案内容揭示一种感测放大装置。为避免单个记忆体单元进行数据读取的判断容易造成误差的问题，可透过读取双记忆体单元的数据以判断记忆体单元中所储存的数据是“1”或“0”，以增加判断记忆体单元的数据的准确性，如此，感测放大装置需要一并进行调整，以符合读取双记忆体单元的数据的需求。再者，于需要时，可将记忆体调整至单记忆体操作模式，以增加记忆体装置的容量，此时，本案的感测放大装置的结构配置亦可应用于单记忆体操作模式。
附图说明
图1为感测放大器的现有技术；
图2为根据本案的一些实施例所绘示的一种感测放大装置与记忆体的关系示意图；
图3为根据本案的一些实施例所绘示的一种感测放大装置与记忆体的操作关系示意图；
图4为根据本案的一些实施例所绘示的一种感测放大装置与记忆体的操作关系示意图；
图5为根据本案的一些实施例所绘示的一种感测放大装置与记忆体的操作关系示意图；
图6为根据本案的一些实施例所绘示的一种感测放大装置与记忆体的关系示意图。
具体实施方式
下文是举实施例配合所附附图作详细说明，以更好地理解本案的态样，但所提供的实施例并非用以限制本揭示内容所涵盖的范围，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本揭示内容所涵盖的范围。此外，根据业界的标准及惯常做法，附图仅以辅助说明为目的，并未依照原尺寸作图，实际上各种特征的尺寸可任意地增加或减少以便于说明。下述说明中相同元件将以相同的符号标示来进行说明以便于理解。
在全篇说明书与权利要求书所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此揭露的内容中与特殊内容中的平常意义。某些用以描述本揭示内容的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本揭示内容的描述上额外的引导。
此外，在本文中所使用的用词“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指“包含但不限于”。此外，本文中所使用的“及/或”，包含相关列举项目中一或多个项目的任意一个以及其所有组合。
于本文中，当一元件被称为“连接”或“耦接”时，可指“电性连接”或“电性耦接”。“连接”或“耦接”亦可用以表示二或多个元件间相互搭配操作或互动。此外，虽然本文中使用“第一”、“第二”、…等用语描述不同元件，该用语仅是用以区别以相同技术用语描述的元件或操作。除非上下文清楚指明，否则该用语并非特别指称或暗示次序或顺位，亦非用以限定本发明。
请参考图2。图2为根据本案的一些实施例所绘示的一种感测放大装置100与记忆体500、600的关系示意图。为利于理解，先行说明记忆体500、600。图中的记忆体500、600以相变化记忆体(PCM)为例，然不以此为限。如图2所示，记忆体装置500、600皆包含由字元线(word line)WL1、WL2与位元线(bit line)BL1、BL2所组成的记忆体阵列510、610及位元线驱动电路520、620。记忆体阵列510、610包含多个记忆体单元(图中以记忆体单元MA1、MA2为例)。位元线驱动电路520、620包含信号线DL1、DL2。
请继续参阅图2，感测放大装置100包含第一输入端110、第二输入端120、参考单元130、开关单元140及感测放大器150。于连接关系上，第一输入端110透过记忆体500的位元线驱动电路520以耦接于第一记忆体单元MA1，第二输入端120则透过记忆体600的位元线驱动电路620以耦接于第二记忆体单元MA2，如此架构，则可于需要时通过第一输入端110及第二输入端120来读取第一记忆体单元MA1及第二记忆体单元MA2的数据。参考单元130用以提供参考信号。开关单元140选择性地耦接于第一输入端110、第二输入端120及参考单元130。
于操作关系上，感测放大器150的两端点，可通过开关单元140的切换以使感测放大器150的两端点分别耦接于第一输入端110及第二输入端120，以工作于双记忆体单元模式，或通过开关单元140的切换以使感测放大器150的两端点其中一者耦接于第一输入端110或第二输入端120，并使感测放大器150的两端点其中另一者耦接于参考单元130，以工作于单记忆体单元模式。于本案的实施例中，感测放大装置100可操作于双记忆体单元模式或单记忆体单元模式。双记忆体单元模式是指以两个记忆体单元储存一笔数据的操作模式，而单记忆体单元模式是指以单个记忆体单元储存一笔数据的操作模式，将于以下段落进行描述。
请参阅图3，其是根据本案的一些实施例所绘示的一种感测放大装置100与记忆体500、600的操作关系示意图。如图所示，感测放大器150的两端点分别为第一端与第二端。开关单元140包含第一开关SW1及第二开关SW2。第一开关SW1选择性地耦接于第一输入端110与感测放大器150的第一端。第二开关SW2选择性地耦接于第二输入端120与感测放大器150的第二端。当工作于双记忆体单元模式时，第一开关SW1导通以耦接第一输入端110与感测放大器150的第一端，且第二开关SW2导通以耦接第二输入端120与感测放大器150的第二端，如此，即可通过感测放大器150透过路径I1及路径I2来读取并比较第一记忆体单元MA1及第二记忆体单元MA2的数据，并根据比较结果提供输出数据DOUT。
请参阅图4，其是根据本案的一些实施例所绘示的一种感测放大装置100与记忆体500、600的操作关系示意图。如图所示，开关单元140还包含第三开关SW3，第三开关SW3选择性地耦接于参考单元130与感测放大器150的第二端。当工作于单记忆体单元模式时，第一开关SW1导通以耦接第一输入端110与感测放大器150的第一端，且第三开关SW3导通以耦接参考单元130与感测放大器150的第二端，如此，即可通过感测放大器150透过路径I3来读取第一记忆体单元MA1的数据，并透过路径I4来读取参考单元130的参考数据，从而比较上述数据，以根据比较结果提供输出数据DOUT。
请参阅图5，其是根据本案的一些实施例所绘示的一种感测放大装置100与记忆体500、600的操作关系示意图。如图所示，开关单元140还包含第四开关SW4，第四开关SW4选择性地耦接于参考单元130与感测放大器150的第一端。当工作于单记忆体单元模式时，第二开关SW2导通以耦接第二输入端120与感测放大器150的第二端，且第四开关SW4导通以耦接参考单元130与感测放大器150的第一端，如此，即可通过感测放大器150透过路径I5来读取参考单元130的参考数据，并透过路径I6来读取第二记忆体单元MA2的数据，从而比较上述数据，以根据比较结果提供输出数据DOUT。
在一些实施例中，单记忆体单元模式为感测放大器150透过记忆体500、600的位元线驱动电路520、620以读取第一记忆体单元MA1及第二记忆体单元MA2其中一者的值以及读取参考单元130的值，以决定一笔数据。双记忆体单元模式则为感测放大器150读取第一记忆体单元MA1的值及第二记忆体单元MA2的值，以决定一笔数据。
在一些实施例中，第一记忆体单元MA1及第二记忆体单元MA2每一者皆包含记忆元件或记忆层(未绘示)。记忆元件或记忆层由特定材料制成，其中此特定材料可基于外部操作条件改变其内部元件状态(例如：晶态/非晶态、磁场等等)而具有不同的电性。如此，依据记忆层所呈现的不同电性(例如：电阻、磁阻等等)，第一记忆体单元MA1及第二记忆体单元MA2可等效储存不同的数据。
此外，参考单元130包含参考元件或记忆层(未绘示)。参考元件或记忆层的材料与结构与上述的记忆元件的材料与结构相同。
于部分实施例中，第一记忆体单元MA1及第二记忆体单元MA2以及参考单元130可为相变化(phase change)随机存取式记忆体单元，其中记忆元件或记忆层可由硫族化物等材料实现，但不限于此。在不同的操作温度下，记忆层具有不同的结晶状态，以等效储存不同的数据。
图6为根据本案的一些实施例所绘示的一种感测放大装置与记忆体的关系示意图。在此实施例中，如图所示，感测放大装置100A包含电流镜160A、第一晶体管T1、第二晶体管T2、第一比较器CA1、第二比较器CA2、参考单元130A、第一输入端110A、第二输入端120A、开关单元140A及感测放大器150A。电流镜160A包含第一输出端O1及第二输出端O2。第一晶体管T1包含第一端、第二端与控制端，其第一端耦接于电流镜160A的第一输出端O1。第二晶体管T2包含第一端、第二端与控制端，其第一端耦接于电流镜160A的第二输出端O2。
此外，第一比较器CA1包含第一输入端、第二输入端及第一输出端，第一输入端用以接收偏压信号REF BIAS，第二输入端耦接于第一晶体管T1的第二端，第一输出端耦接于第一晶体管T1的控制端。第二比较器CA2包含第三输入端、第四输入端及第二输出端，第三输入端用以接收偏压信号REFBIAS，第四输入端耦接于第二晶体管T2的第二端，第二输出端耦接于第二晶体管T2的控制端。参考单元130A用以提供参考信号。第一输入端110A透过记忆体500的位元线驱动电路520以耦接于第一记忆体单元MA1。第二输入端120A透过记忆体600的位元线驱动电路620以耦接于第二记忆体单元MA2，如此架构，则可于需要时通过第一输入端110A及第二输入端120A来读取第一记忆体单元MA1及第二记忆体单元MA2的数据。
再者，开关单元140A选择性地耦接于第一输入端110A、第二输入端120A、参考单元130A、第一晶体管T1及第二晶体管T2。感测放大器150A包含两端点，通过开关单元140A的切换以使感测放大器150A的两端点分别耦接于第一输入端110A及第二输入端120A，以工作于双记忆体单元模式，或通过开关单元140A的切换以使感测放大器150A的两端点其中一者耦接于第一输入端110A或第二输入端120A，并使感测放大器150A的两端点其中另一者耦接于参考单元130A，以工作于单记忆体单元模式。
举例而言，感测放大器150A的两端点分别为第一端与第二端。开关单元140A包含第一开关SW1及第二开关SW2。第一开关SW1选择性地耦接于第一输入端110A与感测放大器150A的第一端。第二开关SW2选择性地耦接于第二输入端120A与感测放大器150A的第二端。当工作于双记忆体单元模式时，第一开关SW1导通以耦接第一输入端110A与感测放大器150A的第一端，且第二开关SW2导通以耦接第二输入端120A与感测放大器150A的第二端，如此，即可通过感测放大器150A来读取并比较第一记忆体单元MA1及第二记忆体单元MA2的数据，并根据比较结果提供输出数据DOUT。
在另一实施例中，如图所示，开关单元140A还包含第三开关SW3，第三开关SW3选择性地耦接于参考单元130A与感测放大器150A的第二端。当工作于单记忆体单元模式时，第一开关SW1导通以耦接第一输入端110A与感测放大器150A的第一端，且第三开关SW3导通以耦接参考单元130A与感测放大器150A的第二端，如此，即可通过感测放大器150A来读取第一记忆体单元MA1的数据，并读取参考单元130A的参考数据，从而比较上述数据，以根据比较结果提供输出数据DOUT。
于再一实施例中，如图所示，开关单元140A还包含第四开关SW4，第四开关SW4选择性地耦接于参考单元130A与感测放大器150的第一端。当工作于单记忆体单元模式时，第二开关SW2导通以耦接第二输入端120A与感测放大器150A的第二端，且第四开关SW4导通以耦接参考单元130A与感测放大器150A的第一端，如此，即可通过感测放大器150A来读取参考单元130A的参考数据，并读取第二记忆体单元MA2的数据，从而比较上述数据，以根据比较结果提供输出数据DOUT。
综上所述，本案内容揭示一种感测放大装置。为避免单个记忆体单元进行数据读取的判断容易造成误差的问题，可透过读取双记忆体单元的数据以判断记忆体单元中所储存的数据是“1”或“0”，以增加判断记忆体单元的数据的准确性，如此，感测放大装置需要一并进行调整，以符合读取双记忆体单元的数据的需求。再者，于需要时，可将记忆体调整至单记忆体操作模式，以增加记忆体装置的容量，此时，本案的感测放大装置的结构配置亦可应用于单记忆体操作模式。
虽然本揭示内容已以实施方式揭露如上，然其并非用以限定本揭示内容，任何熟悉此技艺者，在不脱离本揭示内容的精神和范围内，当可作各种更动与润饰，因此本揭示内容的保护范围当视所附的权利要求书所界定的范围为准。

Claims (10)

1.一种感测放大装置，其特征在于，包含：
一第一记忆体，包括：多个第一记忆体单元，以及一第一位元线驱动电路；
一第二记忆体，包括：多个第二记忆体单元，以及一第二位元线驱动电路；
一第一输入端，透过该第一记忆体的第一位元线驱动电路以耦接于该第一记忆体单元；
一第二输入端，透过该第二记忆体的第二位元线驱动电路以耦接于该第二记忆体单元；
一参考单元，用以提供一参考信号；
一开关单元，选择性地耦接于该第一输入端、该第二输入端及该参考单元；以及
一感测放大器，包含两端点，其中通过该开关单元的切换以使该感测放大器的该两端点分别耦接于该第一输入端及该第二输入端，以工作于双记忆体单元模式，或通过该开关单元的切换以使该感测放大器的该两端点其中一者耦接于该第一输入端或该第二输入端，并使该感测放大器的该两端点其中另一者耦接于该参考单元，以工作于单记忆体单元模式。
2.根据权利要求1所述的感测放大装置，其特征在于，该感测放大器的该两端点分别为一第一端与一第二端，其中该开关单元包含：
一第一开关，选择性地耦接于该第一输入端与该感测放大器的该第一端；以及
一第二开关，选择性地耦接于该第二输入端与该感测放大器的该第二端，其中当工作于该双记忆体单元模式时，该第一开关导通以耦接该第一输入端与该感测放大器的该第一端，且该第二开关导通以耦接该第二输入端与该感测放大器的该第二端。
3.根据权利要求2所述的感测放大装置，其特征在于，该开关单元还包含：
一第三开关，选择性地耦接于该参考单元与该感测放大器的该第二端，其中当工作于该单记忆体单元模式时，该第一开关导通以耦接该第一输入端与该感测放大器的该第一端，且该第三开关导通以耦接该参考单元与该感测放大器的该第二端。
4.根据权利要求3所述的感测放大装置，其特征在于，该开关单元还包含：
一第四开关，选择性地耦接于该参考单元与该感测放大器的该第一端，其中当工作于该单记忆体单元模式时，该第二开关导通以耦接该第二输入端与该感测放大器的该第二端，且该第四开关导通以耦接该参考单元与该感测放大器的该第一端。
5.根据权利要求4所述的感测放大装置，其特征在于，该单记忆体单元模式为该感测放大器读取该第一记忆体单元及该第二记忆体单元其中一者的值以及读取该参考单元的值，以决定一笔数据；该双记忆体单元模式为该感测放大器读取该第一记忆体单元的值及该第二记忆体单元的值，以决定一笔数据。
6.根据权利要求5所述的感测放大装置，其特征在于，每一个该第一记忆体单元及该第二记忆体单元包含一记忆元件，该参考单元包含一参考元件，该参考元件的材料与结构与该记忆元件相同。
7.根据权利要求6所述的感测放大装置，其特征在于，该记忆元件与该参考元件为相变化记忆元件。
8.一种感测放大装置，其特征在于，包含：
一电流镜，包含一第一输出端及一第二输出端；
一第一晶体管，包含耦接于该电流镜的该第一输出端的一第一端；
一第二晶体管，包含耦接于该电流镜的该第二输出端的一第一端；
一第一比较器，包含一第一输入端、一第二输入端及一第一输出端，其中该第一输入端用以接收一第一偏压信号，该第二输入端耦接于该第一晶体管的一第二端，该第一输出端耦接于该第一晶体管的一控制端；
一第二比较器，包含一第三输入端、一第四输入端及一第二输出端，其中该第三输入端用以接收一第二偏压信号，该第四输入端耦接于该第二晶体管的一第二端，该第二输出端耦接于该第二晶体管的一控制端；
一参考单元，用以提供一参考信号；
一第一记忆体，包括：多个第一记忆体单元，以及一第一位元线驱动电路；
一第二记忆体，包括：多个第二记忆体单元，以及一第二位元线驱动电路；
一第一输入端，透过该第一记忆体的第一位元线驱动电路以耦接于该第一记忆体单元；
一第二输入端，透过该第二记忆体的第二位元线驱动电路以耦接于该第二记忆体单元；
一开关单元，选择性地耦接于该第一输入端、该第二输入端及该参考单元；以及
一感测放大器，包含两端点，其中通过该开关单元的切换以使该感测放大器的该两端点分别耦接于该第一输入端及该第二输入端，以工作于双记忆体单元模式，或通过该开关单元的切换以使该感测放大器的该两端点其中一者耦接于该第一输入端或该第二输入端，并使该感测放大器的该两端点其中另一者耦接于该参考单元，以工作于单记忆体单元模式。
9.根据权利要求8所述的感测放大装置，其特征在于，该感测放大器的该两端点分别为一第一端与一第二端，其中该开关单元包含：
一第一开关，选择性地耦接于该第一输入端与该感测放大器的该第一端；以及
一第二开关，选择性地耦接于该第二输入端与该感测放大器的该第二端，其中当工作于该双记忆体单元模式时，该第一开关导通以耦接该第一输入端与该感测放大器的该第一端，且该第二开关导通以耦接该第二输入端与该感测放大器的该第二端。
10.根据权利要求9所述的感测放大装置，其特征在于，该开关单元还包含：
一第三开关，选择性地耦接于该参考单元与该感测放大器的该第二端，其中当工作于该单记忆体单元模式时，该第一开关导通以耦接该第一输入端与该感测放大器的该第一端，且该第三开关导通以耦接该参考单元与该感测放大器的该第二端；以及
一第四开关，选择性地耦接于该参考单元与该感测放大器的该第一端，其中当工作于该单记忆体单元模式时，该第二开关导通以耦接该第二输入端与该感测放大器的该第二端，且该第四开关导通以耦接该参考单元与该感测放大器的该第一端。
CN201811591518.1A 2018-12-25 2018-12-25 感测放大装置 Active CN109360593B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811591518.1A CN109360593B (zh) 2018-12-25 2018-12-25 感测放大装置
US16/361,199 US10679681B1 (en) 2018-12-25 2019-03-21 Sensing-amplifying device
US16/820,686 US20200219543A1 (en) 2018-12-25 2020-03-16 Sensing-amplifying device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811591518.1A CN109360593B (zh) 2018-12-25 2018-12-25 感测放大装置

Publications (2)

Publication Number Publication Date
CN109360593A CN109360593A (zh) 2019-02-19
CN109360593B true CN109360593B (zh) 2023-09-22

Family

ID=65329370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811591518.1A Active CN109360593B (zh) 2018-12-25 2018-12-25 感测放大装置

Country Status (2)

Country Link
US (2) US10679681B1 (zh)
CN (1) CN109360593B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872644B2 (en) 2018-07-13 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Boost bypass circuitry in a memory storage device
US11056208B1 (en) * 2020-02-26 2021-07-06 Globalfoundries U.S. Inc. Data dependent sense amplifier with symmetric margining
US11710519B2 (en) * 2021-07-06 2023-07-25 Macronix International Co., Ltd. High density memory with reference memory using grouped cells and corresponding operations
US20230009065A1 (en) * 2021-07-06 2023-01-12 Macronix International Co., Ltd. High density memory with reference cell and corresponding operations

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW564426B (en) * 2002-07-09 2003-12-01 Macronix Int Co Ltd Circuit and method of sensing amplifier with adjustable reference terminal bit line load
TW200719348A (en) * 2005-11-11 2007-05-16 Ind Tech Res Inst Load-balnaced apparatus of memory
TW200805393A (en) * 2006-07-06 2008-01-16 Ind Tech Res Inst Multiple state sense amplifier for memory architecture
CN101178927A (zh) * 2006-11-06 2008-05-14 财团法人工业技术研究院 应用于存储器的多稳态感测放大器
TW201401288A (zh) * 2012-06-21 2014-01-01 Ememory Technology Inc 具有參考字元線之快閃記憶體裝置
CN104217744A (zh) * 2013-06-04 2014-12-17 力旺电子股份有限公司 电流感测放大器及其感测方法
TW201629964A (zh) * 2014-09-30 2016-08-16 台灣積體電路製造股份有限公司 記憶體裝置與其控制方法
CN107958688A (zh) * 2016-10-17 2018-04-24 旺宏电子股份有限公司 非易失性存储装置的感测电路及方法
CN209103822U (zh) * 2018-12-25 2019-07-12 江苏时代全芯存储科技股份有限公司 感测放大装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7259982B2 (en) * 2005-01-05 2007-08-21 Intel Corporation Reading phase change memories to reduce read disturbs
US10586832B2 (en) * 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
IT201700114539A1 (it) * 2017-10-11 2019-04-11 St Microelectronics Srl Circuito e metodo di lettura con migliorate caratteristiche elettriche per un dispositivo di memoria non volatile
IT201800000632A1 (it) * 2018-01-09 2019-07-09 St Microelectronics Srl Dispositivo per commutare tra diverse modalita' di lettura di una memoria non volatile e metodo di lettura di una memoria non volatile
US10867653B2 (en) * 2018-04-20 2020-12-15 Micron Technology, Inc. Access schemes for protecting stored data in a memory device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW564426B (en) * 2002-07-09 2003-12-01 Macronix Int Co Ltd Circuit and method of sensing amplifier with adjustable reference terminal bit line load
TW200719348A (en) * 2005-11-11 2007-05-16 Ind Tech Res Inst Load-balnaced apparatus of memory
TW200805393A (en) * 2006-07-06 2008-01-16 Ind Tech Res Inst Multiple state sense amplifier for memory architecture
CN101178927A (zh) * 2006-11-06 2008-05-14 财团法人工业技术研究院 应用于存储器的多稳态感测放大器
TW201401288A (zh) * 2012-06-21 2014-01-01 Ememory Technology Inc 具有參考字元線之快閃記憶體裝置
CN104217744A (zh) * 2013-06-04 2014-12-17 力旺电子股份有限公司 电流感测放大器及其感测方法
TW201629964A (zh) * 2014-09-30 2016-08-16 台灣積體電路製造股份有限公司 記憶體裝置與其控制方法
CN107958688A (zh) * 2016-10-17 2018-04-24 旺宏电子股份有限公司 非易失性存储装置的感测电路及方法
CN209103822U (zh) * 2018-12-25 2019-07-12 江苏时代全芯存储科技股份有限公司 感测放大装置

Also Published As

Publication number Publication date
US10679681B1 (en) 2020-06-09
US20200219543A1 (en) 2020-07-09
US20200202904A1 (en) 2020-06-25
CN109360593A (zh) 2019-02-19

Similar Documents

Publication Publication Date Title
CN109360593B (zh) 感测放大装置
US7852665B2 (en) Memory cell with proportional current self-reference sensing
US7440314B2 (en) Toggle-type magnetoresistive random access memory
US11869588B2 (en) Three-state programming of memory cells
US8036015B2 (en) Resistive memory
TW201316338A (zh) 電阻式記憶體裝置、佈局結構與其感測電路
JP5093234B2 (ja) 磁気ランダムアクセスメモリ
JP2020047317A (ja) 不揮発性記憶装置
TWI623939B (zh) 記憶體裝置與其控制方法
US11527276B2 (en) Semiconductor storage device
JP4863157B2 (ja) 半導体記憶装置及び半導体記憶装置の動作方法
JP3853199B2 (ja) 半導体記憶装置及び半導体記憶装置の読み出し方法
JP5288103B2 (ja) 磁気ランダムアクセスメモリ及びデータ読み出し方法
US8045367B2 (en) Phase change memory
US11521679B2 (en) Memory device for canceling sneak current
US11495278B2 (en) Memory device
CN209103822U (zh) 感测放大装置
CN113436663A (zh) 存储装置
US11823738B2 (en) Resistive memory apparatus
CN109448771B (zh) 记忆体装置
US20240071489A1 (en) Cascoded sense amplifiers for self-selecting memory
US20200202929A1 (en) Memory device
CN113539317A (zh) 存储器及存储器的读写方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: No. 601, Changjiang East Road, Huaiyin District, Huaian, Jiangsu

Applicant after: JIANGSU ADVANCED MEMORY TECHNOLOGY Co.,Ltd.

Applicant after: QUANXIN TECHNOLOGY Co.,Ltd.

Address before: 223300 No. 188 Huaihe East Road, Huaiyin District, Huaian City, Jiangsu Province

Applicant before: Jiangsu times all core storage technology Co.,Ltd.

Applicant before: QUANXIN TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
CB02 Change of applicant information

Address after: 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing

Applicant after: Beijing times full core storage technology Co.,Ltd.

Applicant after: QUANXIN TECHNOLOGY Co.,Ltd.

Address before: 223300 No. 601 East Changjiang Road, Huaiyin District, Huaian City, Jiangsu Province

Applicant before: JIANGSU ADVANCED MEMORY TECHNOLOGY Co.,Ltd.

Applicant before: QUANXIN TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20221201

Address after: 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing

Applicant after: Beijing times full core storage technology Co.,Ltd.

Address before: Room 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing 100094

Applicant before: Beijing times full core storage technology Co.,Ltd.

Applicant before: QUANXIN TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant