KR20150145157A

KR20150145157A - 오실레이터 및 이를 포함하는 메모리 장치

Info

Publication number: KR20150145157A
Application number: KR1020140105651A
Authority: KR
Inventors: 이형욱; 김승찬
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2014-06-18
Filing date: 2014-08-14
Publication date: 2015-12-29

Abstract

오실레이터는 기준전압과 내부노드의 전압을 비교하는 비교부; 상기 비교부의 출력을 반전하여 출력노드로 전달하는 반전부; 상기 출력노드의 전압에 응답하여 상기 내부노드를 풀업 구동하는 풀업 구동부; 상기 내부노드에 연결된 캐패시터; 상기 내부노드의 전하를 방전하기 위한 방전부; 및 상기 내부노드에 일단이 연결되고, 상기 방전부에 타단이 연결되고, 상기 출력노드의 전압에 응답하여 온/오프되는 패스 게이트를 포함할 수 있다.

Description

오실레이터 및 이를 포함하는 메모리 장치{OSCILLATOR AND MEMORY DEVICE INCLUDING THE SAME}

본 특허문헌은 오실레이터 및 메모리 장치에 관한 것이다.

메모리 장치, IC 칩, 마이크로 컨트롤러(micro controller) 및 펌프(pump) 등의 회로에서는 내부 회로 동작을 위해 주기신호가 사용되는데, 이러한 주기신호를 발생시키는 장치가 오실레이터(Oscillator)이다.

일반적으로 사용되는 오실레이터의 주기신호는 오실레이터가 동작하는 환경, 예를 들어 동작전압의 레벨 및 온도 등의 변화에 따라 주기가 바뀐다. 따라서 이러한 성질을 갖는 오실레이터를 이용해 동작 환경에 따라 메모리 장치가 동기하여 동작하는 주기신호의 주기를 조절함으로써 메모리 장치 등의 동작을 최적화하는 것이 가능하다.

상술한 바와 같이, 오실레이터를 이용해 특정 장치 또는 회로의 동작을 최적화할 수 있는 기술 중에 하나가 메모리 장치의 리프레시 동작이다. 메모리 장치의 메모리셀은 스위치역할을 하는 트랜지스터와 전하(데이터)를 저장하는 캐패시터로 구성되어 있다. 메모리 셀 내의 캐패시터에 전하가 있는가 없는가에 따라, 즉 캐패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이'(논리 1), '로우'(논리 0)를 구분한다.

데이터의 보관은 캐패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나 MOS트랜지스터의 PN결합 등에 의한 누설 전류가 있어서 캐패시터에 저장된 초기의 전하량이 소멸 되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량을 재충전해 주어야 한다. 이러한 동작은 주기적으로 반복되어야만 데이터의 기억이 유지되는데, 이러한 셀 전하의 재충전 과정을 리프레시(refresh)라 한다.

리프레시 중에서도 셀프 리프레시(self refresh)는 메모리 장치의 내부에서 자체적으로 수행되는 리프레시이며, 그 주기는 리텐션 타임(retention time)에 따라 최적화될 수 있다. 예를 들어 리텐션 타임이 긴 경우(저온) 리프레시 주기를 길게하여 소모 전류를 줄이고, 리텐션 타임이 짧은 경우(고온) 리프레시 주기를 짧게하여 데이터 소실의 가능성을 최소화할 수 있다.

메모리 장치의 리프레시 주기를 조절하기 위해 이용되는 것이 온도에 따라 가변되는 주기를 갖는 주기신호를 생성하는 오실레이터이다. 여기서, 데이터의 소실 방지와 소모 전력의 최소화를 위해서는 온도에 따라 주기신호의 주기를 설계자가 의도한 값으로 정확하게 조절하는 기술이 필요하다.

본 발명의 일 실시예는 회로의 내부 구성에 의해 발생하는 캐패시턴스를 차단하여, 온도에 따라 결정되는 주기로 정확하게 진동(oscillate)하는 주기 신호를 생성하는 오실레이터를 제공한다.

또한 본 발명의 일 실시예는 상술한 오실레이터를 이용해 셀프 리프레시 주기를 온도에 따라 최적화하면서, 소모 전력을 최소화할 수 있는 메모리 장치를 제공한다.

본 발명의 일 실시예에 따른 오실레이터는 기준전압과 내부노드의 전압을 비교하는 비교부; 상기 비교부의 출력을 반전하여 출력노드로 전달하는 반전부; 상기 출력노드의 전압에 응답하여 상기 내부노드를 풀업 구동하는 풀업 구동부; 상기 내부노드에 연결된 캐패시터; 상기 내부노드의 전하를 방전하기 위한 방전부; 및 상기 내부노드에 일단이 연결되고, 상기 방전부에 타단이 연결되고, 상기 출력노드의 전압에 응답하여 온/오프되는 패스 게이트를 포함할 수 있다.

본 발명의 일 실시예에 따른 오실레이터는 기준전압과 내부노드의 전압을 비교하는 비교부; 상기 비교부의 출력을 반전하여 출력노드로 전달하는 반전부; 상기 출력노드의 전압에 응답하여 상기 내부노드를 풀업 구동하는 풀업 구동부; 상기 내부노드에 연결된 캐패시터; 상기 내부노드의 전하를 방전하기 위한 다수의 방전부; 선택정보에 응답하여 상기 다수의 방전부 중 하나 이상의 방전부를 선택하는 선택부; 및 상기 내부노드에 일단이 연결되고, 상기 다수의 방전부 중 대응하는 방전부에 타단이 연결되고, 상기 대응하는 방전부가 선택된 경우 상기 출력노드의 전압에 따라 온/오프되는 다수의 패스 게이트를 포함할 수 있다.

본 발명의 일 실시예에 따른 메모리 장치는 다수의 메모리 셀을 포함하는 셀 어레이; 고정된 주기를 갖는 제1주기신호를 생성하는 제1주기신호 생성부; 다수의 방전부 및 상기 다수의 방전부 중 대응하는 방전부와 내부노드 사이에 연결되고, 상기 대응하는 방전부가 선택된 경우 제2주기신호의 레벨에 따라 온/오프되는 다수의 패스 게이트를 포함하고, 상기 다수의 방전부 중 선택된 방전부에 의해 내부노드가 방전되는 속도에 대응하는 주기를 갖는 상기 제2주기신호를 생성하는 제2주기신호 생성부; 및 셀프 리프레시 모드에서 상기 제1 및 제2주기신호 중 주기가 짧은 주기신호에 대응하는 주기로 상기 메모리 셀들을 리프레시하는 제어부를 포함할 수 있다.

본 기술은 회로 내부 구성에 의해 발생하는 캐패시턴스를 효과적으로 차단하여, 온도에 따라 결정되는 주기로 정확하게 진동하는 주기신호를 생성한다.

또한 본 기술은 상술한 오실레이터를 이용해 메모리 장치의 셀프 리프레시 주기를 온도에 따라 최적화하면서, 메모리 장치의 소모 전력을 최소화할 수 있다.

도 1은 오실레이터의 구성도,
도 2은 도 1의 오실레이터의 문제점을 설명하기 위한 도면,
도 3는 본 발명의 일 실시예에 따른 오실레이터의 구성도,
도 4는 본 발명의 일 실시예에 따른 오실레이터의 구성도,
도 5는 도 1의 오실레이터와 도 4의 오실레이터의 차이점을 설명하기 위한 도면,
도 6은 본 발명의 일 실시예에 따른 메모리 장치의 구성도,
도 7는 온도에 따른 메모리 장치의 리프레시 주기에 대해 설명하기 위한 도면.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 1은 본 발명의 일 실시예에 따른 오실레이터의 구성도이다.

도 1에 도시된 바와 같이, 오실레이터는 비교부(110), 반전부(120), 풀업 구동부(130), 캐패시터(140), 다수의 방전부(150_1 - 150_N), 다수의 연결부(160_1 - 160_N) 및 제어부(170)를 포함할 수 있다.

도 1을 참조하여 오실레이터의 동작에 대해 설명한다.

비교부(110)는 기준전압(VREF)와 내부노드(IN)의 전압(VIN, 이하 내부전압(VIN)이라 함)을 입력받아, 기준전압(VREF)과 내부전압(VIN)을 비교한 결과를 출력(A)한다. 비교부(110)는 기준전압(VREF)의 레벨이 내부전압(VIN)의 레벨보다 높으면, '하이'를 출력하고, 내부 전압(VIN)의 레벨이 기준전압(VREF)의 레벨보다 높으면 '로우'를 출력할 수 있다.

반전부(120)는 비교부(110)의 출력(A)을 반전 및 지연시켜 출력노드(OUT)로 전달한다. 반전부(120)는 직렬 연결된 홀수개의 인버터(INV_1 - INV_M)를 포함할 수 있다. 반전부(120)의 지연값은 인버터들(INV_1 - INV_M)의 개수에 따라 조절될 수 있다. 인버터들(INV_1 - INV_M)의 개수가 증가하면 반전부(120)의 지연값도 증가하고, 인버터들(INV_1 - INV_M)의 개수가 감소하면 반전부(120)의 지연값도 감소한다. 출력노드(OUT)의 전압은 비교부(110)의 출력(A)과 반대값을 가지되, 비교부(110)의 출력(A)이 '로우'에서 '하이'로 천이하면 반전부(120)의 지연값만큼 지난 후 '하이'에서 '로우'로 천이하고, 비교부(110)의 출력(A)이 '하이'에서 '로우'로 천이하면 반전부(120)의 지연값만큼 지난 후 '로우'에서 '하이'로 천이한다.

풀업 구동부(130)는 출력노드(OUT)의 전압에 응답하여 내부노드(IN)를 전원전압(VDD)으로 풀업구동한다. 풀업 구동부(130)는 일단이 내부노드(IN)이 연결되고, 타단에 전원전압(VDD)이 인가되고, 출력노드(OUT)의 전압에 응답하여 온/오프되는 피모스 트랜지스터(P)를 포함할 수 있다. 풀업 구동부(130)는 출력노드(OUT)의 전압이 하이레벨이면 턴오프되고, 출력노드(OUT)의 전압이 로우레벨이면 턴온되어 내부노드(IN)를 전원전압(VDD)으로 풀업구동 한다.

캐패시터(140)는 내부노드(IN)에 연결되며, 풀업 구동부(130)에 의해 흐르는 전하를 저장한다. 캐패시터(140)는 내부노드(IN)에 존재하는 캐패시턴스의 총합을 등가적으로 표현한 것으로, 설계된 캐패시터의 캐패시턴스 값과 내부노드(IN)에 존재하는 기생 캐패시턴스 값을 합한 캐패시턴스 값을 가질 수 있다.

다수의 방전부(150_1 - 150_N)는 내부노드(IN)에 연결되고, 선택된 경우 내부노드(IN)의 전하(캐패시터(140)에 저장된 전하)를 방전한다. 각각의 방전부(150_1 - 150_N)는 다이오드 구조로 연결된 하나 이상의 엔모스 트랜지스터(N_1<1:3> - N_N<1:3>)를 포함할 수 있다. 여기서 다이오드 구조란 엔모스 트랜지스터의 드레인(drain)과 게이트(gate)가 연결된 구조를 나타낼 수 있다.

다수의 방전부(150_1 - 150_N)의 일단은 다수의 연결부(160_1 - 160_N) 중 대응하는 연결부(160_1 - 160_N)에 일단이 연결된다. 다수의 연결부(160_1 - 160_N)는 일단에 기저전압(VSS)이 인가되며, 다수의 선택신호(SEL<1:N>) 중 대응하는 선택신호(SEL<1:N>)에 의해 온/오프될 수 있다. 다수의 연결부(160_1 - 160_N)는 각각 일단이 대응하는 방전부에 연결되고, 타단으로 기저전압(VSS)이 인가되고, 대응하는 선택신호에 응답하여 온/오프되는 엔모스 트랜지스터(N_1<4> - N_N<4>)를 포함할 수 있다.

제어부(170)는 선택정보(SEL_INF)에 응답하여 다수의 방전부(150_1 - 150_N) 중 일부 또는 전부를 선택하고, 출력노드(OUT)의 전압에 응답하여 선택된 방전부에 대응하는 연결부가 턴온되거나 턴오프되도록 다수의 선택신호(SEL<1:N>)를 생성한다. 예를 들어 제어부(170)는 출력노드(OUT)의 전압이 로우레벨이면, 대응하는 방전부의 선택 여부에 관계없이 모든 연결부(160_1 - 160_N)가 턴오프되도록 선택신호(SEL<1:N>)를 생성한다('SEL<1:N>'을 모두 비활성화함). 또한 제어부(170)는 출력노드(OUT)의 전압이 하이레벨이면 선택된 방전부에 대응하는 연결부는 턴온되고, 나머지 연결부는 턴오프되도록 선택신호(SEL<1:N>)를 생성한다('SEL<1>'를 활성화하고, 'SEL<2:N>'을 비활성화함).

상술한 내용을 바탕으로 오실레이터가 주기신호(OSC)를 생성하는 동작에 대해 설명한다. 오실레이터는 출력노드(OUT)에서 소정의 주기를 갖는 주기신호(OSC)를 생성한다. 이하에서는 다수의 방전부(150_1 - 150_N) 중 1개의 방전부(150_1)가 선택된 경우에 대해 설명한다.

기준전압(VREF)이 내부전압(VIN)보다 높으면 비교부(110)는 하이를 출력하고, 출력노드(OUT)의 전압은 로우 레벨이 된다. 주기신호(OSC)가 로우 레벨이므로 풀업 구동부(130)는 턴온되고, 제어부(170)는 모든 선택신호(SEL<1:N>)를 비활성화(로우)하여 모든 연결부(160_1 - 160_N)가 턴오프된다. 모든 방전부(150_1 - 150_N)가 비활성화되었으므로, 풀업 구동부(130)에 의해 캐패시터(140)가 충전되면서 내부전압(VIN)이 점점 높아진다.

내부전압(VIN)이 기준전압(VREF)보다 높아지면 비교부(110)의 출력이 하이에서 로우로 천이하고, 소정의 시간이 지난 후에 주기신호(OSC)가 로우 레벨에서 하이 레벨로 천이한다. 따라서 풀업 구동부(130)가 턴오프되고, 제어부(170)는 선택된 방전부(150_1)에 대응하는 연결부(160_1)가 턴온되도록 'SEL<1>'를 활성화(하이)하고, 나머지 선택신호들(SEL<2:N>)을 비활성화한다. 캐패시터(140)에 저장된 전하가 선택된 방전부(150_1)에 의해 방전되면서 내부전압(VIN)이 점점 낮아진다.

내부전압(VIN)이 기준전압(VREF)보다 낮아지면 비교부(110)의 출력이 로우에서 하이로 천이하고, 소정의 시간이 지난 후에 주기신호(OSC)가 하이 레벨에서 로우 레벨로 천이한다. 따라서 풀업 구동부(130)가 턴온되고, 상술한 바와 동일하게 내부전압(VIN)의 레벨이 상승한다. 위와 같이, 주기신호(OSC)의 레벨은 내부전압(VIN)과 기준전압(VREF)의 대소 관계에 따라 진동한다. 이때 주기신호(OSC)의 주기는 반전부(120)의 지연값, 캐패시터(140)에 전하가 충전되는 속도 및 방전부(150_1 - 150_N)가 전하를 방전하는 속도 등에 따라 달라진다.

특히 주기신호(OSC)의 주기는 방전부(150_1 - 150_N)가 전하를 방전하는 속도가 빨라지면 짧아지고, 방전부(150_1 - 150_N)가 전하를 방전하는 속도가 느려지면 길어진다. 여기서 방전부(150_1 - 150_N)가 전하를 방전하는 능력은 온도에 따라 달라진다. 온도가 상승하면 방전부(150_1 - 150_N)가 전하를 방전하는 능력은 점점 커지고, 온도가 하강하면 방전부(150_1 - 150_N)가 전하를 방전하는 능력은 점점 작아진다. 따라서 도 1의 오실레이터가 생성하는 주기신호(OSC)의 주기는 온도에 따라 조절된다.

또한 다수의 방전부(150_1 - 150_N) 중 선택된 방전부의 개수에 따라 캐패시터(140)의 전하가 방전되는 속도가 달라지므로, 주기신호(OSC)의 주기는 방전부가 선택된 개수에 의해서 조절될 수 있다. 예를 들어, 선택된 방전부의 개수가 많아지면 주기신호(OSC)의 주기가 짧아지고, 선택된 방전부의 개수가 적어지면 주기신호(OSC)의 주기가 길어질 수 있다.

도 2은 도 1의 오실레이터의 문제점을 설명하기 위한 도면이다.

도 2에 도시된 바와 같이, 각각의 방전부(150_1 - 150_N)에 포함된 트랜지스터(N_1<1:3> - N_N<1:3>)의 드레인(D)과 소스(S) 사이 및 게이트(G)와 소스(S) 사이에는 기생 캐패시턴스(C_DS, C_GS)가 존재한다. 이러한 기생 캐패시턴스는 캐패시터(140)의 충전을 지연시킬 수 있다. 또한 선택되지 않은 방전부의 기생 캐패시턴스는 선택된 방전부에 의한 캐패시터(140)의 방전을 지연시킬 수 있다. 즉, 방전부(150_1 - 150_N)에 존재하는 기생 캐패시턴스로 인해 캐패시터(140)의 충/방전이 느려지고, 주기신호(OSC)의 주기는 설계자의 의도도 보다 길어지게 된다.

도 3는 본 발명의 일 실시예에 따른 오실레이터의 구성도이다.

도 3에 도시된 바와 같이, 오실레이터는 비교부(310), 반전부(320), 풀업 구동부(330), 캐패시터(340), 방전부(350), 연결부(360) 및 패스 게이트(370)를 포함할 수 있다.

도 1 및 도 3을 참조하여 오실레이터에 대해 설명한다.

도 3의 오실레이터는 1개의 방전부(350)만을 포함하고, 방전부(350)와 내부노드(IN) 사이에 연결된 패스 게이트(370)를 포함한다. 패드 게이트(370)는 방전부(350)가 캐패시터(340)의 전하를 방전하지 않을 때 방전부(350)와 내부노드(IN)를 차단하는 역할을 수행한다. 패스 게이트(370)에 포함된 엔모스 트랜지스터(NT) 및 피모스 트랜지스터(PT)는 각각 일단과 타단이 연결될 수 있다.

연결부(360) 및 패스 게이트(370)는 출력노드(OUT)의 전압이 로우 레벨인 경우 턴오프되고, 출력노드(OUT)의 전압이 하이 레벨인 경우 턴온된다. 참고로 출력노드(OUT)에서 주기신호(OSC)가 생성된다. 패드 게이트(370)는 턴오프된 경우 방전부(350)에 전하가 흐르지 않도록 차단하여, 주기신호(OSC)의 주기에 미치는 방전부(350)에 포함된 트랜지스터(N<1:3>)의 기생 캐패시턴스의 영향을 차단한다.

패스 게이트(370)는 엔모스 트랜지스터 또는 피모스 트랜지스터 중 한 종류를 트랜지스터만 포함하는 것보다, 도 3에 도시된 바와 같이, 엔모스 트랜지스터 및 피모스 트랜지스터를 모두 포함하는 것이 훨씬 더 효과적이다. 내부전압(VIN)은 로우 레벨 및 하이 레벨 사이에서 변화하는데, 내부전압(VIN)이 로우 레벨인 경우 엔모스 트랜지스터(NT)에 의해, 내부전압(VIN)이 하이 레벨인 경우 피모스 트랜지스터(PT)에 의해 내부노드(IN)와 방전부가 효과적으로 차단될 수 있기 때문이다.

패스 게이트(370)를 제외한 나머지 구성(310 - 350)의 동작은 도 1의 설명에서 상술한 바와 동일하다. 따라서 오실레이터가 주기신호(OSC)를 생성하는 동작은 도 1의 설명에서 상술한 바와 동일하다. 도 3의 오실레이터는 방전부의 기생 캐패시턴스가 주기신호(OSC)의 주기에 미치는 영향을 효과적으로 차단함으로써 주기신호(OSC)의 주기가 온도의 변화에 따라 설계자가 의도한 정확한 주기를 가지도록 한다. 특히 특정 온도에서 주기신호(OSC)가 보다 짧은 주기를 갖도록 한다.

도 4는 본 발명의 일 실시예에 따른 오실레이터의 구성도이다.

도 4에 도시된 바와 같이, 오실레이터는 비교부(410), 반전부(420), 풀업 구동부(430), 캐패시터(440), 다수의 방전부(450_1 - 450_N), 다수의 연결부(460_1 - 460_N), 다수의 패스 게이트(470_1 - 470_N) 및 제어부(480)를 포함할 수 있다.

도 1 및 도 4을 참조하여 오실레이터에 대해 설명한다.

도 4의 오실레이터는 도 1의 오실레이터와 비교하여, 다수의 방전부(450_1 - 450_N) 중 대응하는 방전부와 내부노드(IN) 사이에 연결된 다수의 패스 게이트(470_1 - 470_N)를 더 포함한다. 패스 게이트(470_1 - 470_N)는 대응하는 연결부(460_1 - 460_N)와 동일한 선택신호(SEL<1:N>)에 의해 턴온되거나 턴오프될 수 있다. 패스 게이트(470_1 - 470_N) 각각은 엔모스 트랜지스터(NT_1 - NT_N) 및 피모스 트랜지스터(PT_1 - PT_N)를 포함할 수 있다. 패스 게이트(470_1 - 470_N)에 포함된 엔모스 트랜지스터(NT_1 - NT_N) 및 피모스 트랜지스터(PT_1 - PT_N)는 각각 일단과 타단이 연결될 수 있다.

패스 게이트(470_1 - 470_N)는 다수의 방전부(450_1 - 450_N) 중 선택되지 않은 방전부에 전하가 흐르지 않도록 차단한다. 이로 인해 캐패시터(440)를 충전하거나 선택된 방전부를 통해 캐패시터(440)를 방전시킬 때 방전부에 포함된 기생 캐패시턴스가 충/방전 속도에 영향을 미치지 않는다. 참고로 캐패시터(440)의 충전시 모든 방전부(450_1 - 450_N)의 기생 캐패시턴스가 충전 속도에 영향을 미치고, 캐패시터(440)의 방전시 선택되지 않은 방전부들의 기생 캐패시턴스가 방전 속도에 영향을 미칠 수 있다.

패스 게이트(470_1 - 470_N)를 제외한 나머지 구성의 동작은 도 1의 설명에서 상술한 바와 동일하다. 따라서 오실레이터가 주기신호(OSC)를 생성하는 동작은 도 1의 설명에서 상술한 바와 동일하다. 도 4의 오실레이터는 방전부들(450_1 - 450_N)의 기생 캐패시턴스가 주기신호(OSC)의 주기에 미치는 영향을 효과적으로 차단함으로써 주기신호(OSC)의 주기가 온도의 변화에 따라 설계자가 의도한 정확한 주기를 가지도록 한다. 특히 특정 온도에서 주기신호(OSC)가 보다 짧은 주기를 갖도록 한다.

도 5는 도 1의 오실레이터와 도 4의 오실레이터의 차이점을 설명하기 위한 도면이다. 도 5는 특정 온도에서 시간(t)에 따른 내부전압(VIN)의 그래프를 나타낸 것이다.

도 5에 도시된 바와 같이, 도 1의 오실레이터의 시간(t) - 내부전압(VIN) 곡선(OSC1)은 도 4의 오실레이터에서 시간(t) - 내부전압(VIN) 곡선(OSC2)보다 위쪽에 위치하게 된다. 참고로 오실레이터에서 선택된 방전부의 개수는 동일하다고 가정한다. 't₀'는 선택된 방전부의 방전이 시작되는 시점을 나타내고, 'V_INT'는 방전이 시작되기 직전의 내부전압(VIN)을 나타낸다.

기준전압(VREF)이 'VREF1'의 레벨은 갖는 경우 내부전압(VIN)의 레벨이 'V_INT'에서 'VREF1'까지 하강하는데 걸리는 시간은 도 1의 오실레이터가 't₂' - 't₀'이고, 도 4의 오실레이터가 't₁' - 't₀'으로 도 4의 오실레이터가 더 짧다. 이는 동일한 레벨의 기준전압을 사용하는 경우 특정 온도에서 도 1의 오실레이터에서 생성된 주기신호(이하 제1주기신호라 함)의 주기가 도 4의 오실레이터에서 생성된 주기신호(이하 제2주기신호라 함)의 주기보다 길다는 것을 나타낸다.

또한 내부전압(VIN)의 레벨이 'V_INT'에서 'VREF1'까지 하강하는데 걸리는 시간을 't₁' - 't₀'으로 설계하기 위해서는 도 1의 오실레이터는 'VREF2'의 레벨을 갖는 기준전압(VREF)을 사용해야하고, 도 2의 오실레이터는 'VREF1'의 레벨을 갖는 기준전압(VREF)을 사용해야 한다. 이는 동일한 주기를 갖는 주기신호를 생성하는 경우 특정 온도에서 도 1의 오실레이터가 도 2의 오실레이터보다 레벨이 높은 기준전압을 사용해야 한다는 것을 나타낸다.

오실레이터에서 사용하는 기준전압을 높이게 되면, 방전부에 포함된 트랜지스터들의 온도 - 주기 변화 특성이 나빠진다(온도에 따라 주기가 변화되는 정도가 둔화됨). 따라서 도 4의 오실레이터가 온도에 따라 필요한 주기를 갖는 주기신호를 생성하는데 유리하다.

도 6은 본 발명의 일 실시예에 따른 메모리 장치의 구성도이다.

도 6에 도시된 바와 같이, 메모리는 커맨드 입력부(610), 커맨드 디코더(620), 모드 설정부(630), 제1주기신호 생성부(640), 제2주기신호 생성부(650), 어드레스 카운팅부(660), 제어부(670) 및 셀 어레이(680)를 포함할 수 있다. 셀 어레이(680)는 각각 하나 이상의 메모리 셀(MC)이 연결된 다수의 워드라인(WL)을 포함할 수 있다.

도 6을 참조하여 메모리 장치에 대해 설명한다.

커맨드 입력부(610)는 커맨드(CMDs)를 입력받을 수 있다. 커맨드(CMDs)는 멀티 비트의 신호들을 포함할 수 있다. 커맨드 디코더(620)는 커맨드 입력부(610)를 통해 입력된 커맨드 신호들(CMDs)을 디코딩해 리프레시 커맨드(REF), 셀프 리프레시 진입 커맨드(ENTRY), 셀프 리프레시 종료 커맨드(EXIT)를 생성할 수 있다. 커맨드 디코더(620)는 리프레시 커맨드(REF), 셀프 리프레시 진입 커맨드(ENTRY), 셀프 리프레시 종료 커맨드(EXIT) 중 입력된 커맨드 신호들(CMDs)의 조합이 나타내는 커맨드를 활성화할 수 있다.

모드 설정부(630)는 메모리 장치의 셀프 리프레시 모드를 설정할 수 있다. 모드 설정부(630)는 셀프 리프레시 진입 커맨드(ENTRY)에 응답하여 메모리 장치가 셀프 리프레시 모드로 진입하도록 하고, 셀프 리프레시 종료 커맨드(EXIT)에 응답하여 메모리 장치가 셀프 리프레시 모드를 종료하도록 할 수 있다. 이를 위해 모드 설정부(630)는 셀프 리프레시 진입 커맨드(ENTRY)에 응답하여 셀프 리프레시 모드를 나타내는 셀프 리프레시 모드 신호(SELF_MODE)를 활성화하고, 셀프 리프레시 종료 커맨드(EXIT)에 응답하여 셀프 리프레시 모드 신호(SELF_MODE)를 비활성화할 수 있다.

제1주기신호 생성부(640)는 셀프 리프레시 모드 신호(SELF_MODE)가 활성화된 경우 고정된 주기를 갖는 제1주기신호(OSC1)를 생성한다. 여기서 고정된 주기를 갖는다는 것은 메모리 장치 내부의 온도의 변화에 관계없이 일정한 주기를 갖는다는 것을 나타낼 수 있다.

제2주기 신호 생성부(640)는 셀프 리프레시 모드 신호(SELF_MODE)가 활성화된 경우 온도에 따라 가변하는 주기를 갖는 제2주기신호(OSC2)를 생성한다. 제2주기 신호 생성부(640)는 도 3 또는 도 4의 오실레이터를 포함할 수 있다. 제2주기신호(OSC2)의 주기는 온도가 높아지면 짧아지고, 온도가 낮아지면 높아질 수 있다. 도 3 및 도 4에는 도시하지 않았으나 비교부(310, 410) 및 제어부(470) 등의 구성은 셀프 리프레시 모드 신호(SELF_MODE)를 입력받아, 셀프 리프레시 모드 신호(SELF_MODE)가 활성화된 경우 활성화되어 상술한 동작을 수행하고, 셀프 리프레시 모드 신호(SELF_MODE)가 비활성화된 경우 비활성화될 수 있다.

제어부(670)는 리프레시 커맨드(REF)에 응답하여 셀 어레이(680)를 리프레시 하되, 셀프 리프레시 모드(셀프 리프레시 모드 신호(SELF_MODE)가 활성화된 구간임)에서 제1 및 제2주기신호(OSC1, OSC2) 중 주기가 짧은 주기신호의 주기에 대응하는 주기로 셀 어레이(680)를 리프레시할 수 있다.

제어부(670)는 상술한 동작을 위해 셀프 리프레시 신호 생성부(671), 리프레시 신호 생성부(672) 및 워드라인 제어부(673)를 포함할 수 있다. 셀프 리프레시 신호 생성부(671)는 셀프 리프레시 모드 신호(SELF_MODE)가 활성화되면, 제1주기신호(OSC1)와 제2주기신호(OSC2)를 비교하여, 주기가 짧은 주기신호의 주기에 대응하는 주기로 셀프 리프레시 신호(SELF)를 활성화할 수 있다. 참고로 셀프 리프레시 신호(SELF)의 주기는 제1 및 제2주기신호(OSC1, OSC2) 중 주기가 짧은 주기신호의 주기와 동일하거나, 이를 분주한 것과 동일할 수 있다. 리프레시 신호 생성부(672)는 리프레시 커맨드(REF)에 응답하여 리프레시 신호(REFP)를 활성화하되, 셀프 리프레시 모드 신호(SELF_MODE)가 활성화된 경우 셀프 리프레시 신호(SELF)에 응답하여 리프레시 신호(REFP)를 활성화한다. 워드라인 제어부(673)는 리프레시 신호(REFP)가 활성화되면, 카운팅 어드레스(CNT_ADD)에 대응하는 워드라인(WL)을 리프레시한다.

어드레스 카운팅부(660)는 카운팅 어드레스(CNT_ADD)를 생성하되, 리프레시 신호(REFP)가 활성화될 때마다 카운팅 어드레스(CNT_ADD)의 값을 변경한다. 어드레스 카운팅부(660)는 리프레시 신호(REFP)가 활성화될 때마다 카운팅 어드레스(CNT_ADD)의 값을 1씩 증가시킬 수 있다. 카운팅 어드레스(CNT_ADD)의 값을 1씩 증가시킨다는 것은 이전에 K번 워드라인(WLK)이 선택되었다면 다음번에는 K+1번 워드라인(WLK+1)이 선택되도록 카운팅 정보를 변화시킨다는 것을 의미한다.

메모리 장치는 셀프 리프레시 모드가 아닌 경우 리프레시 커맨드(REF)에 응답하여, 셀 어레이(380)에 포함된 다수의 워드라인(WL)을 차례로 리프레시하고, 셀프 리프레시에서 셀프 리프레시 신호(SELF)에 응답하여 다수의 워드라인(WL)을 차례로 리프레시한다. 이때 셀프 리프레시 주기는 온도에 따라 결정되며, 도 3 또는 도 4의 오실레이터를 이용함으로써, 온도에 따라 셀프 리프레시 주기를 더 정확하게 조절하고, 온도에 따른 셀프 리프레시 주기의 특성을 개선할 수 있다.

도 7는 온도에 따른 메모리 장치의 리프레시 주기에 대해 설명하기 위한 도면이다. 도 7은 온도(T)에 따른 메모리 장치의 셀프 리프레시 주기(t)의 변화를 그래프로 나타낸 것이다.

점선(L1)은 도 1의 오실레이터를 사용하는 경우 셀프 리프레시 주기의 변화를 나타낸 곡선이고, 실선(L2)는 도 2의 오실레이터를 사용하는 경우 셀프 리프레시 주기의 변화를 나타낸 곡선이다.

셀프 리프레시 주기는 도 6의 제1 및 제2주기신호(OSC1, OSC2) 중 주기가 짧은 주기신호의 주기에 의해서 결정되기 때문에 메모리 장치의 온도가 소정의 온도(T₁, T₂)인 경우 제1주기신호(OSC1)에 의해서 결정된다. 따라서 소정의 온도(T₁, T₂) 이하에서 셀프 리프레시 주기는 일정하다(t_max). 메모리 장치의 온도가 소정의 온도(T₁, T₂) 이상이 되면, 셀프 리프레시 주기는 제2주기신호(OSC2)에 의해서 결정된다. 따라서 셀프 리프레시 주기는 온도가 증가함에 따라 감소하게 된다.

점선(L1)의 경우 오실레이터에서 생성된 주기신호(OSC)의 주기 변화가 온도에 비교적 둔감하기 때문에(기울기가 작음) 비교적 낮은 온도(T₁)에서부터 제2주기신호(OSC2)에 의해 주기가 결정된다. 따라서 비교적 낮은 온도(T₁)에서부터 셀프 리프레시 주기가 짧아지기 시작한다.

실선(L2)의 경우 오실레이터에서 생성된 주기신호(OSC)의 주기 변화가 온도에 비교적 민감하기 때문에(기울기가 큼) 비교적 높은 온도(T₂)에서부터 제2주기신호(OSC2)에 의해 주기가 결정된다. 따라서 비교적 높은 온도(T₂)에서부터 셀프 리프레시 주기가 짧아지기 시작한다.

셀프 리프레시 주기가 짧아지면 리프레시를 위해 메모리가 사용하는 소모 전류, 소모 전력이 증가한다. 또한 셀프 리프레시 주기가 온도에 둔감하게 변하는 경우 온도에 따른 메모리 셀(MC)의 리텐션 타임을 변화를 충분히 보상하지 못하여 데이터가 소실될 수도 있다. 도 3 또는 도 4의 오실레이터를 사용하는 메모리 장치는 온도에 따라 가장 적합하게 셀프 리프레시 주기를 변화시킴으로써, 최대한 높은 온도까지 메모리 장치의 소모 전류, 소모 전력을 최소화하면서, 메모리 장치의 온도 변화에 따른 메모리 셀(MC)의 리텐션 타임 변화를 적절하게 보상할 수 있다.

도 8은 본 발명의 일 실시예에 따른 오실레이터의 구성도이다.

도 8에 도시된 바와 같이, 오실레이터는 비교부(810), 반전부(820), 풀업 구동부(830), 캐패시터(840), 다수의 방전부(850_1 - 850_N), 다수의 선택소자(860_1 - 860_N) 및 제어부(870)를 포함할 수 있다.

도 8을 참조하여 오실레이터에 대해 설명한다.

비교부(810), 반전부(820), 풀업 구동부(830) 및 캐패시터(840)의 구성 및 동작은 도 1의 설명에서 상술한 비교부(110), 반전부(120), 풀업 구동부(130) 및 캐패시터(140)의 구성 및 동작과 동일하다.

다수의 방전부(850_1 - 850_N)는 내부노드(IN)에 연결되고, 선택된 경우 내부노드(IN)의 전압이 소정의 전압보다 높아지면 전하(캐패시터(840)에 저장된 전하)를 방전한다. 각각의 방전부(850_1 - 850_N)는 직렬로 연결된 하나 이상의 다이오드(DIODE)를 포함할 수 있다. 이때 다이오드(DIODE)는 도 2의 설명에서 상술한 드레인(D)과 게이트(G)가 연결된 엔모스 트랜지스터(NT)를 포함할 수 있다. 즉, 각각의방전부(850_1 - 850_N)는 'TYPE1'와 같은 형태를 가지거나, 'TYPE2'와 같은 형태를 가질 수 있다. 다수의 방전부(850_1 - 850_N)가 내부노드(IN)의 전하를 방전하는 방전량은 온도에 따라 달라질 수 있는데, 온도와 방전량의 관계는 다수의 방전부(850_1 - 850_N)가 모두 같을 수도 있고, 다수의 방전부(850_1 - 850_N) 중 적어도 하나의 방전부는 다를 수 있다.

다수의 선택소자(860_1 - 860_N)는 각각 대응하는 방전부(850_1 - 850_N)가 선택된 경우 턴온되며, 대응하는 방전부(850_1 - 850_N)와 대응하는 내부노드(IN) 사이에 연결되거나, 대응하는 방전부(850_1 - 850_N)와 방전단(801) 사이에 연결될 수 있다. 도 8에서는 다수의 선택소자(860_1 - 860_N)가 대응하는 방전부(850_1 - 850_N)와 내부노드(IN) 사이에 연결된 엔모스 트랜지스터(NT_1 - NT_N)인 경우에 대해 도시하였다.

도 9a 내지 도 9c는 본 발명의 다양한 실시예에 따른 오실레이터의 구성도이다. 다수의 선택소자(860_1 - 860_N)는 설계에 따라 대응하는 방전부(850_1 - 850_N)와 내부노드(IN) 사이에 연결된 패스 게이트(PG_1 - PG_N)이거나(도 9a), 대응하는 방전부(850_1 - 850_N)와 방전단(801) 사이에 연결된 엔모스 트랜지스터(NT_1 - NT_N)이거나(도 9b), 대응하는 방전부(850_1 - 850_N)와 방전단(801) 사이에 연결된 패스 게이트(PG_1 - PG_N)일 수 있다(도 9c). 또한 대응하는 방전부(850_1 - 850_N)와 내부노드(IN) 사이에 연결된 피모스 트랜지스터이거나, 대응하는 방전부(850_1 - 850_N)와 방전단(801) 사이에 연결된 피모스 트랜지스터일 수 있다. 이와 같이, 다수의 선택 소자는 그 위치 및 종류가 다양하게 설계될 수 있다.

다수의 선택소자(860_1 - 860_N)는 대응하는 다수의 선택신호(SEL<0:N>) 중 대응하는 선택신호가 활성화(하이 레벨)되면, 턴온될 수 있다. 다수의 선택소자(860_1 - 860_N)는 턴온되면, 내부노드(IN)의 전압이 소정의 레벨 이상으로 높아지면 내부노드(IN)의 전하를 방전할 수 있다. 도 9a 및 도 9c에서 패스 게이트(PG_1 - PG_N)에 대응하는 선택신호는 'SEL<0:N>' 및 'SEL<0:N>'를 반전한 'SELB<0:N>'일 수 있다. 'SEL<0:N>'는 활성화되면 각각 하이레벨을 가지고, 'SELB<0:N>'는 활성화되면 각각 로우 레벨을 가질 수 있다.

제어부(870)는 온도 정보(TEMP_INF)에 응답하여 다수의 방전부(850_1 - 850_N) 중 하나 이상의 방전부를 선택할 수 있다. 제어부(870)는 다수의 방전부(850_1 - 850_N) 중 선택하는 방전부에 대응하는 선택신호를 활성화할 수 있다. 제어부(870)는 온도 정보(TEMP_INF) 따라 온도가 높아질수록 많은 수의 방전부(850_1 - 850_N)를 선택하고, 온도가 낮아질수록 적은 수의 방전부(850_1 - 850_N)를 선택할 수 있다. 예를 들어, 오실레이터가 3개의 방전부를 포함하고, 기준 온도가 각각 'T1' 및 'T2'라고 하면(T2 > T1), 제어부(870)는 온도 정보(TEMP_INF)를 참조하여 현재 온도가 'T1'보다 낮은 경우 1개의 방전부(850_1)만 선택하고, 현재 온도가 'T1'보다 높고, 'T2'보다 낮은 경우 2개의 방전부(850_1, 850_2)를 선택하고, 현재 온도가 'T2'보다 높은 경우 3개의 방전부(850_1, 850_2, 850_3)를 선택할 수 있다.

다이오드(DIODE)의 방전능력은 온도에 따라 달라지므로, 출력노드(OUT)로 출력되는 주기신호(OSC)의 주기는 온도에 따라 변경된다. 특히, 기준온도(T1, T2)를 기준으로 선택되는 방전부의 개수가 달라지므로 온도-주기(주기신호(OSC)의 주기임)의 함수 관계는 기준온도(T1, T2)의 좌우에서 달라질 수 있다. 예를 들어, 상술한 바와 같이, 오실레이터가 3개의 방전부를 포함하고, 3개의 방전부 중 선택되는 방전부의 개수가 기준온도(T1, T2)의 좌우에서 달라진다고 하자. 이때 현재 온도 T가 T < T1인 경우 온도-주기 함수, 현재 온도 T가 T2 > T > T1인 경우 온도-주기 함수, 및 현재 온도 T가 T > T2인 경우 온도-주기 함수는 서로 달라질 수 있다.

상술한 구성 및 동작을 통해 오실레이터는 온도에 따라 주기를 조절할 수 있다. 도 6의 메모리 장치의 제2주기신호 생성부(640)는 도 8, 도 9a, 도9b 또는 도 9c의 오실레이터를 포함할 수 있다. 이러한 오실레이터를 이용하여 온도에 따라 구간(예를 들어, T > T1인 구간, T2 > T > T1인 구간, T2 < T인 구간)을 나누고 각 구간에서 셀프 리프레시 주기가 온도에 따라 적절하게 조절되도록 할 수 있다.

본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims

기준전압과 내부노드의 전압을 비교하는 비교부;
상기 비교부의 출력을 반전하여 출력노드로 전달하는 반전부;
상기 출력노드의 전압에 응답하여 상기 내부노드를 풀업 구동하는 풀업 구동부;
상기 내부노드에 연결된 캐패시터;
상기 내부노드의 전하를 방전하기 위한 방전부; 및
상기 내부노드에 일단이 연결되고, 상기 방전부에 타단이 연결되고, 상기 출력노드의 전압에 응답하여 온/오프되는 패스 게이트
를 포함하는 오실레이터.
제 1항에 있어서,
상기 패스 게이트는
엔모스 트랜지스터; 및
상기 엔모스 트랜지스터의 일단에 일단이 연결되고, 상기 엔모스 트랜지스터의 타단에 타단이 연결된 피모스 트랜지스터
를 포함하는 오실레이터.
제 1항에 있어서,
상기 반전부는
직렬로 연결된 홀수개의 인버터를 포함하는 오실레이터.
제 1항에 있어서,
상기 방전부는
직렬로 연결된 하나 이상의 엔모스 트랜지스터를 포함하고,
상기 하나 이상의 엔모스 트랜지스터 각각은 다이오드 구조 - 상기 다이오드 구조는 상기 엔모스 트랜지스터의 드레인과 게이트가 연결된 구조임 - 로 연결된 오실레이터.
제 1항에 있어서,
상기 풀업 구동부는 상기 출력노드의 전압이 제1레벨을 가지면 활성화되고, 상기 출력노드의 전압이 제2레벨을 가지면 비활성화되고,
상기 패스 게이트는 상기 출력노드의 전압이 상기 제1레벨을 가지면 턴오프되고, 상기 출력노드의 전압이 상기 제2레벨을 가지면 턴온되는 오실레이터.
제 1항에 있어서,
상기 방전부에 일단이 연결되고, 타단으로 기저전압이 인가되고, 상기 출력노드의 전압의 전압에 응답하여 온/오프되는 엔모스 트랜지스터
를 포함하는 오실레이터.
제 1항에 있어서,
상기 방전부의 방전 속도는 온도가 낮아질수록 느려지고, 온도가 높아질수록 빨라지는 오실레이터.
기준전압과 내부노드의 전압을 비교하는 비교부;
상기 비교부의 출력을 반전하여 출력노드로 전달하는 반전부;
상기 출력노드의 전압에 응답하여 상기 내부노드를 풀업 구동하는 풀업 구동부;
상기 내부노드에 연결된 캐패시터;
상기 내부노드의 전하를 방전하기 위한 다수의 방전부;
선택정보에 응답하여 상기 다수의 방전부 중 하나 이상의 방전부를 선택하는 선택부; 및
상기 내부노드에 일단이 연결되고, 상기 다수의 방전부 중 대응하는 방전부에 타단이 연결되고, 상기 대응하는 방전부가 선택된 경우 상기 출력노드의 전압에 따라 온/오프되는 다수의 패스 게이트
를 포함하는 오실레이터.
제 8항에 있어서,
상기 다수의 패스 게이트 각각은
엔모스 트랜지스터; 및
상기 엔모스 트랜지스터의 일단에 일단이 연결되고, 상기 엔모스 트랜지스터의 타단에 타단이 연결된 피모스 트랜지스터
를 포함하는 오실레이터.
제 8항에 있어서,
상기 선택부는
상기 선택정보 및 상기 출력노드의 전압에 응답하여 상기 다수의 패스 게이트 중 대응하는 패스 게이트를 온/오프하기 위한 다수의 제어신호를 생성하는 오실레이터.
제 8항에 있어서,
상기 반전부는
직렬로 연결된 홀수개의 인버터를 포함하는 오실레이터.
제 8항에 있어서,
상기 다수의 방전부 각각은
직렬로 연결된 하나 이상의 엔모스 트랜지스터를 포함하고,
상기 하나 이상의 엔모스 트랜지스터 각각은 다이오드 구조 - 상기 다이오드 구조는 상기 엔모스 트랜지스터의 드레인과 게이트가 연결된 구조임 - 로 연결된 오실레이터.
다수의 메모리 셀을 포함하는 셀 어레이;
고정된 주기를 갖는 제1주기신호를 생성하는 제1주기신호 생성부;
다수의 방전부 및 상기 다수의 방전부 중 대응하는 방전부와 내부노드 사이에 연결되고, 상기 대응하는 방전부가 선택된 경우 제2주기신호의 레벨에 따라 온/오프되는 다수의 패스 게이트를 포함하고, 상기 다수의 방전부 중 선택된 방전부에 의해 내부노드가 방전되는 속도에 대응하는 주기를 갖는 상기 제2주기신호를 생성하는 제2주기신호 생성부; 및
셀프 리프레시 모드에서 상기 제1 및 제2주기신호 중 주기가 짧은 주기신호에 대응하는 주기로 상기 메모리 셀들을 리프레시하는 제어부
를 포함하는 메모리 장치.
제 13항에 있어서,
상기 다수의 패스 게이트 각각은
엔모스 트랜지스터; 및
상기 엔모스 트랜지스터의 일단에 일단이 연결되고, 상기 엔모스 트랜지스터의 타단에 타단이 연결된 피모스 트랜지스터
를 포함하는 메모리 장치.
제 13항에 있어서,
상기 다수의 방전부 각각의 방전 속도는
온도가 낮아질수록 느려지고, 온도가 높아질수록 빨라지고,
상기 제2주기신호의 주기는
온도가 낮아질수록 길어지고, 온도가 높아질수록 짧아지는 메모리 장치.
제 13항에 있어서,
상기 제2주기신호 생성부는
기준전압과 상기 내부노드의 전압을 비교하는 비교부;
상기 비교부의 출력을 반전하여 상기 제2주기신호가 생성되는 출력노드로 전달하는 반전부;
상기 제2주기신호의 레벨에 따라 상기 내부노드를 풀업 구동하는 풀업 구동부;
상기 내부노드에 연결된 캐패시터; 및
선택정보에 응답하여 상기 다수의 방전부 중 하나 이상의 방전부를 선택하는 선택부
를 더 포함하는 메모리 장치.
제 13항에 있어서,
상기 제어부는
셀프 리프레시 모드가 아니면 리프레시 커맨드에 응답하여 상기 메모리 셀들을 리프레시하는 메모리 장치.
제 17항에 있어서,
상기 제어부는
상기 제1 및 제2주기신호의 주기를 비교하여, 주기가 짧은 주기신호에 대응하는 주기로 셀프 리프레시 신호를 활성화하는 셀프 리프레시 신호 생성부;
상기 리프레시 커맨드에 응답하여 리프레시 신호를 활성화하되, 상기 셀프 리프레시 모드에서 상기 셀프 리프레시 신호에 응답하여 상기 리프레시 신호를 활성화하는 리프레시 신호 생성부; 및
상기 리프레시 신호가 활성화되면 상기 메모리 셀들을 리프레시하는 워드라인 제어부
를 포함하는 메모리 장치.
제 18항에 있어서,
상기 셀프 리프레시 신호 생성부는
상기 제1 및 제2주기신호 중 주기가 짧은 주기신호를 상기 셀프 리프레시 신호로 전달하거나, 상기 제1 및 제2주기신호 중 주기가 짧은 주기신호를 분주한 분주신호를 상기 셀프 리프레시 신호로 전달하는 메모리 장치.
기준전압과 내부노드의 전압을 비교하는 비교부;
상기 비교부의 출력을 반전하여 출력노드로 전달하는 반전부;
상기 출력노드의 전압에 응답하여 상기 내부노드를 풀업 구동하는 풀업 구동부;
상기 내부노드에 연결된 캐패시터; 및
선택된 경우 상기 내부노드의 전하를 방전하는 다수의 방전부
를 포함하는 오실레이터.
제 20항에 있어서,
상기 반전부는
직렬로 연결된 홀수개의 인버터를 포함하는 오실레이터.
제 20항에 있어서,
상기 다수의 방전부 각각은
상기 내부노드와 방전단 사이에 직렬로 연결된 하나 이상의 다이오드를 포함하는 오실레이터.
제 22항에 있어서,
상기 다이오드는
드레인과 게이트가 연결된 엔모스 트랜지스터를 포함하는 오실레이터.
제 22항에 있어서,
상기 다수의 방전부 중 대응하는 방전부와 상기 내부노드 또는 상기 대응하는 방전부와 상기 방전단 사이에 연결되며, 상기 대응하는 방전부가 선택된 경우 턴온되는 다수의 선택소자
를 포함하는 오실레이터.
제 19항에 있어서,
온도가 높아질수록 상기 다수의 방전부 중 선택된 방전부의 개수가 증가하고, 온도가 낮아질수록 상기 다수의 방전부 중 선택된 방전부의 개수가 감소하는 오실레이터.