CN104217744B - 电流感测放大器及其感测方法 - Google Patents

电流感测放大器及其感测方法 Download PDF

Info

Publication number
CN104217744B
CN104217744B CN201410004768.6A CN201410004768A CN104217744B CN 104217744 B CN104217744 B CN 104217744B CN 201410004768 A CN201410004768 A CN 201410004768A CN 104217744 B CN104217744 B CN 104217744B
Authority
CN
China
Prior art keywords
voltage
phase inverter
structure cell
storage state
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410004768.6A
Other languages
English (en)
Other versions
CN104217744A (zh
Inventor
蔡裕雄
林元泰
邵启意
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN104217744A publication Critical patent/CN104217744A/zh
Application granted granted Critical
Publication of CN104217744B publication Critical patent/CN104217744B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Read Only Memory (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

一种电流感测放大器及其感测方法。该电流感测放大器的感测方法，运用于一非易失性存储器用以在一读取周期中检测一晶胞中的存储状态，该方法包括下列步骤：调整一感测节点与一参考节点至一固定电压；将该感测节点连接至一数据线，以接收该晶胞所产生的一晶胞电流，并且将该参考节点连接至一参考电流源以接收该参考电流源产生的一参考电流；以及当该参考节点上的一参考电压到达一预设电压时，如果该感测节点上的一感测电压小于该预设电压，则该晶胞为一第一存储状态；如果该感测节点上的该感测电压大于该预设电压，则该晶胞为一第二存储状态。

Description

电流感测放大器及其感测方法
技术领域
本发明涉及一种电流感测放大器，且特别涉及一种运用于非易失性存储器(non-volatile memory device)的电流感测放大器及其感测方法。
背景技术
众所周知，非易失性存储器(non-volatile memory device)已经非常广泛地应用于各种电子产品。例如SD卡、固态硬盘等等。基本上，在非易失性存储器内的存储器阵列(memory array)中包括多个晶胞(cell)。而每个晶胞中皆会有一个浮动门晶体管(floating gate transistor)。其中，浮动门晶体管中的浮动栅极(floating gate)可以存储热载子(hot carrier)，而根据热载子存储量的多寡即可决定该浮动门晶体管的存储状态。再者，浮动门晶体管也可称为存储晶体管(storage transistor)。
一般来说，当热载子注入浮动门晶体管后，浮动门晶体管的临限电压(thresholdvoltage，简称VTH)会根据热载子注入的数量而改变。因此，具有较高的临限电压的浮动门晶体管需要较高的栅极电压(gate voltage)来开启(turn on)浮动门晶体管；反之，具有较低的临限电压的浮动门晶体管则可以用较低的栅极电压来开启浮动门晶体管。
在非易失性存储器的编程周期(program cycle，又称之为“程序周期”)时，可控制注入浮动栅极的热载子量，进而改变浮动门晶体管的临限电压。而在读取周期(readcycle)时，提供一读取电压(read voltage)至浮动门晶体管，便可以产生晶胞电流(cellcurrent)，或称为读取电流(read current)。而根据晶胞电流的大小，即可得知该浮动门晶体管的存储状态为开启状态(on state)或者关闭状态(off state)。
举例来说，当读取电压提供至具备低临限电压的浮动门晶体管，则此浮动门晶体管会成为开启状态，进而产生较高的晶胞电流。反之，当读取电压提供至具备高临限电压的浮动门晶体管，则此浮动门晶体管会无法开启而成为关闭状态，进而产生近于零的晶胞电流。也就是说，在读取周期时，开启状态的晶胞产生较高的晶胞电流；而关闭状态的晶胞产生较低的晶胞电流。
当然，非易失性存储器中还需要提供一电流感测放大器(current sensingamplifier)，用以接收晶胞产生的晶胞电流，并区别晶胞中的存储状态。
请参照图1，其所绘示为已知电流感测放大器示意图。电流感测放大器包括晶体管M1、晶体管M2、晶体管M3、运算放大器OP与比较器CMP。晶体管M1与运算放大器OP的连接形成一箝位电路(clamp circuit)，其中晶体管M1的漏极连接至数据线(data line，DL)以接收晶胞输出的晶胞电流Icell，晶体管M1的栅极连接至运算放大器OP输出端，晶体管M1的源极连接至低电压源(Vss)。再者，运算放大器OP的第一输入端接收一输入电压Vdl，运算放大器OP的第二输入端连接至晶体管M1的漏极。因此，在正常运作下箝位电路中晶体管M1漏极上的电压V1等于输入电压Vdl。
再者，晶体管M3的栅极接收一偏压电压Vbias，形成一电流源(current source)并产生一参考电流Iref。而晶体管M2的漏极接收参考电流Iref，晶体管M2的栅极连接至晶体管M1的栅极，晶体管M2的源极连接至低电压源(Vss)。比较器CMP的第一输入端连接至晶体管M2的漏极以接收晶体管M2的漏极电压V2，第二输入端接收输入电压Vdl，输出端产生输出数据Dout。
在读取周期时，数据线DL会连接至晶胞并且接收晶胞电流。当晶胞为开启状态时，晶胞电流Icell会大于参考电流Iref，晶体管M2的漏极电压V2会小于输入电压Vdl，因此比较器CMP输出第一逻辑电平(例如低电平)。反之，当晶胞为关闭状态时，晶胞电流Icell会小于参考电流Iref，晶体管M2的漏极电压V2会大于输入电压Vdl，因此比较器CMP输出第二逻辑电平(例如高电平)。
由以上的说明可知，电流感测放大器根据晶胞产生的晶胞电流Icell来判断该晶胞的存储状态。然而，已知电流感测放大器需要有运算放大器OP。而运算放大器OP在正常运作时皆需要提供一直流偏压(DC bias current)，因此造成电流感测放大器的耗电量较高。
发明内容
本发明涉及一种电流感测放大器的感测方法，运用于一非易失性存储器用以在一读取周期中检测一晶胞中的存储状态，该方法包括下列步骤：调整一感测节点与一参考节点至一固定电压；将该感测节点连接至一数据线，以接收该晶胞所产生的一晶胞电流，并且将该参考节点连接至一参考电流源以接收该参考电流源产生的一参考电流；以及当该参考节点上的一参考电压到达一预设电压时，如果该感测节点上的一感测电压小于该预设电压，则该晶胞为一第一存储状态；如果该感测节点上的该感测电压大于该预设电压，则该晶胞为一第二存储状态。
本发明还提出一种电流感测放大器，运用于一非易失性存储器用以在一读取周期中检测一第一晶胞中的存储状态，该电流感测放大器包括：一参考单元，包括一定电压供应电路与一比较电路连接于一参考节点，其中，该定电压供应电路根据一动作信号将该参考节点调整至一固定电压后，将该参考节点连接至一参考电流源以接收该参考电流源产生的一参考电流；以及一第一感测单元，包括一定电压供应电路与一锁存电路连接于一第一感测节点，其中，该定电压供应电路根据该动作信号将该第一感测节点充电至该固定电压后，将该第一感测节点连接至一第一数据线，以接收该第一晶胞所产生的一第一晶胞电流；其中，当该比较电路检测出该参考节点上的一参考电压到达一预设电压时，产生一锁存信号至该锁存电路，使得该锁存电路根据该第一感测节点上的一第一感测电压与该预设电压之间的关系决定该第一晶胞为一第一存储状态或者一第二存储状态。
为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合附图，作详细说明如下：
附图说明
图1所绘示为已知电流感测放大器示意图。
图2所绘示为本发明电流感测方法的流程图。
图3所绘示为本发明电流感测放大器的电路方块图。
图4A～图4C所绘示为本发明电流感测放大器的第一实施例及相关信号示意图。
图5A～图5C所绘示为本发明电流感测放大器的第二实施例及相关信号示意图。
图6A～图6C所绘示为本发明电流感测放大器的第三实施例及相关信号示意图。
图7A～图7C所绘示为本发明电流感测放大器的第四实施例及相关信号示意图。
图8，其所绘示为本发明另一实施例电流感测方法流程图。
【符号说明】
300、400、500、600、700： 参考单元
302、312、322、402、412、502、512： 定电压供应电路
602、702、712： 定电压供应电路
304、404、504、604、704： 比较电路
310、410、510、710： 第一感测单元
314、324、414、514、714： 锁存电路
320： 第二感测单元
406、408、416、418： 反相器
501、507、508、509、517、518、519、607、609： 反相器
506、516、606： 预设电压产生器
505、515、605： 比较器
具体实施方式
根据非易失性存储器中晶胞的特性，在读取周期时，根据晶胞中不同的存储状态将会产生大小不同的晶胞电流(读取电流)。假设非易失性存储器中的晶胞中的存储晶体管(storage transistor)为N型浮动门晶体管(n-type floating gate transistor)，且在开启状态时，晶胞会产生I1的晶胞电流，而在关闭状态时，晶胞会产生I2的晶胞电流。再者，本发明还提供一参考电流源，此参考电流源所提供的参考电流Iref的大小介于I1与I2之间，亦即I1>Iref>I2。
请参照图2，其所绘示为本发明电流感测方法的流程图。首先，在读取周期时，让一感测节点(sensing node)以及一参考节点(reference node)同时到达一固定电压后将感测节点以及参考节点维持在浮接状态(floating state)(步骤S201)。
接着，同时将感测节点连接至一数据线以接收晶胞电流，并将参考节点连接于参考电流源以接收参考电流(步骤S203)，使得感测节点与参考节点上的电压开始变化。
之后，开始比较参考节点上的参考电压与一预设电压(preset voltage)之间的关系(步骤S205)。
当参考节点上的参考电压由固定电压开始变化，并到达预设电压时，则根据感测节点上的感测电压与预设电压之间的关系来决定晶胞的存储状态(步骤S207)。亦即，当感测节点上的感测电压小于预设电压时，则晶胞为第一存储状态(例如开启状态)(步骤S208)。反之，则晶胞为第二存储状态(例如关闭状态)(步骤S209)。以下详细介绍本发明的电流感测放大器来达成上述的感测方法。
请参照图3，其所绘示为本发明电流感测放大器的电路方块图。电流感测放大器包括：一参考单元300、一第一感测单元310与一第二感测单元320。其中，第一感测单元310与第二感测单元320电路结构完全相同。
参考单元300包括一定电压供应电路302与一比较电路304连接于参考节点(Nref)。在读取周期时，定电压供应电路302会先将参考节点(Nref)充电至固定电压，并且呈现浮接状态。之后，参考节点(Nref)连接至参考电流源以接收参考电流Iref。此时，比较电路304会开始比较参考电压(Vref)与预设电压(Vset)之间的关系。当参考电压(Vref)到达预设电压(Vset)时，则比较电路304发出一锁存信号(Lat)至第一感测单元310与第二感测单元320。
再者，第一感测单元310包括：一定电压供应电路312与一锁存电路314连接于第一感测节点(Nsen1)。在读取周期时，定电压供应电路312会先将第一感测节点(Nsen1)的第一感测电压(Vsen1)充电至固定电压，并且呈现浮接状态。之后，第一感测节点(Nsen1)连接至第一数据线(DL1)以接收第一晶胞电流(Icell1)。当锁存电路314接收到锁存信号(Lat)时，则锁存电路314根据第一感测电压(Vsen1)与预设电压(Vset)的关系来产生第一输出信号(Dout1)，以表示第一晶胞的存储状态。
同理，第二感测单元320包括：一定电压供应电路322与一锁存电路324连接于第二感测节点(Nsen2)。在读取周期时，定电压供应电路322会先将第二感测节点(Nsen2)的第二感测电压(Vsen2)充电至固定电压，并且呈现浮接状态。之后，第二感测节点(Nsen2)连接至第二数据线(DL2)以接收第二晶胞电流(Icell2)。当锁存电路324接收到锁存信号(Lat)时，则锁存电路324根据第二感测电压(Vsen2)与预设电压(Vset)的关系来产生第二输出信号(Dout2)，以表示第二晶胞的存储状态。其中，参考单元300、第一感测单元310与第二感测单元320中的定电压供应电路302、312、322供应相同大小的固定电压。
上述图3仅绘示一个参考单元300搭配二个感测单元310、320。然而本发明并不限定于感测单元的数目，在实际的运用上，一个参考单元300也可以搭配单一感测单元，或者一个参考单元300可以搭配更多的感测单元。
请参照图4A～图4C，其所绘示为本发明电流感测放大器的第一实施例及相关信号示意图。图4A仅以一参考单元400搭配一第一感测单元410来作说明。当然，本领域技术人员也可以利用一个参考单元搭配多个结构相同的感测单元来实现电流感测放大器。
电流感测放大器包括：一参考单元400、一第一感测单元410、开关SW0与开关SW1。参考单元400包括一定电压供应电路402与一比较电路404连接于参考节点(Nref)。其中，定电压供应电路包括一晶体管Mc，其源极连接至一电源电压(Vdd)，栅极接收一动作信号(Vpre)，漏极连接至参考节点(Nref)。再者，比较电路404包括一晶体管Ma、晶体管Mb、反相器406、反相器408。其中，晶体管Ma源极连接至电源电压(Vdd)，栅极连接至参考节点(Nref)；晶体管Mb漏极连接至晶体管Ma漏极，源极连接至接地电压(Vss)，栅极连接至参考节点(Nref)；反相器406的输入端连接至晶体管Mb漏极，反相器406的输出端连接至参考节点(Nref)；反相器408的输入端连接至反相器406的输入端，反相器408的输出端产生锁存信号(Lat)。再者，反相器406受控于锁存信号(Lat)，当锁存信号为高电平时，反相器406无法正常运作；当锁存信号为低电平时，反相器406可正常运作。
开关SW0受控于锁存信号(Lat)，当锁存信号(Lat)为高电平时，开关SW0为闭路状态(close state)，可将参考节点(Nref)连接至参考电流源以接收参考电流(Iref)。当锁存信号(Lat)为低电平时，开关SW0为开路状态(open state)，可切断参考节点(Nref)与参考电流源之间的连接关系。
第一感测单元410包括一定电压供应电路412与一锁存电路414连接于第一感测节点(Nsen1)。其中，定电压供应电路包括一晶体管M3，其源极连接至一电源电压(Vdd)，栅极接收一动作信号(Vpre)，漏极连接至第一感测节点(Nsen1)。再者，锁存电路414包括一晶体管M1、晶体管M2、反相器416、反相器418。其中，晶体管M1源极连接至电源电压(Vdd)，栅极连接至第一感测节点(Nsen1)；晶体管M2漏极连接至晶体管M1漏极，源极连接至接地电压(Vss)，栅极连接至第一感测节点(Nsen1)；反相器416的输入端连接至晶体管M2漏极，反相器416的输出端连接至第一感测节点(Nsen1)；反相器418的输入端连接至反相器416的输入端，反相器418的输出端产生第一输出信号(Dout1)。再者，反相器416受控于锁存信号(Lat)，当锁存信号为高电平时，反相器416无法正常运作，所以锁存电路414无法正常运作；当锁存信号为低电平时，反相器416可正常运作，所以锁存电路414也可正常运作。
开关SW1受控于锁存信号(Lat)，当锁存信号(Lat)为高电平时，开关SW1为闭路状态，可将第一感测节点(Nsen1)连接至第一数据线(DL1)以接收第一晶胞电流(Icell1)。当锁存信号(Lat)为低电平时，开关SW1为开路状态，可切断第一感测节点(Nsen1)与第一数据线(DL1)之间的连接关系。
根据本发明的第一实施例，参考单元400与第一感测单元410的结构完全相同。再者，晶体管Ma与晶体管Mb连接形成一反相器，而此反相器的转态电压(transitionvoltage)即为预设电压(Vset)。也就是说，当参考节点(Nref)的参考电压小于预设电压(Vset)时，反相器输出高电平；当参考节点(Nref)的参考电压大于预设电压(Vset)时，反相器输出低电平。再者，晶体管M1与晶体管Ma完全相同，晶体管M2与晶体管Mb完全相同。因此，晶体管M1与晶体管M2连接形成的反相器，其转态点也为预设电压(Vset)。众所周知，调整晶体管Ma与晶体管Mb的尺寸(size)，即可调整其转态点，亦即调整预设电压(Vset)。以下的说明以预设电压(Vset)为Vdd/2来解释电流感测放大器的运作原理。
请参照图4B，其所绘示为读取周期时晶胞的存储状态为关闭状态的相关信号示意图。在时间点t0至时间点t2之间，参考单元400与第一感测单元410中的定电压供应电路402与412会根据动作信号(Vpre)来短暂开启晶体管Mc与晶体管M3，使得参考节点(Nref)与第一感测节点(Nsen1)充电至电源电压(Vdd)，亦即在时间点t2时，参考电压(Vref)与第一感测电压(Vsen1)皆为电源电压(Vdd)。在时间点t1时，参考节点(Nref)与第一感测节点(Nsen1)充电至预设电压(Vset)，使得锁存信号(Lat)与第一输出信号(Dout1)改变为高电平。在时间点t2时，动作信号(Vpre)即关闭晶体管Mc与晶体管M3。
同时，在时间点t1时，比较电路404的锁存信号(Lat)输出高电平。此时，锁存电路414无法正常运作(disable)，而开关SW0与开关SW1为闭路状态。因此，参考节点(Nref)连接至参考电流源以接收参考电流(Iref)，且第一感测节点(Nsen1)连接至第一数据线(DL1)以接收第一晶胞电流(Icell1)。在时间点t2晶体管Mc与晶体管M3被关闭时，参考节点(Nref)上的参考节点电压(Vref)以及第一感测节点(Nsen1)的第一感测节点电压(Vsen1)开始下降。
由于晶胞的存储状态为关闭状态，因此第一晶胞电流(Icell1)为I2。亦即，参考电流(Iref)大于第一晶胞电流(Icell1)。因此，在时间点t2之后，参考节点电压(Vref)的下降速度会快于第一感测节点电压(Vsen1)的下降速度。
在时间点t3，参考节点电压(Vref)下降至预设电压(Vset)，使得比较电路404的锁存信号(Lat)输出低电平。由于锁存信号(Lat)输出低电平，使得开关SW0与开关SW1为开路状态，而第一感测单元410中的锁存电路414正常运作(enable)。由于第一感测节点电压(Vsen1)的下降速度较慢尚未下降至预设电压(Vset)，因此锁存电路414产生的第一输出信号(Dout1)为高电平，代表连接于第一数据线(DL1)上的晶胞的存储状态为关闭状态。
由于在时间点t3，锁存信号(Lat)输出低电平使得反相器406与反相器416正常动作，因此参考电压(Vref)变更为反相器406输出的低电平，第一感测节点电压(Vsen1)变更为反相器416输出的高电平。
请参照图4C，其所绘示为读取周期时晶胞的存储状态为开启状态的相关信号示意图。在时间点t0至时间点t2之间，参考单元400与第一感测单元410中的定电压供应电路402与412会根据动作信号(Vpre)来短暂开启晶体管Mc与晶体管M3，使得参考节点(Nref)与第一感测节点(Nsen1)充电至电源电压(Vdd)，亦即在时间点t2时，参考电压(Vref)与第一感测电压(Vsen1)皆为电源电压(Vdd)。在时间点t1时，参考节点(Nref)与第一感测节点(Nsen1)充电至预设电压(Vset)，使得锁存信号(Lat)与第一输出信号(Dout1)改变为高电平。在时间点t2时，动作信号(Vpre)即关闭晶体管Mc与晶体管M3。
同时，在时间点t1时，比较电路404的锁存信号(Lat)输出高电平。此时，锁存电路414无法正常运作，而开关SW0与开关SW1为闭路状态。因此，参考节点(Nref)连接至参考电流源以接收参考电流(Iref)，且第一感测节点(Nsen1)连接至第一数据线(DL1)以接收第一晶胞电流(Icell1)。在时间点t2晶体管Mc与晶体管M3被关闭时，参考节点(Nref)上的参考节点电压(Vref)以及第一感测节点(Nsen1)的第一感测节点电压(Vsen1)开始下降。
由于晶胞的存储状态为开启状态，因此第一晶胞电流(Icell1)为I1。亦即，参考电流(Iref)小于第一晶胞电流(Icell1)。因此，在时间点t2之后，参考节点电压(Vref)的下降速度会慢于第一感测节点电压(Vsen1)的下降速度。
在时间点t3时，第一感测节点电压(Vsen1)已下降至预设电压(Vset)并继续下降。在时间点t4时，参考节点电压(Vref)下降至预设电压(Vset)，使得比较电路404的锁存信号(Lat)输出低电平。此时，开关SW0与开关SW1为开路状态，而第一感测单元410中的锁存电路414正常运作。由于第一感测节点电压(Vsen1)的下降速度较快且小于预设电压(Vset)，因此锁存电路414产生的第一输出信号(Dout1)为低电平，代表连接于第一数据线(DL1)上的晶胞的存储状态为开启状态。
由于在时间点t4，锁存信号(Lat)输出低电平使得反相器406与反相器416正常动作，因此参考电压(Vref)变更为反相器406输出的低电平，第一感测节点电压(Vsen1)变更为反相器416输出的低电平。
由以上的说明可知，本发明提供一参考电流源以提供一参考电流(Iref)。而参考电流(Iref)介于开启状态的晶胞电流(I1)以及关闭状态的晶胞电流(I2)之间。当感测节点与参考节点预充电至一固定电压后，各别连接至数据线以及参考电流源。之后，根据感测节点电压与参考节点电压的下降速度来决定晶胞的存储状态。
请参照图5A～图5C，其所绘示为本发明电流感测放大器的第二实施例及相关信号示意图。图5A仅以一参考单元500搭配一第一感测单元510来作说明。当然，本领域技术人员也可以利用一个参考单元搭配多个感测单元来实现电流感测放大器。
电流感测放大器包括：一参考单元500、一第一感测单元510、开关SW0与开关SW1。参考单元500包括一定电压供应电路502与一比较电路504连接于参考节点(Nref)。其中，定电压供应电路502包括一晶体管Md，其源极连接至一电源电压(Vdd)，栅极接收一动作信号(Vpre)，漏极连接至参考节点(Nref)。再者，比较电路504包括预设电压产生器506、比较器505、开关SW2、与非门503、以及四个反相器501、507、508、509。其中，比较器505正输入端连接至参考节点(Nref)以接收参考电压(Vref)，负输入端连接至预设电压产生器506以接收预设电压(Vset)；开关SW2连接在比较器505输出端以及反相器507的输入端之间；反相器508的输入端连接至反相器507的输出端，反相器508的输出端连接至反相器507的输入端；反相器509的输入端连接至反相器507的输出端；反相器501的输入端连接至反相器509的输出端；再者，与非门503的第一输入端连接至反相器501的输出端，第二输入端接收动作信号(Vpre)，输出端产生锁存信号(Lat)。再者，反相器508与开关SW2受控于锁存信号(Lat)。当锁存信号(Lat)为高电平时，反相器508无法正常运作且开关SW2为闭路状态(closestate)。当锁存信号(Lat)为低电平时，反相器508正常运作且开关SW2为开路状态(openstate)。
开关SW0受控于锁存信号(Lat)，当锁存信号(Lat)为高电平时，开关SW0为闭路状态，可将参考节点(Nref)连接至参考电流源以接收参考电流(Iref)。当锁存信号(Lat)为低电平时，开关SW0为开路状态(open state)，可切断参考节点(Nref)与参考电流源之间的连接关系。
第一感测单元510包括一定电压供应电路512与一锁存电路514连接于第一感测节点(Nsen1)。其中，定电压供应电路512包括一晶体管M4，其源极连接至一电源电压(Vdd)，栅极接收一动作信号(Vpre)，漏极连接至第一感测节点(Nsen1)以接收第一感测电压(Vsen1)。再者，锁存电路514包括预设电压产生器516、比较器515、开关SW3、以及三个反相器517、518、519。其中，比较器515正输入端连接至第一感测节点(Nsen1)以接收第一感测电压(Vsen1)，负输入端连接至预设电压产生器516以接收预设电压(Vset)；开关SW3连接于比较器515输出端以及反相器517的输入端之间；反相器518的输入端连接至反相器517的输出端，反相器518的输出端连接至反相器517的输入端；反相器519的输入端连接至反相器517的输出端，反相器519的输出端产生第一输出信号(Dout1)。再者，反相器518与开关SW3受控于锁存信号(Lat)。当锁存信号(Lat)为高电平时，反相器518无法正常运作且开关SW3为闭路状态(close state)。当锁存信号(Lat)为低电平时，反相器518正常运作且开关SW3为开路状态(open state)。
开关SW1受控于锁存信号(Lat)，当锁存信号(Lat)为高电平时，开关SW1为闭路状态，可将第一感测节点(Nsen1)连接至第一数据线(DL1)以接收第一晶胞电流(Icell1)。当锁存信号(Lat)为低电平时，开关SW1为开路状态，可切断第一感测节点(Nsen1)与第一数据线(DL1)之间的连接关系。
根据本发明的第二实施例，参考单元500与第一感测单元510中的预设电压产生器506、516完全相同，其可供应预设电压(Vset)，并且可以适当地改变预设电压(Vset)。以下的说明将预设电压(Vset)调整为0.75Vdd来解释电流感测放大器的运作原理。
请参照图5B，其所绘示为读取周期时晶胞的存储状态为关闭状态的相关信号示意图。在时间点t0至时间点t2之间，参考单元500与第一感测单元510中的定电压供应电路502与512会根据动作信号(Vpre)来短暂开启晶体管Md与晶体管M4，使得参考节点(Nref)与第一感测节点(Nsen1)充电至电源电压(Vdd)，亦即在时间点t2时，参考电压(Vref)与第一感测电压(Vsen1)皆为电源电压(Vdd)。在时间点t2时，动作信号(Vpre)即关闭晶体管Md与晶体管M4。再者，在时间点t0时，与非门503的输出端产生高电平的锁存信号(Lat)。在时间点t1，第一感测电压(Vsen1)上升至预设电压(Vset)，使得第一输出信号(Dout1)为高电平。
在时间点t0时，比较电路504输出高电平的锁存信号(Lat)，使得反相器518与反相器508无法正常运作，而开关SW0、开关SW1、开关SW2与开关SW3为闭路状态。因此，参考节点(Nref)连接至参考电流源以接收参考电流(Iref)，且第一感测节点(Nsen1)连接至第一数据线(DL1)以接收第一晶胞电流(Icell1)。在时间点t2晶体管Md与晶体管M4被关闭时，参考节点(Nref)上的参考节点电压(Vref)以及第一感测节点(Nsen1)的第一感测节点电压(Vsen1)开始下降。
由于晶胞的存储状态为关闭状态，因此第一晶胞电流(Icell1)为I2。亦即，参考电流(Iref)大于第一晶胞电流(Icell1)。因此，在时间点t2之后，参考节点电压(Vref)的下降速度会快于第一感测节点电压(Vsen1)的下降速度。
在时间点t3，参考节点电压(Vref)下降至预设电压(Vset)，使得比较电路504的锁存信号(Lat)输出低电平。此时，开关SW0、开关SW1、开关SW2与开关SW3为开路状态，而反相器518以及反相器508正常运作。由于第一感测节点电压(Vsen1)的下降速度较慢尚未下降至预设电压(Vset)，因此锁存电路514产生的第一输出信号(Dout1)为高电平，代表连接于第一数据线(DL1)上的晶胞的存储状态为关闭状态。
请参照图5C，其所绘示为读取周期时晶胞的存储状态为开启状态的相关信号示意图。在时间点t0至时间点t2之间，参考单元500与第一感测单元510中的定电压供应电路502与512会根据动作信号(Vpre)来短暂开启晶体管Md与晶体管M4，使得参考节点(Nref)与第一感测节点(Nsen1)充电至电源电压(Vdd)，亦即在时间点t2时，参考电压(Vref)与第一感测电压(Vsen1)皆为电源电压(Vdd)。在时间点t2时，动作信号(Vpre)即关闭晶体管Md与晶体管M4。再者，在时间点t0时，与非门503的输出端产生高电平的锁存信号(Lat)。于时间点t1，第一感测电压(Vsen1)上升至预设电压(Vset)，使得第一输出信号(Dout1)为高电平。
在时间点t0时，比较电路504输出高电平的锁存信号(Lat)，使得反相器518与反相器508无法正常运作，而开关SW0、开关SW1、开关SW2与开关SW3为闭路状态。因此，参考节点(Nref)连接至参考电流源以接收参考电流(Iref)，且第一感测节点(Nsen1)连接至第一数据线(DL1)以接收第一晶胞电流(Icell1)。在时间点t2晶体管Md与晶体管M4被关闭时，参考节点(Nref)上的参考节点电压(Vref)以及第一感测节点(Nsen1)的第一感测节点电压(Vsen1)开始下降。
由于晶胞的存储状态为开启状态，因此第一晶胞电流(Icell1)为I1。亦即，参考电流(Iref)小于第一晶胞电流(Icell1)。因此，在时间点t2之后，参考节点电压(Vref)的下降速度会慢于第一感测节点电压(Vsen1)的下降速度。
在时间点t3时，第一感测节点电压(Vsen1)已下降至预设电压(Vset)并继续下降。于时间点t4时，参考节点电压(Vref)下降至预设电压(Vset)，使得比较电路504的锁存信号(Lat)输出低电平。此时，开关SW0、开关SW1、开关SW2与开关SW3为开路状态，而反相器518以及反相器508正常运作。由于第一感测节点电压(Vsen1)的下降速度较快且小于预设电压(Vset)，因此锁存电路514产生的第一输出信号(Dout1)为低电平，代表连接在第一数据线(DL1)上的晶胞的存储状态为开启状态。
请参照图6A～图6C，其所绘示为本发明电流感测放大器的第三实施例及相关信号示意图。图6A仅以一参考单元600搭配一第一感测单元510来作说明。当然，本领域技术人员也可以利用一个参考单元搭配多个感测单元来实现电流感测放大器。再者，第一感测单元510相同于第二实施例，此处不再赘述其电路结构以及动作原理。
电流感测放大器包括：一参考单元600、一第一感测单元510、开关SW0与开关SW1。参考单元500包括一定电压供应电路602与一比较电路604连接于参考节点(Nref)。其中，定电压供应电路602包括一晶体管Md，其源极连接至一电源电压(Vdd)，栅极接收一动作信号(Vpre)，漏极连接至参考节点(Nref)。再者，比较电路604包括预设电压产生器606、比较器605以及二个反相器607、609。其中，比较器605正输入端连接至参考节点(Nref)以接收参考电压(Vref)，负输入端连接至预设电压产生器606以接收预设电压(Vset)；反相器607的输入端连接至比较器605输出端；反相器609的输入端连接至反相器607的输出端，反相器609的输出端产生锁存信号(Lat)。
当动作信号(Vpre)开启晶体管Md时，参考单元600输出高电平的锁存信号(Lat)。再者，开关SW0受控于启动信号(En)，当启动信号(En)为高电平时，开关SW0为闭路状态，可将参考节点(Nref)连接至参考电流源以接收参考电流(Iref)。当启动信号(En)为低电平时，开关SW0为开路状态(open state)，可切断参考节点(Nref)与参考电流源之间的连接关系。
开关SW1受控于锁存信号(Lat)，当锁存信号(Lat)为高电平时，开关SW1为闭路状态，可将第一感测节点(Nsen1)连接至第一数据线(DL1)以接收第一晶胞电流(Icell1)。当锁存信号(Lat)为低电平时，开关SW1为开路状态，可切断第一感测节点(Nsen1)与第一数据线(DL1)之间的连接关系。
根据本发明的第三实施例，参考单元600与第一感测单元510中的预设电压产生器606、516完全相同，其可供应预设电压(Vset)，并且可以适当地改变预设电压(Vset)。以下的说明将预设电压(Vset)调整为0.75Vdd来解释电流感测放大器的运作原理。
请参照图6B，其所绘示为读取周期时晶胞的存储状态为关闭状态的相关信号示意图。在时间点t0至时间点t2之间，参考单元600与第一感测单元510中的定电压供应电路602与512会根据动作信号(Vpre)来短暂开启晶体管Md与晶体管M4，使得参考节点(Nref)与第一感测节点(Nsen1)充电至电源电压(Vdd)，亦即在时间点t2时，参考电压(Vref)与第一感测电压(Vsen1)皆为电源电压(Vdd)。再者，在时间点t1，参考电压(Vref)与第一感测电压(Vsen1)上升至预设电压(Vset)，使得锁存信号(Lat)与第一输出信号(Dout1)为高电平。在时间点t2时，动作信号(Vpre)即关闭晶体管Md与晶体管M4。再者，启动信号(En)在时间点t0时为高电平使得开关SW0为闭路状态。
在时间点t1时，比较电路604输出高电平的锁存信号(Lat)，使得反相器518无法正常运作，而开关SW1与开关SW3为闭路状态。因此，参考节点(Nref)连接至参考电流源以接收参考电流(Iref)，且第一感测节点(Nsen1)连接至第一数据线(DL1)以接收第一晶胞电流(Icell1)。在时间点t2晶体管Md与晶体管M4被关闭时，参考节点(Nref)上的参考节点电压(Vref)以及第一感测节点(Nsen1)的第一感测节点电压(Vsen1)开始下降。
由于晶胞的存储状态为关闭状态，因此第一晶胞电流(Icell1)为I2。亦即，参考电流(Iref)大于第一晶胞电流(Icell1)。因此，在时间点t2之后，参考节点电压(Vref)的下降速度会快于第一感测节点电压(Vsen1)的下降速度。
在时间点t3，参考节点电压(Vref)下降至预设电压(Vset)，使得比较电路604的锁存信号(Lat)输出低电平。此时，开关SW1与开关SW3为开路状态，而第一感测单元510中的反相器518正常运作。由于第一感测节点电压(Vsen1)的下降速度较慢尚未下降至预设电压(Vset)，因此锁存电路514产生的第一输出信号(Dout1)为高电平，代表连接于第一数据线(DL1)上的晶胞的存储状态为关闭状态。
请参照图6C，其所绘示为读取周期时晶胞的存储状态为开启状态的相关信号示意图。在时间点t0至时间点t2之间，参考单元600与第一感测单元510中的定电压供应电路602与512会根据动作信号(Vpre)来短暂开启晶体管Md与晶体管M4，使得参考节点(Nref)与第一感测节点(Nsen1)充电至电源电压(Vdd)，亦即在时间点t2时，参考电压(Vref)与第一感测电压(Vsen1)皆为电源电压(Vdd)。再者，在时间点t1，参考电压(Vref)与第一感测电压(Vsen1)上升至预设电压(Vset)，使得锁存信号(Lat)与第一输出信号(Dout1)为高电平。在时间点t2时，动作信号(Vpre)即关闭晶体管Md与晶体管M4。再者，启动信号(En)在时间点t0时为高电平使得开关SW0为闭路状态。
在时间点t1时，比较电路604输出高电平的锁存信号(Lat)，使得反相器518无法正常运作，而开关SW1与开关SW3为闭路状态。因此，参考节点(Nref)连接至参考电流源以接收参考电流(Iref)，且第一感测节点(Nsen1)连接至第一数据线(DL1)以接收第一晶胞电流(Icell1)。在时间点t2晶体管Md与晶体管M4被关闭时，参考节点(Nref)上的参考节点电压(Vref)以及第一感测节点(Nsen1)的第一感测节点电压(Vsen1)开始下降。
由于晶胞的存储状态为开启状态，因此第一晶胞电流(Icell1)为I1。亦即，参考电流(Iref)小于第一晶胞电流(Icell1)。因此，在时间点t2之后，参考节点电压(Vref)的下降速度会慢于第一感测节点电压(Vsen1)的下降速度。
在时间点t3时，第一感测节点电压(Vsen1)已下降至预设电压(Vset)并继续下降。在时间点t4时，参考节点电压(Vref)下降至预设电压(Vset)，使得比较电路604的锁存信号(Lat)输出低电平。此时，开关SW1与开关SW3为开路状态，而第一感测单元510中的反相器518正常运作。由于第一感测节点电压(Vsen1)的下降速度较快且小于预设电压(Vset)，因此锁存电路514产生的第一输出信号(Dout1)为低电平，代表连接在第一数据线(DL1)上的晶胞的存储状态为开启状态。
由以上的说明可知，第二实施例与第三实施例的电流感测放大器可以调高预设电压(Vset)，使得电流感测放大器缩短感测的时间。
以上说明皆是以感测N型浮动门晶体管所组成的晶胞的存储状态。相同的原理，本发明也可以运用于感测P型浮动门晶体管所组成的晶胞的存储状态。以下详细说明之。
假设非易失性存储器中的晶胞中具有P型浮动门晶体管(p-type floating gatetransistor)作为存储晶体管，且在开启状态时，晶胞会产生I3的晶胞电流，而在关闭状态时，晶胞会产生I4的晶胞电流。而参考电流源所提供的参考电流Iref的大小介于I3与I4之间，亦即I3>Iref>I4。
请参照图7A～图7C，其所绘示为本发明电流感测放大器的第三实施例及相关信号示意图。图7A仅以一参考单元700搭配一第一感测单元710来作说明。当然，本领域技术人员也可以利用一个参考单元搭配多个感测单元来实现电流感测放大器。
电流感测放大器包括：一参考单元700、一第一感测单元710、开关SW0与开关SW1。参考单元700包括一定电压供应电路702与一比较电路704连接于参考节点(Nref)。其中，定电压供应电路包括一晶体管Me其源极连接至一接地电压(Vss)，栅极接收一动作信号(Vpre)，漏极连接至参考节点(Nref)。再者，比较电路704会比较参考电压(Vref)与预设电压(Vset)之间的关系，当参考电压(Vref)小于预设电压(Vset)时，比较电路704输出的锁存信号(Lat)为第一电平(例如高电平)；当参考电压(Vref)大于预设电压(Vset)时，比较电路704输出的锁存信号(Lat)为第二电平(例如低电平)。
开关SW0受控于锁存信号(Lat)，当锁存信号(Lat)为第一电平(例如高电平)时，开关SW0为闭路状态，可将参考节点(Nref)连接至参考电流源以接收参考电流(Iref)。当锁存信号(Lat)为第二电平(例如低电平)时，开关SW0为开路状态，可切断参考节点(Nref)与参考电流源之间的连接关系。
第一感测单元710包括一定电压供应电路712与一锁存电路714连接于第一感测节点(Nsen1)。其中，定电压供应电路包括一晶体管M5，其源极连接至一接地电压(Vss)，栅极接收一动作信号(Vpre)，漏极连接至第一感测节点(Nsen1)。再者，锁存电路714受控于锁存信号(Lat)，当锁存信号为第一电平(例如高电平)时，锁存电路714无法正常运作；当锁存信号为第二电平(例如低电平)时，锁存电路714可正常运作。并且，在锁存电路714正常运作时，当第一感测电压(Vsen1)小于预设电压(Vset)时，锁存器614输出的第一输出信号(Dout1)为第一电平(例如高电平)，代表晶胞的存储状态为关闭状态；当第一感测电压(Vsen1)大于预设电压(Vset)时，锁存电路714输出的第一输出信号(Dout1)为第二电平(例如低电平)，代表晶胞的存储状态为开启状态。
开关SW1受控于锁存信号(Lat)，当锁存信号(Lat)为高电平时，开关SW1为闭路状态，可将第一感测节点(Nsen1)连接至第一数据线(DL1)以接收第一晶胞电流(Icell1)。当锁存信号(Lat)为低电平时，开关SW1为开路状态，可切断第一感测节点(Nsen1)与第一数据线(DL1)之间的连接关系。而以下的说明以预设电压(Vset)为Vdd/2来解释电流感测放大器的运作原理。
请参照图7B，其所绘示为读取周期时晶胞的存储状态为关闭状态的相关信号示意图。在时间点t0至时间点t2之间，参考单元700与第一感测单元710中的定电压供应电路702与712会根据动作信号(Vpre)来短暂开启晶体管Me与晶体管M5，使得参考节点(Nref)与第一感测节点(Nsen1)放电至接地电压(Vss)，亦即在时间点t2时，参考电压(Vref)与第一感测电压(Vsen1)皆为接地电压(Vss)。在时间点t2时，动作信号(Vpre)即关闭晶体管Me与晶体管M5。在时间点t1时，参考节点(Nref)与第一感测节点(Nsen1)放电至预设电压(Vset)，使得锁存信号(Lat)与第一数据线(DL1)改变为高电平。
同时，在时间点t2时，比较电路704的锁存信号(Lat)输出第一电平(例如高电平)。此时，锁存电路714无法正常运作，而开关SW0与开关SW1为闭路状态。因此，参考节点(Nref)连接至参考电流源以接收参考电流(Iref)，且第一感测节点(Nsen1)连接至第一数据线(DL1)以接收第一晶胞电流(Icell1)。在时间点t2晶体管Me与晶体管M5被关闭时，参考节点(Nref)上的参考节点电压(Vref)以及第一感测节点(Nsen1)的第一感测节点电压(Vsen1)开始上升。
由于晶胞的存储状态为关闭状态，因此第一晶胞电流(Icell1)为I4。亦即，参考电流(Iref)大于第一晶胞电流(Icell1)。因此，在时间点t1之后，参考节点电压(Vref)的上升速度会快于第一感测节点电压(Vsen1)的上升速度。
在时间点t3，参考节点电压(Vref)上升至预设电压(Vset)，使得比较电路704的锁存信号(Lat)输出第二电平(例如低电平)。此时，开关SW0与开关SW1为开路状态，而第一感测单元710中的锁存电路714正常运作。由于第一感测节点电压(Vsen1)的上升速度较慢尚未上升至预设电压(Vset)，因此锁存电路714产生的第一输出信号(Dout1)为第一电平(例如高电平)，代表连接在第一数据线(DL1)上的晶胞的存储状态为关闭状态。
请参照图7C，其所绘示为读取周期时晶胞的存储状态为开启状态的相关信号示意图。在时间点t0至时间点t2之间，参考单元700与第一感测单元710中的定电压供应电路702与712会根据动作信号(Vpre)来短暂开启晶体管Me与晶体管M5，使得参考节点(Nref)与第一感测节点(Nsen1)放电至接地电压(Vss)，亦即在时间点t2时，参考电压(Vref)与第一感测电压(Vsen1)皆为接地电压(Vss)。在时间点t2时，动作信号(Vpre)即关闭晶体管Me与晶体管M5。在时间点t1时，参考节点(Nref)与第一感测节点(Nsen1)放电至预设电压(Vset)，使得锁存信号(Lat)与第一输出信号(Dout1)改变为高电平。
同时，在时间点t2时，比较电路704的锁存信号(Lat)输出第一电平(例如高电平)。此时，锁存电路714无法正常运作，而开关SW0与开关SW1为闭路状态。因此，参考节点(Nref)连接至参考电流源以接收参考电流(Iref)，且第一感测节点(Nsen1)连接至第一数据线(DL1)以接收第一晶胞电流(Icell1)。在时间点t2晶体管Me与晶体管M5被关闭时，参考节点(Nref)上的参考节点电压(Vref)以及第一感测节点(Nsen1)的第一感测节点电压(Vsen1)开始上升。
由于晶胞的存储状态为开启状态，因此第一晶胞电流(Icell1)为I3。亦即，参考电流(Iref)小于第一晶胞电流(Icell1)。因此，在时间点t1之后，参考节点电压(Vref)上升速度会慢于第一感测节点电压(Vsen1)的上升速度。
在时间点t3时，第一感测节点电压(Vsen1)已上升至预设电压(Vset)并继续上升。在时间点t4时，参考节点电压(Vref)上升至预设电压(Vset)，使得比较电路704的锁存信号(Lat)输出第二电平(例如低电平)。此时，开关SW0与开关SW1为开路状态，而第一感测单元710中的锁存电路714正常运作。由于第一感测节点电压(Vsen1)的上升速度较快且大于预设电压(Vset)，因此锁存电路714产生的第一输出信号(Dout1)为第二电平(例如低电平)，代表连接在第一数据线(DL1)上的晶胞的存储状态为开启状态。
由以上的说明可知，利用本发明的电流感测放大器可以快速地检测出晶胞中的存储状态。并且电流感测放大器中并未有运算放大器，因此可以有效地降低耗能。
由于在编程周期时，注入较少的热载子将使得晶胞存储状态为开启状态，亦即具备较低的临限电压，例如Vth_l。而注入较多的热载子将使得晶胞存储状态为关闭状态，亦即具备较高的临限电压，例如Vth_h。
而根据本发明的实施例，参考电流源还可利用一参考晶胞(reference cell)来完成。换句话说，在编程周期时，控制参考晶胞的热载子注入数目，使得参考晶胞的临限电压介于Vth_l与Vth_h之间。因此，在读取周期时，将可使得参考晶胞的晶胞电流为参考电流(Iref)，并且介于I1与I2之间。其中，I1为开启状态时晶胞所产生的晶胞电流，而I2为关闭状态时晶胞所产生的晶胞电流。
再者，本发明的电流感测方法并不限定于图2所示的流程。请参照图8，其所绘示为本发明另一实施例电流感测方法流程图。首先，将感测节点连接至一数据线以接收晶胞电流，并将参考节点连接在参考电流源以接收参考电流(步骤S801)；接着，同时让感测节点以及一参考节点到达一固定电压后开始变化(步骤S802)。
之后，开始比较参考节点上的参考电压与一预设电压之间的关系(步骤S805)。当参考节点上的参考电压由固定电压开始变化，并到达预设电压时，则根据感测节点上的感测电压与预设电压之间的关系来决定晶胞的存储状态(步骤S807)。亦即，当感测节点上的感测电压小于预设电压时，则晶胞为第一存储状态(例如开启状态)(步骤S808)。反之，则晶胞为第二存储状态(例如关闭状态)(步骤S809)。。
综上所述，虽然本发明已以优选实施例公开如上，然其并非用以限定本发明。本发明所属领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要求书所界定者为准。

Claims (24)

1.一种电流感测放大器的感测方法，运用于一非易失性存储器用以在一读取周期中检测一晶胞中的存储状态，该方法包括下列步骤：
调整一感测节点与一参考节点至一固定电压；
将该感测节点连接至一数据线，以接收该晶胞所产生的一晶胞电流，并且将该参考节点连接至一参考电流源以接收该参考电流源产生的一参考电流；以及
当该参考节点上的一参考电压到达一预设电压时，如果该感测节点上的一感测电压小于该预设电压，则该晶胞为一第一存储状态；如果该感测节点上的该感测电压大于该预设电压，则该晶胞为一第二存储状态；
其中当该晶胞为该第一存储状态时该晶胞具备一第一临限电压，当该晶胞为该第二存储状态时该晶胞具备一第二临限电压，且该参考电流源包括一参考晶胞，该参考晶胞具备一参考临限电压，该参考临限电压介于该第一临限电压与该第二临限电压之间。
2.如权利要求1所述的感测方法，其中当该晶胞为该第一存储状态时该晶胞电流为一第一电流值，当该晶胞为该第二存储状态时该晶胞电流为一第二电流值，且该参考电流介于该第一电流值与该第二电流值之间。
3.如权利要求1所述的感测方法，其中该晶胞包括一N型存储晶体管，且该第一存储状态为一开启状态，该第二存储状态为一关闭状态。
4.如权利要求1所述的感测方法，其中该晶胞包括一P型存储晶体管，且该第一存储状态为一关闭状态，该第二存储状态为一开启状态。
5.一种电流感测放大器，运用于一非易失性存储器用以在一读取周期中检测一第一晶胞中的存储状态，该电流感测放大器包括：
一参考单元，包括一定电压供应电路与一比较电路连接于一参考节点，其中，该定电压供应电路根据一动作信号将该参考节点调整至一固定电压后，将该参考节点连接至一参考电流源以接收该参考电流源产生的一参考电流；以及
一第一感测单元，包括一定电压供应电路与一锁存电路连接于一第一感测节点，其中，该定电压供应电路根据该动作信号将该第一感测节点充电至该固定电压后，将该第一感测节点连接至一第一数据线，以接收该第一晶胞所产生的一第一晶胞电流；
其中，当该比较电路检测出该参考节点上的一参考电压到达一预设电压时，产生一锁存信号至该锁存电路，使得该锁存电路根据该第一感测节点上的一第一感测电压与该预设电压之间的关系决定该第一晶胞为一第一存储状态或者一第二存储状态。
6.如权利要求5所述的电流感测放大器，还包括：一第二感测单元，包括一定电压供应电路与一锁存电路连接于一第二感测节点，其中，该定电压供应电路根据该动作信号将该第二感测节点调整至充电至该固定电压后，将该第二感测节点连接至一第二数据线，以接收一第二晶胞所产生的一第二晶胞电流；其中，该锁存电路收到该锁存信号时，该锁存电路根据该第二感测节点上的一第二感测电压与该预设电压之间的关系决定该第二晶胞为该第一存储状态或者该第二存储状态。
7.如权利要求5所述的电流感测放大器，其中，如果该第一感测节点上的一第一感测电压小于该预设电压，则该锁存电路输出一第一电平以指示该第一晶胞为该第一存储状态；以及，如果该第一感测节点上的该第一感测电压大于该预设电压，则该锁存电路输出一第二电平以指示该第一晶胞为该第二存储状态。
8.如权利要求7所述的电流感测放大器，其中该第一晶胞包括一N型存储晶体管，且该第一存储状态为一开启状态，该第二存储状态为一关闭状态。
9.如权利要求7所述的电流感测放大器，其中该第一晶胞包括一P型存储晶体管，且该第一存储状态为一关闭状态，该第二存储状态为一开启状态。
10.如权利要求5所述的电流感测放大器，其中当该第一晶胞为该第一存储状态时该第一晶胞电流为一第一电流值，当该第一晶胞为该第二存储状态时该第一晶胞电流为一第二电流值，且该参考电流介于该第一电流值与该第二电流值之间。
11.如权利要求5所述的电流感测放大器，其中当该第一晶胞为该第一存储状态时该晶胞具备一第一临限电压，当该第一晶胞为该第二存储状态时该晶胞具备一第二临限电压，且该参考电流源包括一参考晶胞，该参考晶胞具备一参考临限电压，该参考临限电压介于该第一临限电压与该第二临限电压之间。
12.如权利要求5所述的电流感测放大器，其中该参考单元中的该定电压供应电路包括一第一P型晶体管，具有一源极接收一电源电压，具有一栅极接收该动作信号，以及具有一漏极连接至该参考节点，且该固定电压为该电源电压。
13.如权利要求12所述的电流感测放大器，其中该第一感测单元中的该定电压供应电路包括一第二P型晶体管，具有一源极接收该电源电压，具有一栅极接收该动作信号，以及具有一漏极连接至该第一感测节点。
14.如权利要求13所述的电流感测放大器，其中该参考单元中的该比较电路包括：
一第一反相器，该第一反相器的输入端连接至该参考节点；
一第二反相器，该第二反相器受控于该锁存信号，该第二反相器的输入端连接至该第一反相器的输出端，该第二反相器的输出端连接至该第一反相器的输入端；以及
一第三反相器，该第三反相器的输入端连接至该第一反相器的输出端，该第三反相器的输出端产生该锁存信号；
其中，该第一反相器的一转态电压为该预设电压。
15.如权利要求14所述的电流感测放大器，其中该第一感测单元中的该锁存电路包括：
一第四反相器，该第四反相器的输入端连接至该第一感测节点；
一第五反相器，该第五反相器受控于该锁存信号，该第五反相器的输入端连接至该第四反相器的输出端，该第五反相器的输出端连接至该第四反相器的输入端；以及
一第六反相器，该第六反相器的输入端连接至该第四反相器的输出端，该第六反相器的输出端产生一第一输出信号，用以指示该第一晶胞为该第一存储状态或者该第二存储状态；
其中，该第四反相器的该转态电压为该预设电压。
16.如权利要求13所述的电流感测放大器，其中该参考单元中的该比较电路包括：
一第一预设电压产生器，用以产生该预设电压；
一第一比较器，该第一比较器的第一输入端连接至该参考节点，该第一比较器的第二输入端接收该预设电压；
一第一开关，该第一开关受控于该锁存信号，该第一开关的第一端连接至该第一比较器的输出端；
一第一反相器，该第一反相器的输入端连接至该第一开关的第二端；
一第二反相器，该第二反相器受控于该锁存信号，该第二反相器的输入端连接至该第一反相器的输出端，该第二反相器的输出端连接至该第一反相器的输入端；
一第三反相器，该第三反相器的输入端连接至该第一反相器的输出端；
一第四反相器，该第四反相器的输入端连接至该第三反相器的输出端；以及
一与非门，该与非门的第一输入端连接至该第四反相器的输出端，该与非门的第二输入端接收该动作信号，该与非门的输出端产生该锁存信号。
17.如权利要求16所述的电流感测放大器，其中该第一感测单元中的该锁存电路包括：
一第二预设电压产生器，用以产生该预设电压；
一第二比较器，该第二比较器的第一输入端连接至该第一感测节点，该第二比较器的第二输入端接收该预设电压；
一第二开关，该第二开关受控于该锁存信号，该第二开关的第一端连接至该第二比较器的输出端；
一第五反相器，该第五反相器的输入端连接至该第二开关的第二端；
一第六反相器，该第六反相器受控于该锁存信号，该第六反相器的输入端连接至该第五反相器的输出端，该第六反相器的输出端连接至该第五反相器的输入端；以及
一第七反相器，该第七反相器的输入端连接至该第五反相器的输出端，该第五反相器输出端产生一第一输出信号，用以指示该第一晶胞为该第一存储状态或者该第二存储状态。
18.如权利要求13所述的电流感测放大器，其中该参考单元中的该比较电路包括：
一第一预设电压产生器，用以产生该预设电压；
一第一比较器，该第一比较器的第一输入端连接至该参考节点，该第一比较器的第二输入端接收该预设电压；
一第一反相器，该第一反相器的输入端连接至该第一比较器的输出端；以及
一第二反相器，该第二反相器的输入端连接至该第一反相器的输出端，该第二反相器的输出端产生该锁存信号。
19.如权利要求18所述的电流感测放大器，其中该第一感测单元中的该锁存电路包括：
一第二预设电压产生器，用以产生该预设电压；
一第二比较器，该第二比较器的第一输入端连接至该第一感测节点，该第二比较器的第二输入端接收该预设电压；
一第一开关，该第一开关受控于该锁存信号，该第一开关的第一端连接至该第二比较器的输出端；
一第三反相器，该第三反相器的输入端连接至该第一开关的第二端；
一第四反相器，该第四反相器受控于该锁存信号，该第四反相器的输入端连接至该第三反相器的输出端，该第四反相器的输出端连接至该第三反相器的输入端；以及
一第五反相器，该第五反相器的输入端连接至该第三反相器的输出端，该第三反相器输出端产生一第一输出信号，用以指示该第一晶胞为该第一存储状态或者该第二存储状态。
20.如权利要求5所述的电流感测放大器，其中该参考单元中的该定电压供应电路包括一第一N型晶体管，具有一源极接收一接地电压，具有一栅极接收该动作信号，以及具有一漏极连接至该参考节点，且该固定电压为该接地电压。
21.如权利要求20所述的电流感测放大器，其中该第一感测单元中的该定电压供应电路包括一第二N型晶体管，具有一源极接收该接地电压，具有一栅极接收该动作信号，以及具有一漏极连接至该第一感测节点。
22.如权利要求21所述的电流感测放大器，其中该参考单元中的该比较电路比较该参考电压与该预设电压之间的关系，当该参考电压小于该预设电压时，该比较电路输出的该锁存信号为一第一电平；以及，当该参考电压大于该预设电压时，该比较电路输出的该锁存信号为一第二电平。
23.如权利要求22所述的电流感测放大器，其中该第一感测单元中的该锁存电路受控于该锁存信号，当该锁存信号为该第一电平时，该锁存电路无法正常运作；以及，当该锁存信号为该第二电平时，该锁存电路正常运作；其中，在该锁存电路正常运作时，当该第一感测电压小于该预设电压时，该锁存电路输出的一第一输出信号为该第一电平，代表该第一晶胞为该第一存储状态；以及，当该第一感测电压大于该预设电压时，该锁存电路输出的该第一输出信号为该第二电平，代表该第一晶胞为该第二存储状态。
24.如权利要求5所述的电流感测放大器，其中该参考单元与第一感测单元的结构完全相同。
CN201410004768.6A 2013-06-04 2014-01-06 电流感测放大器及其感测方法 Active CN104217744B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/909,187 US9099191B2 (en) 2013-06-04 2013-06-04 Current sensing amplifier and sensing method thereof
US13/909,187 2013-06-04

Publications (2)

Publication Number Publication Date
CN104217744A CN104217744A (zh) 2014-12-17
CN104217744B true CN104217744B (zh) 2017-06-09

Family

ID=51984943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410004768.6A Active CN104217744B (zh) 2013-06-04 2014-01-06 电流感测放大器及其感测方法

Country Status (3)

Country Link
US (1) US9099191B2 (zh)
CN (1) CN104217744B (zh)
TW (1) TWI508094B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106782649B (zh) * 2015-11-20 2020-07-14 华邦电子股份有限公司 感测放大器电路
TWI607445B (zh) 2016-03-28 2017-12-01 卡比科技有限公司 非揮發性記憶體裝置及其運作方法
KR102591119B1 (ko) * 2016-04-19 2023-10-19 에스케이하이닉스 주식회사 폴딩회로 및 이를 포함하는 불휘발성 메모리 소자
CN107644659B (zh) * 2016-07-21 2020-08-18 中芯国际集成电路制造(上海)有限公司 一种多时序可编程存储器及电子装置
TWI615851B (zh) * 2016-10-14 2018-02-21 旺宏電子股份有限公司 非揮發性記憶裝置的感測電路及方法
US10121522B1 (en) * 2017-06-22 2018-11-06 Sandisk Technologies Llc Sense circuit with two sense nodes for cascade sensing
KR102422456B1 (ko) * 2017-12-22 2022-07-19 삼성전자주식회사 데이터 송수신 장치, 이를 포함하는 반도체 패키지 및 데이터 송수신 방법
CN109360593B (zh) * 2018-12-25 2023-09-22 北京时代全芯存储技术股份有限公司 感测放大装置
TWI712040B (zh) * 2020-05-12 2020-12-01 力旺電子股份有限公司 具多階型記憶胞陣列之非揮發性記憶體及其相關讀取控制方法
US11308996B2 (en) * 2020-07-14 2022-04-19 Ememory Technology Inc. Sensing circuit and method for multi-level memory cell
US11817163B2 (en) 2020-07-16 2023-11-14 Changxin Memory Technologies, Inc. Circuit for detecting state of anti-fuse storage unit and memory device thereof
CN113948142B (zh) * 2020-07-16 2023-09-12 长鑫存储技术有限公司 反熔丝存储单元状态检测电路及存储器
US11817159B2 (en) 2020-07-16 2023-11-14 Changxin Memory Technologies, Inc. Circuit for detecting anti-fuse memory cell state and memory
CN113948143B (zh) * 2020-07-16 2024-06-25 长鑫存储技术有限公司 反熔丝存储单元状态检测电路及存储器
US11854633B2 (en) 2020-07-16 2023-12-26 Changxin Memory Technologies, Inc. Anti-fuse memory cell state detection circuit and memory
TWI783639B (zh) * 2020-12-22 2022-11-11 神盾股份有限公司 感測裝置及其感測方法
US11367468B1 (en) 2021-02-26 2022-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Sense amplifier

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1858027A1 (en) * 2006-05-19 2007-11-21 STMicroelectronics S.r.l. A sensing circuit for semiconductor memories
CN101681666A (zh) * 2006-12-15 2010-03-24 先进微装置公司 用于浮体单元内存的读出装置及其方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134620A (ja) 2000-10-27 2002-05-10 Mitsubishi Electric Corp 半導体装置
CN100354971C (zh) * 2002-11-08 2007-12-12 株式会社日立制作所 半导体存储装置
KR100735750B1 (ko) * 2005-12-15 2007-07-06 삼성전자주식회사 복수개의 균일한 기준 데이터들을 생성하는 기준 셀 블록및 감지증폭 유니트들을 구비하는 반도체 소자들 및 이를채택하는 시스템들
KR100831678B1 (ko) * 2006-11-24 2008-05-22 주식회사 하이닉스반도체 반도체 장치의 센스 앰프
KR101391355B1 (ko) * 2007-07-23 2014-05-02 삼성전자주식회사 반도체 메모리 장치 및 그것의 데이터 감지 방법
KR101855295B1 (ko) * 2011-09-08 2018-05-09 삼성전자주식회사 데이터 리드회로, 이를 포함하는 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 데이터 리드 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1858027A1 (en) * 2006-05-19 2007-11-21 STMicroelectronics S.r.l. A sensing circuit for semiconductor memories
CN101681666A (zh) * 2006-12-15 2010-03-24 先进微装置公司 用于浮体单元内存的读出装置及其方法

Also Published As

Publication number Publication date
CN104217744A (zh) 2014-12-17
TW201447907A (zh) 2014-12-16
TWI508094B (zh) 2015-11-11
US20140355353A1 (en) 2014-12-04
US9099191B2 (en) 2015-08-04

Similar Documents

Publication Publication Date Title
CN104217744B (zh) 电流感测放大器及其感测方法
CN103165180B (zh) 阻变存储装置
US6747892B2 (en) Sense amplifier for multilevel non-volatile integrated memory devices
US8254178B2 (en) Self-timed integrating differential current
EP0907955B1 (en) A multiple bits-per-cell flash shift register page buffer
CN109671457A (zh) 具有差分存储单元的随机码产生器及相关控制方法
TWI446355B (zh) 用於低供應電壓記憶體單元的感測電路
CN101010750A (zh) 具有预充电电路的mram读出放大器及用于读出的方法
CN106062877A (zh) 用在低功率纳米闪存装置中的改进的感测电路
CN106062881A (zh) 非易失性半导体存储装置
US11605422B2 (en) Memory circuit configuration
JP2023029862A (ja) フラッシュメモリセル内のデータを読み出すための改善された感知増幅器回路
WO2009020718A1 (en) Method and circuit for preventing high voltage memory disturb
KR100893474B1 (ko) 반도체 기억 장치
CN105741877A (zh) 感测电路、存储装置以及操作存储装置的方法
CN105023615A (zh) 一种可防止旁路攻击的非挥发存储器的读电路
CN110390967A (zh) 差分式非易失性内存电路
CN111383696A (zh) 嵌入式快闪存储单元数据读取电路
KR20150056845A (ko) 메모리 셀을 감지하기 위한 셀프 바이어싱 멀티-기준
CN106409338B (zh) 一种用于Flash存储器的差分位线结构及其操作方法
US20090201724A1 (en) Memory device and method thereof
CN102044299B (zh) 非易失性存储器及其读取电路
JPH0855486A (ja) 不揮発性メモリセルの内容の差分評価の為の基準信号発生方法およびその発生回路
CN102208207B (zh) 根据取样和保持的源极端感测的汲入电流系统
CN102299537B (zh) 一种灵敏放大器的预充电控制电路及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant