CN107464580B

CN107464580B - 高速预充电敏感放大器电路、快速读取电路及电子装置

Info

Publication number: CN107464580B
Application number: CN201610392505.6A
Authority: CN
Inventors: 陈永耀; 殷常伟; 郁红; 倪昊
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2016-06-03
Filing date: 2016-06-03
Publication date: 2020-06-05
Anticipated expiration: 2036-06-03
Also published as: CN107464580A

Abstract

本发明提供一种用于非易失性存储器的高速预充电敏感放大器电路、快速读取电路及电子装置，所述高速预充电敏感放大器电路包括：自动预充电模块，其基于由电阻和多个MOS器件构成的反馈回路实现对所述非易失性存储器的位线的快速预充电；以及信号放大器模块，所述信号放大器模块的输入端连接至所述自动预充电模块的输出端，并且对所述位线的电压信号进行放大。通过将包括反馈回路的自动预充电模块应用于非易失性存储器的读取电路中，提供了对于位线的快速预充电，而不需要单独的预充电信号。

Description

高速预充电敏感放大器电路、快速读取电路及电子装置

技术领域

本发明涉及集成电路技术领域，具体而言涉及一种用于非易失性存储器的高速预充电敏感放大器电路、快速读取电路。

背景技术

随着微控制器(MCU)以及物联网(IOT)技术的发展，集成电路的工作频率越来越高。应对这一发展趋势，要求非易失性存储器(NVM)工作于更低的平均电压，并且具有更高的读取速度和更大的存储容量。

另一方面，随着集成电路工艺的发展，存储单元(CELL)的电流随之减小，同时，由于NVM存储器容量的增加，敏感放大器(SA)连接的电容负载随之加大。负载的加大导致NVM的读取速度下降，因此读出电路需要特殊处理才能达到速度提高的目的。根据CELL特性，位线(BL)上的电压越高，则存储单元电流(CELL current)越大，提高存储单元电流可以提高SA的读取速度。然而，受到工艺和电源电压的限制，存储单元电流的改进的可能不是很大，主要是通过改进SA来达到提高读取速度。

目前通过使用预充电(Precharge)技术可以得到相对快的读取速度。然而，预充电的时间也会极大的影响到读取速度，同时如果预充电时间过短，则有可能BL的充电不充分，所以通常预充电的时间控制都设计有余量。然而，这样的解决方案一方面将产生更多的功耗，另一方面也延长了读取的时间。

因此，有必要提出一种高速预充电敏感放大器电路和一种快速读取电路，以解决现有的技术问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，根据本发明的一方面提供一种用于非易失性存储器的高速预充电敏感放大器电路，其特征在于，包括：

自动预充电模块，其基于由电阻和多个MOS器件构成的反馈回路实现对所述非易失性存储器的位线的快速预充电；以及信号放大器模块，所述信号放大器模块的输入端连接至所述自动预充电模块的输出端，并且对所述位线的电压信号进行放大。

示例性地，所述反馈回路包括电阻、第一PMOS器件、第二PMOS器件和第三PMOS器件，其中所述位线的电压信号输入至第一PMOS器件的栅极，并通过所述第一PMOS器件放大至所述电阻的两端，所述电阻两端的电压信号分别输入至所述第二PMOS器件和所述第三PMOS器件的栅极并通过所述第二PMOS器件和所述第三PMOS器件的源极反馈至所述位线。

示例性地，所述自动预充电模块包括由所述电阻、所述第一PMOS器件，所述第二PMOS器件以及第四NMOS器件构成的自动预充电电路，其中所述第四NMOS器件的漏极连接至所述电阻的第一端，所述电阻的第二端同时连接至所述第一PMOS器件的漏极和所述第二PMOS器件的栅极，并且所述第二PMOS器件的源极连接至第一PMOS器件的栅极；所述自动预充电电路通过所述第二PMOS器件的源极连接至所述位线，以控制对所述位线的快速预充电。

示例性地，所述自动预充电电路包括由所述第一PMOS器件构成的共源放大器，其将所述位线的电压信号放大并反馈至所述第二PMOS器件的栅极以控制所述第二PMOS器件的状态。

示例性地，所述信号放大器模块为第三PMOS器件，所述第三PMOS器件的源极连接至所述位线，栅极连接至所述电阻的第一端，并且通过其漏极输出经放大的所述位线的电压信号。

根据本发明的另一方面还提供一种用于非易失性存储器的快速读取电路，包括：

高速预充电敏感放大器电路，其包括：自动预充电模块，其基于由电阻和多个MOS器件构成的反馈回路实现对所述非易失性存储器的位线的快速预充电；以及信号放大器模块，所述信号放大器模块的输入端连接至所述自动预充电模块的输出端，并且对所述位线的电压信号进行放大。

参考电压模块，其生成用于与所述高速预充电敏感放大器电路的输出电压信号进行比较的参考电压信号；以及

比较电路模块，其将所述高速预充电敏感放大器电路的输出电压信号与所述参考电压信号进行比较以得到所述快速读取电路的输出结果。

示例性地，所述参考电压模块包括第五NZMOS器件，并且利用所述第五NZMOS器件生成高的参考电压。

示例性地，所述比较电路模块包括动态比较器电路，所述动态比较器电路的第一输入端连接至所述高速预充电敏感放大器电路的输出端，第二输入端连接至所述参考电压模块的输出端，并且将所述第一输入端的信号与所述第二输入端的信号进行比较以得到所述快速读取电路的输出结果。

示例性地，所述动态比较器电路为动态锁存比较器电路，其包括锁存比较级和输出级。

根据本发明的一方面还提供一种电子装置，包括前述的快速读取电路。

综上所述，本发明的用于非易失性存储器的快速读取电路，通过将包括反馈回路的自动预充电模块应用于非易失性存储器的读取电路中提供了对于位线的快速预充电，而不需要单独的预充电信号。另外，本发明利用NZMOS器件产生一个较高的参考电压VREF，提高了读取电路的准确性。进一步，输出电压端使用动态比较器，从而可用于比较大的输入电压范围并达到较小的静态功耗。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1示出了根据本发明一实施例的高速预充电敏感放大器电路100的示意图；

图2示出了根据本发明一实施例的高速预充电敏感放大器电路200的电路图；

图3示出了根据本发明一实施例的快速读取电路300的示意图；

图4示出了根据本发明一实施例的图3中的参考电压模块302的电路图；

图5示出了根据本发明一实施例的图3中的比较电路模块303的电路图；

图6示出了根据本发明一实施例的利用比较电路模块进行比较的电压情况的示意图；

图7示出了根据本发明一实施例的快速读取电路的整体电路400的电路图；

图8示出了根据本发明一实施例的快速读取电路的仿真结果示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的结构以及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

目前通过使用预充电技术来得到非易失性存储器的快的读取速度。然而，目前解决方案中预充电的时间也会极大的影响到读取速度。另外，如果预充电时间过短，则有可能BL的充电不充分，所以通常预充电的时间控制都设计有余量。然而，这样的解决方案一方面将产生更多的功耗，另一方面也延长了读取的时间。

鉴于上述问题的存在，本发明提供一种高速预充电敏感放大器电路和一种快速读取电路，下面结合图1-图8对本发明的高速预充电敏感放大器电路和快速读取电路做详细说明。

实施例一

下面参考图1对本发明的高速预充电敏感放大器电路进行说明。图1示出了根据本发明一实施例的高速预充电敏感放大器电路100的示意图。

如图1所示，高速预充电敏感放大器电路100包括自动预充电模块101和信号放大器模块102。自动预充电模块101由非易失性存储器的读信号READOUT控制，并且其输出连接至非易失性存储器的位线以及信号放大器模块102。信号放大器模块102的输入端连接至所述非易失性存储器的位线，对其位线上的电压信号进行放大，并输出经放大的电压信号VCELL。

其中，自动预充电模块101包括由电阻和多个MOS器件构成的反馈回路，并且基于该反馈回路实现对非易失性存储器位线的快速预充电。通常使用预充电技术可以得到相对快的读取速度。如上所述，目前解决方案的预充电的时间也会极大的影响到读取速度，同时如果预充电时间过短，则有可能BL的充电不充分。根据本发明，基于反馈回路实现对非易失性存储器的位线的快速预充电，在确保BL充分充电的同时缩短了预充电的时间。

下面结合图2来详细说明根据本发明实施例的高速预充电敏感放大器电路。图2示出了根据本发明一实施例的高速预充电敏感放大器电路200的电路图。

如图2所示，电敏感放大器电路200包括自动预充电模块101和信号放大器模块102。

根据本发明的实施例，自动预充电模块101包括由电阻和多个MOS器件构成的反馈回路。其中，反馈回路包括电阻R、第一PMOS器件M1、第二PMOS器件M2和第三PMOS器件M3，其中位线的电压信号输入至第一PMOS器件M1的栅极，并通过第一PMOS器件M1放大至电阻的两端，电阻两端的电压信号分别输入至第二PMOS器件M2和第三PMOS器件M3的栅极并通过第二PMOS器件M2和第三PMOS器件M3的源极反馈至所述位线。本领域技术人员可以理解，也可以采用本领域可行的任何其他形式的电路来实现反馈回路。

根据本发明一实施例，自动预充电模块101进一步包括由电阻R、第一PMOS器件M1，所述第二PMOS器件M2以及第四NMOS器件M4构成的自动预充电电路，其中第四NMOS器件M4的漏极连接至电阻R的第一端，所述电阻R的第二端同时连接至第一PMOS器件M1的漏极和第二PMOS器件M2的栅极，并且第二PMOS器件M2的源极连接至第一PMOS器件M1的栅极；自动预充电电路通过第二PMOS器件M2的源极连接至非易失性存储器的位线，以控制对所述位线的快速预充电。

如图2所述，自动预充电电路包括由第一PMOS器件M1构成的共源放大器，其将位线BL的电压信号放大并反馈至第二PMOS器件M2的栅极以控制第二PMOS器件M2的状态。

其中，信号放大器模块102包括第三PMOS器件M3，第三PMOS器件M3的源极连接至位线BL，栅极连接至电阻R的第一端，并且通过其漏极输出经放大的位线BL的电压信号VCELL。

下面将结合上述电敏感放大器电路200详细说明位线BL电压的快速预充和信号VCELL的建立过程。

当开始读非易失性存储器的时候，位线BL上初始电压为0，M1截止。由于反馈的影响，VF1＝VF2＝VDD，M2，M3全开。随着位线BL上的电压升高，VF1电压上升至VGS3+VGS1，此时M2流过的电流为Icell-Iref，M3流过的电流为Iref。由于电阻R的存在，使得M3的工作状态处于线性区，而M2的工作装置处于饱和区：

当Icell比Iref大时，VCELL输出稳定在VGS3+VDS2，而由于M3处于线性区，VDS2较小，因此VCELL输出接近于VGS3。

当Icell小于Iref时，当位线BL上电压到达VGS3的时候由于反馈的影响位线BL上的电压只是微量的变大，而VCELL直接上升到VDD。

其中，反馈回路为：BL上的电压作为输入，其经M1构成的共源放大器反应至VF1和VF2，随后通过M2和M3将信号反馈回到位线BL，从而构成了反馈回路。并且，由于电阻R的存在，使得控制预充电的M2在达到放大的直流工作点时停止工作，BL完成预充电。

综上，根据本发明的实施例，基于反馈回路实现对非易失性存储器的位线的快速预充电，在确保BL充分充电的同时缩短了预充电的时间。

实施例二

根据本发明另一方面，提供了一种用于非易失性存储器的快速读取电路，其包括上述高速预充电敏感放大器电路。

下面参考图3至图8对根据本发明的用于非易失性存储器的快速读取电路进行详细描述。

图3示出了根据本发明一实施例的快速读取电路300的示意图。

如图3所示，用于非易失性存储器的快速读取电路300包括高速预充电敏感放大器电路301、参考电压模块302，以及比较电路模块303。比较电路模块303的第一输入端连接至高速预充电敏感放大器电路301的输出端；比较电路模块303的第二输入端连接至参考电压模块302的输出端；并且比较电路模块303将第一输入端的信号与第二输入端的信号进行比较得到快速读取电路300的输出结果DATAOUT。

其中，高速预充电敏感放大器电路301可以包括自动预充电模块，其基于由电阻和多个MOS器件构成的反馈回路实现对所述非易失性存储器的位线的快速预充电；以及信号放大器模块，所述信号放大器模块的输入端连接至自动预充电模块的输出，并且对所述位线的电压信号进行放大。高速预充电敏感放大器电路301可以由如图2所示的电路构成。本领域技术人员可以理解，也可以采用本领域可行的任何其他预充电敏感放大器电路。

参考电压模块302可以生成用于与高速预充电敏感放大器电路301的输出电压信号进行比较的参考电压信号。

比较电路模块303将高速预充电敏感放大器电路301的输出电压信号与参考电压模块302的输出参考电压信号进行比较以得到快速读取电路的输出结果DATAOUT。

下面结合图4对快速读取电路300中的参考电压模块302进行说明。图4示出了根据本发明一实施例的图3中的参考电压模块302的电路图。

如图4所示，参考电压模块302可以采用NZMOS器件M5生成较高的参考电压VREF。NZMOS是用于非易失性存储器的特殊的MOS器件，其特性为开启电压Vth值比正常NMOS低，通常开启电压Vth在0V～0.3V之间。NZMOS器件M5的栅极连接至VDD，并且通过其源极输出参考电压VREF。其中，NZMOS器件M5的开启电压为Vth，因此VREF＝VDD-Vth。而且，由于NZMOS器件的开启电压比较低，因此通过该参考电压模块302可以生成较高的参考电压。将较高的参考电压应用于比较电路能够得到更准确的输出结果。

进一步，结合图5对快速读取电路300中的比较电路模块303进行说明。图5示出了根据本发明一实施例的图3中的比较电路模块302的电路图。

根据本发明的实施例，比较电路模块303可以包括动态比较器电路，动态比较器电路的第一输入端a连接至高速预充电敏感放大器电路301的输出端，第二输入端b连接至参考电压模块302的输出端，并且将第一输入端的信号vcell与第二输入端的信号vref进行比较以得到所述快速读取电路的输出结果DATAOUT。根据本发明一实施例，动态比较器电路可以为动态锁存比较器电路，其可以包括锁存比较级和输出级。

动态比较器可用于比较大的输入电压范围并具有较小的静态功耗。因此，使用动态比较器使得vcell和vref的电压可以在较低的电压状态当中进行比较。本领域技术人员可以理解，也可以采用本领域可行的任何其他比较器电路。

图6示出了根据本发明一实施例的利用比较电路模块303进行比较的电压情况的示意图。

如图6所示，比较电路模块303将高速预充电敏感放大器电路301的输出电压VCELL与参考电压模块302的输出电压VREF进行比较，当VCELL大于VREF时比较电路模块303输出为“1”，当VCELL小于VREF时比较电路模块303输出为“0”。图中还示出了未经放大的位线上电压信号RDBL。

图7示出了根据本发明一实施例的快速读取电路的整体电路400的电路图。

用于非易失性存储器的快速读取电路400可以包括图2中的高速预充电敏感放大器电路、图4中的参考电压电路、以及图5中的比较电路。

图7详细示出了各电路之间的连接关系和输入\输出信号关系。其中，高速预充电敏感放大器电路将非易失性存储器位线的电压信号RDBL放大后输出为vcell。参考电压电路生成高的参考电压信号vref。非易失性存储器的读取信号READOUT分别控制高速预充电敏感放大器电路的和参考电压电路的输出。高速预充电敏感放大器电路的输出端连接至比较器电路的输入端a，参考电压电路的输出端连接至比较器电路的输入端b。比较器电路将将输入端a处的信号vcell与第二输入端b处的信号vref进行比较以得到所述快速读取电路的输出结果DATAOUT。

图8示出了根据本发明一实施例的快速读取电路的仿真结果示意图。如图8所示，快速读取电路400基于vcell和vref两个电压信号，在使能信号的控制下准确且快速地输出最终结果dataout。

本发明的用于非易失性存储器的快速读取电路，通过将包括反馈回路的自动预充电模块应用于非易失性存储器的读取电路中提供了对于位线的快速预充电，而不需要单独的预充电信号。另外，本发明利用NZMOS器件产生一个较高的参考电压VREF，提高了读取电路的准确性。进一步，输出电压端使用动态比较器电路，从而可用于比较大的输入电压范围并达到较小的静态功耗。

实施例三

本发明的再一个实施例提供一种电子装置，所述电子装置包括实施例一所述的快速读取电路。

本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。

本发明实施例的电子装置，由于使用了上述的快速读取电路，因而同样具有上述优点。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种用于非易失性存储器的高速预充电敏感放大器电路，其特征在于，包括：

自动预充电模块，其基于由电阻和多个MOS器件构成的反馈回路实现对所述非易失性存储器的位线的快速预充电，所述反馈回路包括电阻、第一PMOS器件、第二PMOS器件和第三PMOS器件，其中所述位线的电压信号输入至第一PMOS器件的栅极，并通过所述第一PMOS器件放大至所述电阻的两端，所述电阻两端的电压信号分别输入至所述第二PMOS器件和所述第三PMOS器件的栅极并通过所述第二PMOS器件和所述第三PMOS器件的源极反馈至所述位线；以及

信号放大器模块，所述信号放大器模块的输入端连接至所述自动预充电模块的输出端，并且对所述位线的电压信号进行放大。

2.如权利要求1所述的高速预充电敏感放大器电路，其特征在于，所述自动预充电模块包括由所述电阻、所述第一PMOS器件，所述第二PMOS器件以及第四NMOS器件构成的自动预充电电路，其中所述第四NMOS器件的漏极连接至所述电阻的第一端，所述电阻的第二端同时连接至所述第一PMOS器件的漏极和所述第二PMOS器件的栅极，并且所述第二PMOS器件的源极连接至第一PMOS器件的栅极；所述自动预充电电路通过所述第二PMOS器件的源极连接至所述位线，以控制对所述位线的快速预充电。

3.如权利要求2所述的高速预充电敏感放大器电路，其特征在于，所述自动预充电电路包括由所述第一PMOS器件构成的共源放大器，其将所述位线的电压信号放大并反馈至所述第二PMOS器件的栅极以控制所述第二PMOS器件的状态。

4.如权利要求1所述的高速预充电敏感放大器电路，其特征在于，所述信号放大器模块为第三PMOS器件，所述第三PMOS器件的源极连接至所述位线，栅极连接至所述电阻的第一端，并且通过其漏极输出经放大的所述位线的电压信号。

5.一种用于非易失性存储器的快速读取电路，其特征在于，包括：

高速预充电敏感放大器电路，其包括：

信号放大器模块，所述信号放大器模块的输入端连接至所述自动预充电模块的输出端，并且对所述位线的电压信号进行放大；

6.如权利要求5所述的快速读取电路，其特征在于，所述自动预充电模块包括由所述电阻、所述第一PMOS器件，所述第二PMOS器件以及第四NMOS器件构成的自动预充电电路，其中所述第四NMOS器件的漏极连接至所述电阻的第一端，所述电阻的第二端同时连接至所述第一PMOS器件的漏极和所述第二PMOS器件的栅极，并且所述第二PMOS器件的源极连接至第一PMOS器件的栅极；所述自动预充电电路通过所述第二PMOS器件的源极连接至所述位线，以控制对所述位线的快速预充电。

7.如权利要求6所述的快速读取电路，其特征在于，所述自动预充电电路包括由所述第一PMOS器件构成的共源放大器，其将所述位线的电压信号放大并反馈至所述第二PMOS器件的栅极以控制所述第二PMOS器件的状态。

8.如权利要求5所述的快速读取电路，其特征在于，其特征在于，所述信号放大器模块为第三PMOS器件，所述第三PMOS器件的源极连接至所述位线，栅极连接至所述电阻的第一端，并且通过其漏极输出经放大的所述位线的电压信号。

9.如权利要求5所述的快速读取电路，其特征在于，所述参考电压模块包括第五NZMOS器件，并且利用所述第五NZMOS器件生成高的参考电压。

10.如权利要求5所述的快速读取电路，其特征在于，所述比较电路模块包括动态比较器电路，所述动态比较器电路的第一输入端连接至所述高速预充电敏感放大器电路的输出端，第二输入端连接至所述参考电压模块的输出端，并且将所述第一输入端的信号与所述第二输入端的信号进行比较以得到所述快速读取电路的输出结果。

11.如权利要求10所述的快速读取电路，其特征在于，所述动态比较器电路为动态锁存比较器电路，其包括锁存比较级和输出级。

12.一种电子装置，包括权利要求5-11之一所述的快速读取电路。