CN107464581B - 灵敏放大器电路 - Google Patents
灵敏放大器电路 Download PDFInfo
- Publication number
- CN107464581B CN107464581B CN201710677477.7A CN201710677477A CN107464581B CN 107464581 B CN107464581 B CN 107464581B CN 201710677477 A CN201710677477 A CN 201710677477A CN 107464581 B CN107464581 B CN 107464581B
- Authority
- CN
- China
- Prior art keywords
- transistor
- voltage
- bit line
- unit
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
Landscapes
- Read Only Memory (AREA)
- Amplifiers (AREA)
Abstract
本发明提供了一种灵敏放大器电路,所述灵敏放大器电路连接一存储器电路的位线单元,所述灵敏放大器电路包括钳位单元、预充电单元、电流镜单元和比较单元,其中:所述预充电单元为所述钳位单元充电以使所述钳位单元形成位线电流;所述电流镜单元提供一参考电流;所述位线电流与所述参考电流相比较形成数据点电压;所述数据点电压输入到所述比较单元中,与一参考电压比较,以使所述比较单元输出数据读取结果;所述钳位单元包括晶体管模块、反相器模块和模式转换模块;所述模式转换模块根据电源电压的幅值控制所述晶体管模块和所述反相器模块的导通情况,以控制所述位线电流的形成速度,实现了低电压慢速读取和高电压快速读取之间转换。
Description
技术领域
本发明涉及存储器技术领域,特别涉及一种灵敏放大器电路。
背景技术
灵敏放大器感应位线上的小信号变化并通过放大所述小信号变化来得到存储单元上储存的数据。在感应位线上的小信号变化前,灵敏放大器的钳位单元会将位线电压调整至固定值,以使位线电压尽快稳定,进而可在读取时感应到稳定的位线电流。
存储器的低功耗设计在银行卡,微处理器等领域受到青睐,其中可以通过降低电源电压来降低系统功耗,但电源电压的降低会导致读取速度的降低,灵敏放大器电路作为存储器的一个重要组成部分,直接影响存储器的读取速度。在一些情况下,需要低电压慢速读取和高电压快速读取的灵活转换,既能有效降低系统对功耗的要求,又可以保证读取速度。
因此,需要设计一种可以在低电压慢速读取和高电压快速读取之间转换的灵敏放大器电路。
发明内容
本发明的目的在于提供一种灵敏放大器电路,以实现在低电压慢速读取和高电压快速读取之间转换。
为解决上述技术问题,本发明提供一种灵敏放大器电路,所述灵敏放大器电路连接一存储器电路的位线单元,所述灵敏放大器电路包括钳位单元、预充电单元、电流镜单元和比较单元,其中:
所述预充电单元为所述钳位单元充电以使所述钳位单元形成位线电流;
所述电流镜单元提供一参考电流;
所述位线电流与所述参考电流相比较形成数据点电压;所述数据点电压输入到所述比较单元中,与一参考电压比较,以使所述比较单元输出数据读取结果;
所述钳位单元包括晶体管模块、反相器模块和模式转换模块;所述模式转换模块根据电源电压的幅值控制所述晶体管模块和所述反相器模块的导通情况,以控制所述位线电流的形成速度。
可选的,在所述的灵敏放大器电路中,所述晶体管模块包括第一晶体管和第二晶体管,所述第一晶体管和所述第二晶体管的漏极连接所述预充电单元和所述电流镜单元,所述第一晶体管和所述第二晶体管的源极连接所述模式转换模块,所述第一晶体管和所述第二晶体管的栅极连接所述反相器模块的输出端。
可选的,在所述的灵敏放大器电路中,所述模式转换模块包括第三晶体管,所述第三晶体管的漏极连接所述第一晶体管的源极;所述第三晶体管的源极连接所述第二晶体管的源极、所述反相器模块的输入端和所述位线单元,所述第三晶体管的栅极电压与电源电压相关联。
可选的,在所述的灵敏放大器电路中,所述第一晶体管为零阈值N型场效应管,所述第二晶体管和所述第三晶体管为N型场效应管。
可选的,在所述的灵敏放大器电路中,所述反相器模块包括第四晶体管、第五晶体管和第六晶体管,其中:
所述第四晶体管的栅极电压与电源电压相关联,所述第二晶体管的源极连接电源;
所述第五晶体管的栅极连接所述第三晶体管的源极,所述第五晶体管的源极接地;
所述第六晶体管的栅极连接所述第三晶体管的源极,所述第六晶体管的源极连接电源;
所述第四晶体管、所述第五晶体管和所述第六晶体管的漏极连接在一起,并连接所述第一晶体管和所述第二晶体管的栅极。
可选的,在所述的灵敏放大器电路中,所述第四晶体管和所述第六晶体管为P型场效应管,所述第五晶体管为N型场效应管。
可选的,在所述的灵敏放大器电路中,所述反相器模块还包括第七晶体管,所述第七晶体管为P型场效应管,所述第七晶体管的栅极和漏极连接所述第一晶体管的栅极,所述第七晶体管的源极连接电源。
可选的,在所述的灵敏放大器电路中,所述灵敏放大器电路还包括第八晶体管,所述第八晶体管的源极连接电源,所述第八晶体管的漏极连接所述第四晶体管、所述第六晶体管和所述第七晶体管的源极,所述第八晶体管的栅极连接导通控制电压。
可选的,在所述的灵敏放大器电路中,所述第八晶体管为P型场效应管,所述第八晶体管在灵敏放大器工作时处于导通状态。
可选的,在所述的灵敏放大器电路中,所述电源的工作电压值为第一阈值电压时,所述第三晶体管的栅极电压为第一电平,所述第四晶体管的栅极电压为第二电平;所述电源的工作电压值为第二阈值电压时,所述第三晶体管的栅极电压为第二电平,所述第四晶体管的栅极电压为第一电平,所述第一阈值电压大于所述第二阈值电压。
可选的,在所述的灵敏放大器电路中,所述第一电平小于所述第二电平,所述第一电平为0V。
可选的,在所述的灵敏放大器电路中,所述预充电单元为所述钳位单元充电并在所述第三晶体管的源极与所述位线单元的连接处形成一位线电压,所述位线电压输入给所述存储器电路的位线单元,形成所述位线电流。
可选的,在所述的灵敏放大器电路中,所述预充电单元包括第九晶体管,所述第九晶体管为P型场效应管,所述第九晶体管的源极连接电源,所述第九晶体管的栅极连接预充电控制电压,所述第九晶体管的漏极连接所述第一晶体管和所述第二晶体管的漏极。
可选的,在所述的灵敏放大器电路中,所述电流镜单元包括第十晶体管,所述第十晶体管为P型场效应管,所述第十晶体管的源极连接电源,所述第十晶体管的栅极连接电流镜控制电压,所述第十晶体管的漏极连接所述第一晶体管和所述第二晶体管的漏极。
可选的,在所述的灵敏放大器电路中,所述电源电压的幅值在1.08V~1.65V之间。
在本发明提供的灵敏放大器电路中,通过所述模式转换模块根据电源电压的幅值控制所述晶体管模块和所述反相器模块的导通情况,以控制所述位线电流的形成速度,实现了低电压慢速读取和高电压快速读取之间转换。
进一步的,所述电源的工作电压值为第一阈值电压(电压范围在1.35V~1.65V之间)时,即高电压快速读取模式,所述第三晶体管的栅极电压为低电平,第三晶体管关断,所述第四晶体管的栅极电压为高电平,第四晶体管关断,第二晶体管、第五晶体管和第六晶体管组成钳位电路;当电源电压为第二阈值电压(电压范围在1.08V~1.32V之间)时,即低电压低速读取模式,此时,第三晶体管的栅极电压为高电平,第三晶体管导通,所述第四晶体管的栅极电压为低电平,第四晶体管导通,第一晶体管、第三晶体管、第四晶体管和第五晶体管组成钳位电路。
进一步的,当灵敏放大器电路处于低电压低速读取模式时,由于第一晶体管、第三晶体管、第四晶体管和第五晶体管组成钳位电路在对位线电压的钳位刚刚开始时,位线电压的值较小,第六晶体管处于导通状态,且由于反相器模块,使第一晶体管和第二晶体管的栅极电压处于高电平,此时第二晶体管也导通,可以和第一晶体管同时对位线电压进行钳位预充,加快位线电压的上升,当位线电压上升到一定值后,由于第六晶体管栅源电压差大于第六晶体管阈值电压(P型),第六晶体管自动关断,由于第二晶体管栅源电压差小于第二晶体管阈值电压(N型),第二晶体管自动关断,由于第一晶体管为零阈值晶体管,因此第一晶体管继续导通,对位线电压进行钳位。
另外,本发明中的灵敏放大器电路中,所述电源电压的幅值在1.08V~1.65V之间,通过所述第一晶体管的阈值电压小于所述反相器模块输出端的电压值减去所述位线电压的值,可实现位线电压避免受到电源的工作电压值降低的影响而降低,使存储器的数据读取结果无法获得,读取不准确或读取速度降低,从而设计出了一种适用于宽范围电源工作电压的灵敏放大器电路,适用于银行卡等低功耗设计场合。
本发明实现高压快速读取和低压慢速读取转换,在高电压时速度要求快,而低电压时速度要求慢,通过电源的电压幅值转换实现。
当灵敏放大器电路1处于低电压低速读取模式时,本发明通过第二晶体管M2和第一晶体管M1同时对位线电压V1进行钳位预充,可以减小流经第一晶体管M1的电流,还可以减小第一晶体管M1的体积,进一步减小整个灵敏放大器电路的面积。
总之,本发明的灵敏放大器电路可以工作在宽电源电压范围,最大电压范围为1.05V~1.7V,该灵敏放大器适用于高电压快速读取模式和低电压慢速读取模式,在低电源电压模式时,第二晶体管、第五晶体管和第六晶体管组成的钳位电路能加快反相器模块输出端和位线电流的预充速度,并随着位线电压升高自动关断,满足不同电压下不同的读取速度要求的同时,能减小第一晶体管的尺寸,进而减小灵敏放大器面积。
附图说明
图1是本发明灵敏放大器电路的电路原理示意图;
图中所示:1-灵敏放大器电路;11-预充电单元;12-电流镜单元;13-钳位单元;131-晶体管模块;132-模式转换模块;133-反相器模块;14-比较单元;2-位线单元。
具体实施方式
以下结合附图和具体实施例对本发明提出的灵敏放大器电路作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于提供一种灵敏放大器电路,以实现在低电压慢速读取和高电压快速读取之间转换。
为实现上述思想,本发明提供了一种灵敏放大器电路,所述灵敏放大器电路连接一存储器电路的位线单元,所述灵敏放大器电路包括钳位单元、预充电单元、电流镜单元和比较单元,其中:所述预充电单元为所述钳位单元充电以使所述钳位单元形成位线电流;所述电流镜单元提供一参考电流;所述位线电流与所述参考电流相比较形成数据点电压;所述数据点电压输入到所述比较单元中,与一参考电压比较,以使所述比较单元输出数据读取结果;所述钳位单元包括晶体管模块、反相器模块和模式转换模块;所述模式转换模块根据电源电压的幅值控制所述晶体管模块和所述反相器模块的导通情况,以控制所述位线电流的形成速度。
如图1所示,本发明提供一种灵敏放大器电路1,所述灵敏放大器电路1连接一存储器电路的位线单元2,所述灵敏放大器电路1包括钳位单元13、预充电单元11、电流镜单元12和比较单元14,其中:所述预充电单元11为所述钳位单元13充电以使所述钳位单元13形成位线电流;所述电流镜单元12提供一参考电流;所述位线电流与所述参考电流相比较形成数据点电压(图1中对应A点);所述数据点电压输入到所述比较单元14中,与一参考电压比较,以使所述比较单元14输出数据读取结果;所述钳位单元13包括晶体管模块131、反相器模块133和模式转换模块132;所述模式转换模块132根据电源电压的幅值控制所述晶体管模块131和所述反相器模块133的导通情况,以控制所述位线电流的形成速度。
进一步的,所述预充电单元11为所述钳位单元13充电并在所述第三晶体管M3的源极与所述位线单元2的连接处(图1中对应B点)形成一位线电压V1,所述位线电压V1输入给所述存储器电路的位线单元2,形成所述位线电流。具体的,所述位线电压(图1中对应B点电压)V1输入给所述存储器电路的位线单元2,位线单元V1的值由预充电单元11的充电作用而保持在一定范围内,结合位线单元2中的存储数据情况,形成一位线电流Isense,不同的存储数据会对应产生不同的位线电流;所述电流镜单元12向所述钳位单元13提供一参考电流Iref,所述电流镜单元12根据另一参考闪存单元的电流按照一定比例镜像产生参考电流Iref,参考电流Iref的值保持在一定范围内;所述位线电流Isense与所述参考电流Iref提供至所述钳位单元13中进行比较,因此由存储数据的不同而带来的位线电流的变化会影响两者的比较结果,所述钳位单元13根据所述位线电流Isense与所述参考电流Iref的比较结果形成一数据点电压(图1中对应A点电压)V2;所述数据点电压V2输入给所述比较单元14,与一参考电压Vref进行比较,所述比较单元14包括比较器U1,比较器U1根据所述数据点电压V2和所述参考电压Vref的比较结果在其输出端输出存储器的数据读取结果。
具体的,在所述的灵敏放大器电路1中,所述晶体管模块131包括第一晶体管M1和第二晶体管M2,所述第一晶体管M1和所述第二晶体管M2的漏极(图1中对应A点)连接所述预充电单元11和所述电流镜单元12,所述第一晶体管M1和所述第二晶体管M2的源极连接所述模式转换模块132,所述第一晶体管M1和所述第二晶体管M2的栅极连接所述反相器模块133的输出端(图1中对应C点)。所述模式转换模块132包括第三晶体管M3,所述第三晶体管M3的漏极连接所述第一晶体管M1的源极;所述第三晶体管M3的源极连接所述第二晶体管M2的源极、所述反相器模块133的输入端和所述位线单元2(图1中对应B点),所述第三晶体管M3的栅极电压与电源电压VDD相关联。
进一步的,在所述的灵敏放大器电路中,所述第一晶体管M1为零阈值N型场效应管,所述第二晶体管M2和所述第三晶体管M3为N型场效应管。所述第一晶体管M1的阈值电压Vth1小于所述反相器模块133输出端(图1中对应C点)的电压值减去所述位线电压V1的值,具体公式如下:
V1≤V3-Vth1≤VDD-Vth1
其中:V3为所述反相器模块133输出端(图1中对应C点)的电压值。在本发明提供的灵敏放大器电路中,通过所述第一晶体管M1的阈值电压小于所述反相器模块133输出端的电压值减去所述位线电压的值,可实现位线电压避免受到电源的工作电压值降低的影响而降低,使存储器的数据读取结果无法获得,读取不准确或读取速度降低,从而设计出了一种低电源工作电压也可以正常读取的灵敏放大器电路,实现了低电压设计。所述第一晶体管M1的阈值电压为0V~0.45V之间。通过所述第一晶体管M1为零阈值N型场效应管,利用零阈值场效应管的阈值电压较低的特点实现低电源电压读出放大器的设计,保证位线电压点能够被预充电至较高电位,从而顺利读取存储器的数据。
另外,在所述的灵敏放大器电路中,所述反相器模块133包括第四晶体管M4、第五晶体管M5和第六晶体管M6,其中:所述第四晶体管M4的栅极电压与电源电压相关联,所述第二晶体管M2的源极连接电源;所述第五晶体管M5的栅极连接所述第三晶体管的源极,所述第五晶体管M5的源极接地;所述第六晶体管M6的栅极连接所述第三晶体管M3的源极,所述第六晶体管M6的源极连接电源;所述第四晶体管M4、所述第五晶体管M5和所述第六晶体管M6的漏极连接在一起,并连接所述第一晶体管M1和所述第二晶体管M2的栅极。所述第四晶体管M4和所述第六晶体管M6为P型场效应管,所述第五晶体管为N型场效应管。
具体的,在所述的灵敏放大器电路中,所述电源的工作电压值VDD为第一阈值电压(1.35V~1.65V)时,所述第三晶体管M3的栅极电压为第一电平,所述第四晶体管M4的栅极电压为第二电平;所述电源的工作电压值VDD为第二阈值电压(1.08V~1.32V)时,所述第三晶体管M3的栅极电压为第二电平,所述第四晶体管M4的栅极电压为第一电平,所述第一阈值电压大于所述第二阈值电压。所述第一电平小于所述第二电平,所述第一电平为0V,所述第二电平大于0V,可以为电源电压。即当电源电压VDD为高电压快速读取模式时,第三晶体管M3的栅极为低电平,第三晶体管M3关断,第四晶体管M4的栅极为高电平,第四晶体管M4关断,整个灵敏放大器电路等效为普通的灵敏放大器电路,第二晶体管M2对位线电压V1进行预充,第五晶体管M5和第六晶体管M6对位线电压进行钳位。当电源电压VDD为低电压慢速读取模式时,第三晶体管M3的栅极为高电平,第三晶体管M3导通,第四晶体管M4的栅极为低电平,第四晶体管M4导通,电路刚刚开启时,位线电压V1为低电平,因此,第六晶体管M6还处于导通状态,另外,反相器模块133的输入端由于为低电平输入,因此反相器模块133的输出端,即C点处为高电平,因此第一晶体管M1和第二晶体管M2同时为位线电压进行预充,位线电压V1可快速上升,上升到一定值后,由于第六晶体管栅源电压差大于第六晶体管阈值电压(P型),第六晶体管M6关断,由于第二晶体管栅源电压差小于第二晶体管阈值电压(N型),第二晶体管M2关断,第一晶体管M1由于是零阈值晶体管,因此继续导通,为位线电压V1进行预充,第四晶体管M4和第五晶体管M5组成钳位电路。
如图1所示,在所述的灵敏放大器电路中,所述反相器模块133还包括第七晶体管M7,所述第七晶体管M7为P型场效应管,所述第七晶体管M7的栅极和漏极连接所述第一晶体管M1的栅极,所述第七晶体管M7的源极连接电源VDD。设置第七晶体管M7是为了在灵敏放大器电路开始工作时,快速使C点电压上升,防止位线电压建立速度慢,影响读取速度。
具体的,所述灵敏放大器电路1还包括第八晶体管M8,所述第八晶体管M8的源极连接电源VDD,所述第八晶体管M8的漏极连接所述第四晶体管M4、所述第六晶体管M6和所述第七晶体管M7的源极,所述第八晶体管M8的栅极连接导通控制电压Vdt。所述第八晶体管M8为P型场效应管,在灵敏放大器电路正常工作时,导通控制电压Vdt始终保持低电平(0V),以使所述第八晶体管M8始终处于导通状态。
进一步的,在所述的灵敏放大器电路中,所述预充电单元11包括第九晶体管M9,所述第九晶体管M9为P型场效应管,所述第九晶体管的源极连接电源VDD,所述第九晶体管M9的栅极连接预充电控制电压Vyc,所述第九晶体管M9的漏极连接所述第一晶体管M1和所述第二晶体管M2的漏极。在灵敏放大器电路预充阶段,预充电控制电压Vyc保持低电平(0V)以使第九晶体管M9导通。所述电流镜单元12包括第十晶体管M10,所述第十晶体管M10为P型场效应管,所述第十晶体管M10的源极连接电源VDD,所述第十晶体管M10的栅极连接电流镜控制电压Vjx,电流镜控制电压Vjx的电压范围为0.4V~1V之间,所述第十晶体管M10的漏极连接所述第一晶体管M1和所述第二晶体管M2的漏极。
在本发明提供的灵敏放大器电路中,通过所述模式转换模块132根据电源电压VDD的幅值控制所述晶体管模块131和所述反相器模块133的导通情况,以控制所述位线电流的形成,进一步控制数据读取结果的输出速度,实现了低电压慢速读取和高电压快速读取之间转换。
进一步的,所述电源VDD的工作电压值为1.35V~1.65V时,即高电压快速读取模式,所述第三晶体管M3的栅极电压为低电平,第三晶体管M3关断,所述第四晶体管M4的栅极电压为高电平,第四晶体管M4关断,第二晶体管M2、第五晶体管M5和第六晶体管M6组成钳位电路;当电源电压VDD为1.08V~1.32V时,即低电压低速读取模式,此时,第三晶体管M3的栅极电压为高电平,第三晶体管M3导通,所述第四晶体管M4的栅极电压为低电平,第四晶体管M4导通,第一晶体管M1、第三晶体管M3、第四晶体管M4和第五晶体管M5组成钳位电路。
进一步的,当灵敏放大器电路1处于低电压低速读取模式时,由于第一晶体管M1、第三晶体管M3、第四晶体管M4和第五晶体管M5组成钳位电路在对位线电压V1的钳位刚刚开始时,位线电压V1的值较小,第六晶体管M6处于导通状态,且由于反相器模块133,使第一晶体管M1和第二晶体管M2的栅极电压处于高电平,此时第二晶体管M2也导通,可以和第一晶体管M1同时对位线电压V1进行钳位预充,加快位线电压V1的上升,当位线电压V1上升到一定值后,由于第六晶体管栅源电压差大于第六晶体管阈值电压(P型),第六晶体管M6自动关断,由于第二晶体管栅源电压差小于第二晶体管阈值电压(N型),第二晶体管M2自动关断,由于第一晶体管M1为零阈值晶体管,因此第一晶体管M1继续导通,对位线电压V1进行钳位。
另外,本发明中的灵敏放大器电路中,所述电源电压的幅值在1.08V~1.65V之间,通过所述第一晶体管的阈值电压小于所述反相器模块输出端的电压值减去所述位线电压的值,可实现位线电压避免受到电源的工作电压值降低的影响而降低,使存储器的数据读取结果无法获得,读取不准确或读取速度降低,从而设计出了一种适用于宽范围电源工作电压的灵敏放大器电路,适用于银行卡等低功耗设计场合。
本发明实现高压快速读取和低压慢速读取转换,在高电压时速度要求快,而低电压时速度要求慢,通过电源的电压幅值转换实现。该电路通过调节MOS管尺寸能控制位线电流速度,也是基于上述低电压时慢速度要求。
当灵敏放大器电路1处于低电压低速读取模式时,本发明通过第二晶体管M2和第一晶体管M1同时对位线电压V1进行钳位预充,可以减小流经第一晶体管M1的电流,还可以减小第一晶体管M1的体积,进一步减小整个灵敏放大器电路的面积。
总之,本发明的灵敏放大器电路可以工作在宽电源电压范围,最大电压范围为1.05V~1.7V,该灵敏放大器适用于高电压快速读取模式和低电压慢速读取模式,在低电源电压模式时,第二晶体管、第五晶体管和第六晶体管组成的钳位电路能加快反相器模块输出端和位线电流的预充速度,并随着位线电压升高自动关断,满足不同电压下不同的读取速度要求的同时,能减小第一晶体管的尺寸,进而减小灵敏放大器面积。
综上,上述实施例对灵敏放大器电路的不同构型进行了详细说明,当然,本发明包括但不局限于上述实施中所列举的构型,任何在上述实施例提供的构型基础上进行变换的内容,均属于本发明所保护的范围。本领域技术人员可以根据上述实施例的内容举一反三。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (11)
1.一种灵敏放大器电路,所述灵敏放大器电路连接一存储器电路的位线单元,其特征在于,所述灵敏放大器电路包括钳位单元、预充电单元、电流镜单元和比较单元,其中:
所述预充电单元为所述钳位单元充电以使所述钳位单元形成位线电流;
所述电流镜单元提供一参考电流;
所述位线电流与所述参考电流相比较形成数据点电压;所述数据点电压输入到所述比较单元中,与一参考电压比较,以使所述比较单元输出数据读取结果;
所述钳位单元包括晶体管模块、反相器模块和模式转换模块;所述模式转换模块根据电源电压的幅值控制所述晶体管模块和所述反相器模块的导通情况,以控制所述位线电流的形成速度;
所述晶体管模块包括第一晶体管和第二晶体管,所述第一晶体管和所述第二晶体管的漏极连接所述预充电单元和所述电流镜单元,所述第一晶体管和所述第二晶体管的源极连接所述模式转换模块,所述第一晶体管和所述第二晶体管的栅极连接所述反相器模块的输出端;
所述模式转换模块包括第三晶体管,所述第三晶体管的漏极连接所述第一晶体管的源极;所述第三晶体管的源极连接所述第二晶体管的源极、所述反相器模块的输入端和所述位线单元,所述第三晶体管的栅极电压与电源电压相关联;
所述反相器模块包括第四晶体管、第五晶体管和第六晶体管,其中:
所述第四晶体管的栅极电压与电源电压相关联,所述第二晶体管的源极连接电源;
所述第五晶体管的栅极连接所述第三晶体管的源极,所述第五晶体管的源极接地;
所述第六晶体管的栅极连接所述第三晶体管的源极,所述第六晶体管的源极连接电源;
所述第四晶体管、所述第五晶体管和所述第六晶体管的漏极连接在一起,并连接所述第一晶体管和所述第二晶体管的栅极;
所述电源的工作电压值为第一阈值电压时,所述第三晶体管的栅极电压为第一电平,所述第四晶体管的栅极电压为第二电平;所述电源的工作电压值为第二阈值电压时,所述第三晶体管的栅极电压为第二电平,所述第四晶体管的栅极电压为第一电平,所述第一阈值电压大于所述第二阈值电压。
2.如权利要求1所述的灵敏放大器电路,其特征在于,所述第一晶体管为零阈值N型场效应管,所述第二晶体管和所述第三晶体管为N型场效应管。
3.如权利要求1所述的灵敏放大器电路,其特征在于,所述第四晶体管和所述第六晶体管为P型场效应管,所述第五晶体管为N型场效应管。
4.如权利要求1所述的灵敏放大器电路,其特征在于,所述反相器模块还包括第七晶体管,所述第七晶体管为P型场效应管,所述第七晶体管的栅极和漏极连接所述第一晶体管的栅极,所述第七晶体管的源极连接电源。
5.如权利要求4所述的灵敏放大器电路,其特征在于,所述灵敏放大器电路还包括第八晶体管,所述第八晶体管的源极连接电源,所述第八晶体管的漏极连接所述第四晶体管、所述第六晶体管和所述第七晶体管的源极,所述第八晶体管的栅极连接导通控制电压。
6.如权利要求5所述的灵敏放大器电路,其特征在于,所述第八晶体管为P型场效应管,所述第八晶体管在灵敏放大器工作时处于导通状态。
7.如权利要求1所述的灵敏放大器电路,其特征在于,所述第一电平小于所述第二电平,所述第一电平为0V。
8.如权利要求1所述的灵敏放大器电路,其特征在于,所述预充电单元为所述钳位单元充电并在所述第三晶体管的源极与所述位线单元的连接处形成一位线电压,所述位线电压输入给所述存储器电路的位线单元,形成所述位线电流。
9.如权利要求1所述的灵敏放大器电路,其特征在于,所述预充电单元包括第九晶体管,所述第九晶体管为P型场效应管,所述第九晶体管的源极连接电源,所述第九晶体管的栅极连接预充电控制电压,所述第九晶体管的漏极连接所述第一晶体管和所述第二晶体管的漏极。
10.如权利要求1所述的灵敏放大器电路,其特征在于,所述电流镜单元包括第十晶体管,所述第十晶体管为P型场效应管,所述第十晶体管的源极连接电源,所述第十晶体管的栅极连接电流镜控制电压,所述第十晶体管的漏极连接所述第一晶体管和所述第二晶体管的漏极。
11.如权利要求1所述的灵敏放大器电路,其特征在于,所述电源电压的幅值在1.08V~1.65V之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710677477.7A CN107464581B (zh) | 2017-08-09 | 2017-08-09 | 灵敏放大器电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710677477.7A CN107464581B (zh) | 2017-08-09 | 2017-08-09 | 灵敏放大器电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107464581A CN107464581A (zh) | 2017-12-12 |
CN107464581B true CN107464581B (zh) | 2020-05-01 |
Family
ID=60548838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710677477.7A Active CN107464581B (zh) | 2017-08-09 | 2017-08-09 | 灵敏放大器电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107464581B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108492840B (zh) * | 2018-03-12 | 2020-11-13 | 武汉新芯集成电路制造有限公司 | 灵敏放大器 |
CN110518687B (zh) * | 2019-08-06 | 2023-05-30 | 成都锐成芯微科技股份有限公司 | 一种电源自动切换电路 |
CN110610730B (zh) * | 2019-09-02 | 2021-08-24 | 上海华虹宏力半导体制造有限公司 | 灵敏放大器 |
CN111179983A (zh) * | 2019-12-10 | 2020-05-19 | 普冉半导体(上海)有限公司 | 一种灵敏放大器电路 |
CN111354398B (zh) * | 2020-03-10 | 2023-06-09 | 上海集成电路研发中心有限公司 | 灵敏放大器及其控制方法 |
CN111681688B (zh) * | 2020-05-28 | 2022-08-16 | 上海华虹宏力半导体制造有限公司 | 低电压敏感放大器的钳位电路 |
CN111653300B (zh) * | 2020-06-03 | 2022-05-06 | 中国科学院微电子研究所 | 一种灵敏放大器、存储器读取方法及存储器和电子设备 |
US11887655B2 (en) | 2020-08-13 | 2024-01-30 | Anhui University | Sense amplifier, memory, and method for controlling sense amplifier by configuring structures using switches |
US11862285B2 (en) | 2020-09-01 | 2024-01-02 | Anhui University | Sense amplifier, memory and control method of sense amplifier |
US11929111B2 (en) | 2020-09-01 | 2024-03-12 | Anhui University | Sense amplifier, memory and method for controlling sense amplifier |
CN111933194B (zh) * | 2020-09-01 | 2022-11-01 | 安徽大学 | 灵敏放大器、存储器和灵敏放大器的控制方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102394094A (zh) * | 2011-10-09 | 2012-03-28 | 中国科学院微电子研究所 | 一种全电流灵敏放大器 |
US8305814B2 (en) * | 2008-11-17 | 2012-11-06 | Texas Instruments Incorporated | Sense amplifier with precharge delay circuit connected to output |
CN102930891A (zh) * | 2012-10-25 | 2013-02-13 | 上海宏力半导体制造有限公司 | 读出电路 |
CN103811056A (zh) * | 2012-11-08 | 2014-05-21 | 中芯国际集成电路制造(上海)有限公司 | 非易失性存储器的钳位电路 |
CN105895139A (zh) * | 2016-03-30 | 2016-08-24 | 上海华虹宏力半导体制造有限公司 | 灵敏放大器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5832336B2 (ja) * | 2012-02-24 | 2015-12-16 | ルネサスエレクトロニクス株式会社 | センスアンプ回路及び半導体記憶装置 |
US9281023B2 (en) * | 2014-01-03 | 2016-03-08 | Globalfoundries Inc. | Single ended sensing circuits for signal lines |
-
2017
- 2017-08-09 CN CN201710677477.7A patent/CN107464581B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8305814B2 (en) * | 2008-11-17 | 2012-11-06 | Texas Instruments Incorporated | Sense amplifier with precharge delay circuit connected to output |
CN102394094A (zh) * | 2011-10-09 | 2012-03-28 | 中国科学院微电子研究所 | 一种全电流灵敏放大器 |
CN102394094B (zh) * | 2011-10-09 | 2013-11-06 | 中国科学院微电子研究所 | 一种全电流灵敏放大器 |
CN102930891A (zh) * | 2012-10-25 | 2013-02-13 | 上海宏力半导体制造有限公司 | 读出电路 |
CN103811056A (zh) * | 2012-11-08 | 2014-05-21 | 中芯国际集成电路制造(上海)有限公司 | 非易失性存储器的钳位电路 |
CN105895139A (zh) * | 2016-03-30 | 2016-08-24 | 上海华虹宏力半导体制造有限公司 | 灵敏放大器 |
Non-Patent Citations (1)
Title |
---|
一种低压高速灵敏放大器电路的设计;杨光军;《固体电子学研究与进展》;20160630;第36卷(第3期);240-244 * |
Also Published As
Publication number | Publication date |
---|---|
CN107464581A (zh) | 2017-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107464581B (zh) | 灵敏放大器电路 | |
CN107195319B (zh) | 灵敏放大器电路 | |
KR100419816B1 (ko) | 신호 전위 변환 회로 | |
US7714617B2 (en) | Signal driver circuit having an adjustable output voltage | |
US4460985A (en) | Sense amplifier for MOS static memory array | |
US8320211B1 (en) | Current-sense amplifier with low-offset adjustment and method of low-offset adjustment thereof | |
US9589630B2 (en) | Low voltage current reference generator for a sensing amplifier | |
US9621112B2 (en) | Sense amplifier | |
EP0689736A1 (en) | Semiconductor device | |
CN106205713A (zh) | 一种高速感应放大器 | |
US8823445B2 (en) | Systems and methods for controlling power in semiconductor circuits | |
CN105741871A (zh) | 灵敏放大电路及存储器 | |
US6707703B2 (en) | Negative voltage generating circuit | |
US6650147B2 (en) | Sense amplifier with extended supply voltage range | |
CN107464580B (zh) | 高速预充电敏感放大器电路、快速读取电路及电子装置 | |
KR100287884B1 (ko) | 반도체 메모리소자의 센싱회로 및 그를 이용한센싱방법 | |
CN106875964B (zh) | 具有反馈功能的灵敏放大器钳位电路 | |
US20150003168A1 (en) | Non-volatile memory device with improved reading circuit | |
US9460759B2 (en) | Sense amplifier of a memory cell | |
US8509026B2 (en) | Word line boost circuit | |
CN110189786B (zh) | 应用于闪存存储器的升压电路 | |
US9613710B2 (en) | Multiple-time programmable memory | |
CN116052736A (zh) | 灵敏放大器和存储器 | |
KR100902059B1 (ko) | 반도체 메모리 장치의 내부 전압 생성 회로 | |
CN117762181A (zh) | 电源电路、电源电压的提供方法及存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |