CN108492840B - 灵敏放大器 - Google Patents

灵敏放大器 Download PDF

Info

Publication number
CN108492840B
CN108492840B CN201810202084.5A CN201810202084A CN108492840B CN 108492840 B CN108492840 B CN 108492840B CN 201810202084 A CN201810202084 A CN 201810202084A CN 108492840 B CN108492840 B CN 108492840B
Authority
CN
China
Prior art keywords
transistor
inverter
sense amplifier
transmission gate
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810202084.5A
Other languages
English (en)
Other versions
CN108492840A (zh
Inventor
盛斌
毛智锋
张圣波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201810202084.5A priority Critical patent/CN108492840B/zh
Publication of CN108492840A publication Critical patent/CN108492840A/zh
Priority to US16/200,064 priority patent/US10783969B2/en
Application granted granted Critical
Publication of CN108492840B publication Critical patent/CN108492840B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof

Abstract

本发明提供了一种灵敏放大器，所述灵敏放大器用于一闪存存储器中，所述灵敏放大器包括预充电电路、第一电容、第一反相器和与所述第一反相器并联的第一传输门，其中：所述预充电电路连接所述闪存存储器的参考电压端，并通过所述参考电压端向所述闪存存储器的位线上预充电，预充电结束后参考电压端的电位保持不变；所述参考电压端根据所述闪存存储器的状态调整其电位，直至所述第一反相器的输出电压变化；所述第一电容的一端连接所述参考电压端，另一端连接所述第一反相器的输入端和所述第一传输门的第一端；所述第一反相器的输出端连接所述第一传输门的第二端。

Description

灵敏放大器
技术领域
本发明涉及半导体技术领域，特别涉及一种灵敏放大器。
背景技术
现代通信产品中广泛应用存储技术，灵敏放大器(也即读出放大器)是存储电路的一个关键组件，在传统的闪存存储器的单端灵敏放大器(如图1所示，包括存储单元100、列译码器200和电流镜电路300)中，如图2所示，由于参考电压端A’在T1时间段被预充电到电源电压VDD，在T2时间段做读取‘1’的操作时，参考电压端A’要被放电好几百毫伏，才能达到第二级的灵敏放大器400的翻转电压点，从而导致需要较长的数据读取时间(整个T2时间段)。在非易失闪存单元，例如NOR flash，处于弱擦除状态，读取电流较小时，尤为明显。另外，对于第二级的灵敏放大器400，其结构内的晶体管M100和M200的性能指标失配也会导致灵敏放大器翻转电压点存在变化。
发明内容
本发明的目的在于提供一种灵敏放大器，以解决现有的闪存存储器中的灵敏放大器的数据读取时间久的问题。
为解决上述技术问题，本发明提供一种灵敏放大器，所述灵敏放大器用于一闪存存储器中，所述灵敏放大器包括预充电电路、第一电容、第一反相器和与所述第一反相器并联的第一传输门，其中：
所述预充电电路连接所述闪存存储器的参考电压端，并通过所述参考电压端向所述闪存存储器的位线上预充电，预充电结束后参考电压端的电位保持不变；
所述参考电压端根据所述闪存存储器的状态调整其电位，直至所述第一反相器的输出电压变化；
所述第一电容的一端连接所述参考电压端，另一端连接所述第一反相器的输入端和所述第一传输门的第一端；
所述第一反相器的输出端连接所述第一传输门的第二端。
可选的，在所述的灵敏放大器中，所述灵敏放大器还包括第二反相器和第三反相器，其中，所述第二反相器的输入端连接所述第一反相器的输出端，所述第二反相器的输出端连接所述第三反相器的输入端。
可选的，在所述的灵敏放大器中，所述预充电电路包括第一晶体管和第二传输门，其中：
所述第一晶体管为P沟道场效应晶体管，所述第一晶体管的栅极连接所述第一晶体管的漏极，所述第一晶体管的源极连接电源电压，第二传输门一端连接所述第一晶体管的漏极，另一端连接所述参考电压端。
可选的，在所述的灵敏放大器中，所述第一传输门由第一控制信号控制，当所述第一控制信号的电平为接地电平时，所述第一传输门的两端电位相等，当所述第一控制信号的电平为电源电压时，所述第一传输门的两端电位相异。
可选的，在所述的灵敏放大器中，所述第二传输门由第一控制信号控制，当所述第一控制信号的电平为接地电平时，所述第二传输门的两端电位相等，当所述第一控制信号的电平为电源电压时，所述第二传输门的两端电位相异。
可选的，在所述的灵敏放大器中，所述闪存存储器还包括电流镜电路、存储单元和列译码器，其中：所述存储单元连接所述列译码器，所述列译码器连接所述电流镜电路。
可选的，在所述的灵敏放大器中，所述电流镜电路包括第二晶体管、第三晶体管、第四晶体管和第五晶体管，其中：
所述第二晶体管的源极和所述第三晶体管的源极连接所述电源电压，所述第二晶体管的栅极连接所述第三晶体管的栅极，所述第二晶体管的栅极连接所述第二晶体管的漏极和所述第四晶体管的源极，所述第三晶体管的漏极连接所述第五晶体管的源极和所述参考电压端，所述第四晶体管的漏极和所述第五晶体管的漏极连接所述列译码器。
可选的，在所述的灵敏放大器中，所述电流镜电路还包括第四反相器和第五反相器，其中：
所述第四反相器的输入端连接所述第四晶体管的源极，所述第四反相器的输出端连接所述第四晶体管的栅极；
所述第五反相器的输入端连接所述第五晶体管的源极，所述第五反相器的输出端连接所述第五晶体管的栅极。
可选的，在所述的灵敏放大器中，当所述存储单元处于擦除状态时，读取电流使所述参考电压端的电位持续降低，直至所述第一反相器的输出电压变化。
在本发明提供的灵敏放大器中，通过第一电容的一端连接参考电压端，另一端连接第一反相器的输入端，所述第一反相器与第一传输门并联，第一电容的另一端的电位由于第一电容的耦合作用，也会相应的产生变化，但由于该电位处在第一反相器的平衡点，此时增益最大。所以通常只需几十毫伏的变化，第一反相器输出端就会做出正确的翻转，从而完成相应的数据读取，这也大大减少了数据读取的时间，从而提高了读取的速度。
另外，由于预充电结束时，第二级的灵敏放大器中的第一反相器的输入端电压和输出端电压之差被限制在第一反相器的平衡点，所以第一反相器总是获得最大的增益，即使灵敏放大器中的场效应管存在性能指标失配，但由于第二级的灵敏放大器中的第一反相器的输入端电压和输出端电压之差被限制在第一反相器的平衡点，从而消除了这部分失配对灵敏放大器的影响，实现了高分辨率。
附图说明
图1是现有的灵敏放大器及闪存存储器示意图；
图2是现有的灵敏放大器电压波形示意图；
图3是本发明一实施例灵敏放大器及闪存存储器示意图；
图4是本发明一实施例灵敏放大器电压波形示意图；
图中所示：
现有技术：100-存储单元；200-列译码器；300-电流镜电路；400-灵敏放大器；
本发明：10-存储单元；20-列译码器；30-电流镜电路；40-灵敏放大器。
具体实施方式
以下结合附图和具体实施例对本发明提出的灵敏放大器作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于提供一种灵敏放大器，以解决现有的闪存存储器中的灵敏放大器的数据读取时间久的问题。
为实现上述思想，本发明提供了一种灵敏放大器，所述灵敏放大器用于一闪存存储器中，所述灵敏放大器包括预充电电路、第一电容、第一反相器和与所述第一反相器并联的第一传输门，其中：所述预充电电路连接所述闪存存储器的参考电压端，并通过所述参考电压端向所述闪存存储器的位线上预充电，预充电结束后参考电压端的电位保持不变；所述参考电压端根据所述闪存存储器的状态调整其电位，直至所述第一反相器的输出电压变化；所述第一电容的一端连接所述参考电压端，另一端连接所述第一反相器的输入端和所述第一传输门的第一端；所述第一反相器的输出端连接所述第一传输门的第二端。
本实施例提供一种灵敏放大器40，如图3所示，所述灵敏放大器40用于一闪存存储器中，所述灵敏放大器40包括预充电电路、第一电容C1、第一反相器IN1和与所述第一反相器IN1并联的第一传输门G1，其中：所述预充电电路连接在电源电压VDD和所述闪存存储器的参考电压端A之间，如图4所示，并在T1时间段内由VDD通过所述参考电压端A向所述闪存存储器的位线(图3中的)上预充电，预充电结束后参考电压端A的电位保持不变，即形成第一电平(即T1时间段内A点电压)；所述参考电压端A根据所述闪存存储器的状态(例如擦除读取“0”状态、擦除读取“1”状态)调整其电位(即T2时间段内A点电压一直变化)，直至所述第一反相器的输出电压变化(A点电压上升段对应擦除读取“0”状态，A点电压下降段对应擦除读取“1”状态)；所述第一电容C1的一端连接所述参考电压端A，另一端连接所述第一反相器IN1的输入端和所述第一传输门G1的第一端(即B点)，由于第一电容的耦合效应，A点电压和B点电压具有一定的差值(即代表B点电压无需充电到VDD)，且同一瞬间两者变化量相等；所述第一反相器IN1的输出端连接所述第一传输门G1的第二端(即C点)，由于第一反相器IN1的输入端和输出端通过第一传输门G1连接，因此两者之间的电压在T1时间段内(此时D点电压为低电平，第一传输门G1相当于导通)相关联，C点电压也上升到一定的值，在T2时间段内(此时D点电压为高电平，第一传输门G1相当于断开)C点电压不随B点电压实时变化，由于B点电压处于第一反相器IN1的平衡点，此时第一反相器IN1的增益最大。而是B点电压根据A点电压变化而变化时，所以通常只需几十毫伏的变化，第一反相器IN1输出端就会做出正确的翻转，从而完成相应的数据读取，这也大大减少了数据读取的时间，从而提高了读取的速度。
另外，由于预充电结束时，第二级的灵敏放大器40中的第一反相器IN1的输入端电压和输出端电压之差被限制在第一反相器IN1的平衡点，所以第一反相器IN1总是获得最大的增益，即使灵敏放大器40中的场效应管存在性能指标失配，但由于第二级的灵敏放大器中的第一反相器的输入端电压和输出端电压之差被限制在第一反相器的平衡点，从而消除了这部分失配对灵敏放大器的影响，实现了高分辨率。
具体的，在所述的灵敏放大器40中，所述灵敏放大器40还包括第二反相器IN2和第三反相器IN3，其中，所述第二反相器IN2的输入端连接所述第一反相器IN1的输出端(C点)，所述第二反相器IN2的输出端连接所述第三反相器IN3的输入端，第三反相器IN3的输出端输出读取的数据。所述预充电电路包括第一晶体管M1和第二传输门G2，其中：所述第一晶体管M1为P沟道场效应晶体管，所述第一晶体管M1的栅极连接所述第一晶体管M1的漏极，所述第一晶体管M1的源极连接电源电压VDD，第二传输门G2一端连接所述第一晶体管M1的漏极，另一端连接所述参考电压端A。
进一步的，在所述的灵敏放大器40中，所述第一传输门G1由第一控制信号(D点电压)控制，当所述第一控制信号(D点电压)的电平为接地电平时(即T1时间段)，所述第一传输门G1的两端电位相等，当所述第一控制信号的电平为电源电压时(即T2时间段)，所述第一传输门G1的两端电位相异。所述第二传输门G2由第一控制信号(D点电压)控制，当所述第一控制信号(D点电压)的电平为接地电平时(即T1时间段)，所述第二传输门G2的两端电位相等，当所述第一控制信号的电平为电源电压时(即T2时间段)，所述第二传输门G2的两端电位相异。
如图3所示，所述闪存存储器还包括电流镜电路30、存储单元10和列译码器20，其中：所述存储单元10连接所述列译码器20，所述列译码器20连接所述电流镜电路30。所述电流镜电路30包括第二晶体管M2、第三晶体管M3、第四晶体管M4和第五晶体管M5，其中：所述第二晶体管M2的源极和所述第三晶体管M3的源极连接所述电源电压VDD，所述第二晶体管M2的栅极连接所述第三晶体管M3的栅极，所述第二晶体管M2的栅极连接所述第二晶体管M2的漏极和所述第四晶体管M4的源极，所述第三晶体管M3的漏极连接所述第五晶体管M5的源极和所述参考电压端A，所述第四晶体管M4的漏极和所述第五晶体管M5的漏极连接所述列译码器20。所述电流镜电路30还包括第四反相器IN4和第五反相器IN5，其中：所述第四反相器IN4的输入端连接所述第四晶体管M4的源极，所述第四反相器IN4的输出端连接所述第四晶体管M4的栅极；所述第五反相器IN5的输入端连接所述第五晶体管M5的源极，所述第五反相器IN5的输出端连接所述第五晶体管M5的栅极。当所述存储单元10处于擦除状态时，读取电流(流入第五晶体管M5源极的电流)使参考电压端的电位持续降低，直至所述第一反相器的输出电压变化，例如从所述第一电平调整至所述第二电平，所述第一电平高于所述第二电平(当读取“1”时)，所述第一电平低于所述第二电平(当读取“0”时)，第二晶体管和第四晶体管组成了一个参考电流产生电路，由存储单元10和列译码器20提供的信号使流经第二晶体管和第四晶体管的参考电流保持不变，电流镜电路30将参考电流复制到第三晶体管和第五晶体管组成的列，当第五晶体管耦合的存储单元处于擦除或编程状态时，存储单元上的电流会相应的不同，若其幅值大于或小于第三晶体管上的参考电流，则第五晶体管源极的电位会发生变化，从而使外部电路获取存储单元的状态，预充电电路向存储单元10的位线预充电应需要一段时间，直至位线上的电压符合设定的目标值。
在本发明提供的灵敏放大器40中，通过第一电容C1的一端连接参考电压端A，另一端连接第一反相器IN1的输入端，所述第一反相器IN1与第一传输门G1并联，第一电容C1的另一端的电位由于第一电容C1的耦合作用，也会相应的产生变化，但由于该电位处在第一反相器IN1的平衡点，此时增益最大。所以通常只需几十毫伏的变化，第一反相器IN1输出端就会做出正确的翻转，从而完成相应的数据读取，这也大大减少了数据读取的时间，从而提高了读取的速度。
另外，由于预充电结束时，第二级的灵敏放大器40中的第一反相器IN1的输入端电压和输出端电压之差被限制在第一反相器IN1的平衡点，所以第一反相器IN1总是获得最大的增益，即使灵敏放大器40中的场效应管存在性能指标失配，但由于第二级的灵敏放大器中的第一反相器的输入端电压和输出端电压之差被限制在第一反相器的平衡点，从而消除了这部分失配对灵敏放大器的影响，实现了高分辨率。
综上，上述实施例对灵敏放大器的不同构型进行了详细说明，当然，本发明包括但不局限于上述实施中所列举的构型，任何在上述实施例提供的构型基础上进行变换的内容，均属于本发明所保护的范围。本领域技术人员可以根据上述实施例的内容举一反三。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (9)

1.一种灵敏放大器，所述灵敏放大器用于一闪存存储器中，其特征在于，所述灵敏放大器包括预充电电路、第一电容、第一反相器和与所述第一反相器并联的第一传输门，其中：
所述预充电电路连接在电源电压和所述闪存存储器的参考电压端之间，并通过所述参考电压端向所述闪存存储器的位线上预充电，预充电结束后参考电压端的电位保持不变；
所述参考电压端根据所述闪存存储器的状态调整其电位，直至所述第一反相器的输出电压变化；
所述第一电容的一端连接所述参考电压端，另一端连接所述第一反相器的输入端和所述第一传输门的第一端；
所述第一反相器的输出端连接所述第一传输门的第二端。
2.如权利要求1所述的灵敏放大器，其特征在于，所述灵敏放大器还包括第二反相器和第三反相器，其中，所述第二反相器的输入端连接所述第一反相器的输出端，所述第二反相器的输出端连接所述第三反相器的输入端。
3.如权利要求1所述的灵敏放大器，其特征在于，所述预充电电路包括第一晶体管和第二传输门，其中：
所述第一晶体管为P沟道场效应晶体管，所述第一晶体管的栅极连接所述第一晶体管的漏极，所述第一晶体管的源极连接电源电压，第二传输门一端连接所述第一晶体管的漏极，另一端连接所述参考电压端。
4.如权利要求3所述的灵敏放大器，其特征在于，所述第一传输门由第一控制信号控制，当所述第一控制信号的电平为接地电平时，所述第一传输门的两端电位相等，当所述第一控制信号的电平为电源电压时，所述第一传输门的两端电位相异。
5.如权利要求4所述的灵敏放大器，其特征在于，所述第二传输门由第一控制信号控制，当所述第一控制信号的电平为接地电平时，所述第二传输门的两端电位相等，当所述第一控制信号的电平为电源电压时，所述第二传输门的两端电位相异。
6.如权利要求1所述的灵敏放大器，其特征在于，所述闪存存储器还包括电流镜电路、存储单元和列译码器，其中：所述存储单元连接所述列译码器，所述列译码器连接所述电流镜电路。
7.如权利要求6所述的灵敏放大器，其特征在于，所述电流镜电路包括第二晶体管、第三晶体管、第四晶体管和第五晶体管，其中：
所述第二晶体管的源极和所述第三晶体管的源极连接所述电源电压，所述第二晶体管的栅极连接所述第三晶体管的栅极，所述第二晶体管的栅极连接所述第二晶体管的漏极和所述第四晶体管的源极，所述第三晶体管的漏极连接所述第五晶体管的源极和所述参考电压端，所述第四晶体管的漏极和所述第五晶体管的漏极连接所述列译码器。
8.如权利要求7所述的灵敏放大器，其特征在于，所述电流镜电路还包括第四反相器和第五反相器，其中：
所述第四反相器的输入端连接所述第四晶体管的源极，所述第四反相器的输出端连接所述第四晶体管的栅极；
所述第五反相器的输入端连接所述第五晶体管的源极，所述第五反相器的输出端连接所述第五晶体管的栅极。
9.如权利要求6所述的灵敏放大器，其特征在于，当所述存储单元处于擦除状态时，读取电流使所述参考电压端的电位持续降低，直至所述第一反相器的输出电压变化。
CN201810202084.5A 2018-03-12 2018-03-12 灵敏放大器 Active CN108492840B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810202084.5A CN108492840B (zh) 2018-03-12 2018-03-12 灵敏放大器
US16/200,064 US10783969B2 (en) 2018-03-12 2018-11-26 Sense amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810202084.5A CN108492840B (zh) 2018-03-12 2018-03-12 灵敏放大器

Publications (2)

Publication Number Publication Date
CN108492840A CN108492840A (zh) 2018-09-04
CN108492840B true CN108492840B (zh) 2020-11-13

Family

ID=63338782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810202084.5A Active CN108492840B (zh) 2018-03-12 2018-03-12 灵敏放大器

Country Status (2)

Country Link
US (1) US10783969B2 (zh)
CN (1) CN108492840B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110235200B (zh) * 2019-04-30 2020-08-25 长江存储科技有限责任公司 能够减少读取时间的存储系统
CN111583975B (zh) * 2020-04-01 2022-06-17 上海华虹宏力半导体制造有限公司 灵敏放大器
CN111653299B (zh) * 2020-04-27 2022-07-01 中国科学院微电子研究所 灵敏放大器以及存储器
US11887655B2 (en) 2020-08-13 2024-01-30 Anhui University Sense amplifier, memory, and method for controlling sense amplifier by configuring structures using switches
US11929111B2 (en) 2020-09-01 2024-03-12 Anhui University Sense amplifier, memory and method for controlling sense amplifier
US11862285B2 (en) 2020-09-01 2024-01-02 Anhui University Sense amplifier, memory and control method of sense amplifier
CN111933195B (zh) * 2020-09-01 2022-11-01 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730160A (zh) * 2014-01-07 2014-04-16 上海华虹宏力半导体制造有限公司 一种存储器及其读取方法、读取电路
CN105336369A (zh) * 2014-07-22 2016-02-17 硅存储技术公司 用于高速闪存存储器系统的位线调节器
CN107464581A (zh) * 2017-08-09 2017-12-12 上海华虹宏力半导体制造有限公司 灵敏放大器电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100198617B1 (ko) * 1995-12-27 1999-06-15 구본준 모오스 캐패시터의 누설전압감지회로
US9267980B2 (en) * 2011-08-15 2016-02-23 Micron Technology, Inc. Capacitance evaluation apparatuses and methods
KR101748063B1 (ko) * 2013-03-15 2017-06-15 실리콘 스토리지 테크놀로지 인크 메모리 디바이스 내의 감지 증폭기용 셀프 타이머
JP2016111677A (ja) * 2014-09-26 2016-06-20 株式会社半導体エネルギー研究所 半導体装置、無線センサ、及び電子機器
CN112863581A (zh) * 2016-09-09 2021-05-28 硅存储技术公司 用于读取阵列中的闪存单元的带位线预充电电路的改进读出放大器
KR102620820B1 (ko) * 2016-09-23 2024-01-03 삼성전자주식회사 비휘발성 메모리 장치의 데이터 독출 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730160A (zh) * 2014-01-07 2014-04-16 上海华虹宏力半导体制造有限公司 一种存储器及其读取方法、读取电路
CN105336369A (zh) * 2014-07-22 2016-02-17 硅存储技术公司 用于高速闪存存储器系统的位线调节器
CN107464581A (zh) * 2017-08-09 2017-12-12 上海华虹宏力半导体制造有限公司 灵敏放大器电路

Also Published As

Publication number Publication date
US20190279717A1 (en) 2019-09-12
CN108492840A (zh) 2018-09-04
US10783969B2 (en) 2020-09-22

Similar Documents

Publication Publication Date Title
CN108492840B (zh) 灵敏放大器
US11031050B2 (en) Power line compensation for flash memory sense amplifiers
US8953384B2 (en) Sense amplifier for flash memory
EP3161832B1 (en) Reference architecture in a cross-point memory
CN210052530U (zh) 一种感测结构和非易失性存储器
US7825698B2 (en) Method and apparatus for systematic and random variation and mismatch compensation for multilevel flash memory operation
KR101196167B1 (ko) 선충전 회로를 갖춘 ｍｒａｍ 센스 증폭기 및 센싱 방법
JP6118415B2 (ja) 半導体記憶装置およびメモリシステム
US8320208B2 (en) Sense amplifier circuit and semiconductor device
US9792960B2 (en) Signal driver circuit having adjustable output voltage for a high logic level output signal
TW200532708A (en) Apparatus and methods for multi-level sensing in a memory array
US8588021B2 (en) Sense amplifier apparatus and methods
JPH0447398B2 (zh)
JP2021034066A (ja) センスアンプ回路及び半導体メモリ装置
US8693260B2 (en) Memory array with two-phase bit line precharge
CN111489779A (zh) 双分离栅闪存电路及存储装置、读取方法
US20190172505A1 (en) Apparatuses and methods for providing bias signals according to operation modes as supply voltages vary in a semiconductor device
CN112967740A (zh) 非易失存储器超高速读出电路及读出方法
CN107665718B (zh) 电荷转移型灵敏放大器
US8169845B2 (en) Apparatus and methods for sense amplifiers
KR20160132293A (ko) 저항 또는 셀에 저장된 정보를 리드하는 반도체 장치
JP2007157255A (ja) 強誘電体メモリ装置および電子機器
KR20010065272A (ko) 네가티브 부스팅 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant