CN111653299B - 灵敏放大器以及存储器 - Google Patents

Abstract

本发明公开了一种灵敏放大器以及存储器，所述灵敏放大器包括：电流采样单元，用于对位线电流进行采样，获得采样电流；比较单元，用于对所述采样电流和参考电流进行比较，获得比较电压；输出单元，用于对所述比较电压进行整形，获得读取数据；钳位单元，所述钳位单元包括运算放大器和调整晶体管；所述运算放大器的同相输入端用于接收参考电压，所述运算放大器的反相输入端和所述调整晶体管的一端连接位线，所述运算放大器的输出端连接所述调整晶体管的控制端，所述调整晶体管的另一端连接数据线。本发明提供的灵敏放大器以及存储器，能够提高灵敏放大器读取数据时的分辨能力，避免过大的读取电流。

Description

灵敏放大器以及存储器

技术领域

本发明涉及存储器技术领域，具体涉及一种灵敏放大器以及存储器。

背景技术

阻变存储器(RRAM)作为一种新型的非挥发存储器技术，在嵌入式应用和独立式应用里具有广泛的用途。阻变存储器目前在阻态分布上还存在不足，如高低阻态之间的窗口过小，阻变存储单元阻值整体分布范围过大等。

阻变存储器的阻态读取操作是指读取阻变存储单元的阻值，判断存储单元当前是高阻态还是低阻态。灵敏放大器作为阻变存储器中的关键模拟电路，对于阻态的正确读取起着决定性的作用。在传统的快闪(Flash)存储器中，普遍采用一种基于反相器的单端灵敏放大器结构。阻变存储器作为一种新型存储器，在最初的芯片结构中，也借鉴了Flash存储器中使用的基于反相器的单端灵敏放大器结构。图1是所述基于反相器的单端灵敏放大器的电路图，所述基于反相器的单端灵敏放大器包括钳位单元11、电流采样单元12、比较单元13以及输出单元14。

所述钳位单元11用于在预充电时对位线BL进行钳位，并在预充电结束后感应由译码单元21选中的被读取的存储单元22的电流，以输出位线电流至数据线DL。所述钳位单元11包括第三反相器Inv3和调整晶体管M3，所述第三反相器Inv3的输入端和所述调整晶体管M3的一端连接所述位线BL，所述第三反相器Inv3的输出端连接所述调整晶体管M3的控制端，所述调整晶体管M3的另一端连接所述数据线DL。

所述电流采样单元12用于对所述位线电流进行采样，获得采样电流。所述电流采样单元12可以为电流镜，包括输入晶体管M1和镜像晶体管M2。所述输入晶体管M1的一端、所述输入晶体管M1的控制端以及所述镜像晶体管M2的控制端连接所述数据线DL，所述镜像晶体管M2的一端用于输出所述采样电流，所述输入晶体管M1的另一端和所述镜像晶体管M2的另一端用于接收电源电压VDD。

所述比较单元13用于对所述采样电流和参考电流进行比较，获得比较电压。所述比较单元13包括数据节点VF和参考存储单元131，所述参考存储单元131的结构和所述被读取的存储单元22的结构相同，用于提供所述参考电流；所述数据节点VF用于接收所述采样电流，并输出所述参考电流。所述比较电压为所述数据节点VF的电压，所述数据节点VF的电压在所述采样电流大于所述参考电流时升高，在所述采样电流小于所述参考电流时降低。

所述输出单元14用于对所述比较电压进行整形，输出相应的数据。所述输出单元14包括第一反相器Inv1和第二反相器Inv2，所述第一反相器Inv1的输入端连接所述数据节点VF，所述第一反相器Inv1的输出端连接所述第二反相器Inv2的输入端，所述第二反相器Inv2的输出端作为所述灵敏放大器的输出端Output。

然而，图1所示的灵敏放大器存在如下技术缺陷：

在阻变存储器中，阻变存储单元的阻态分布导致高低阻态之间的读取窗口比较小，为保证读出数据的可靠性，需要在进行阻态读取时向所述位线BL加精准的电压，以此提高读出电流的精度，而所述钳位单元11利用反相器钳位得到的电压精度不高；

在阻变存储器中，进行低阻态读取操作时，为避免过大的读取电流，需要在进行阻态读取时向所述位线BL加较低的电压，而所述钳位单元11要实现比较低的钳位电压，会大大增加反相器的设计难度。

发明内容

本发明所要解决的是阻变存储器的灵敏放大器读出电流精度低、电路设计难度大的问题。

本发明通过下述技术方案实现：

一种灵敏放大器，包括：

钳位单元，用于在预充电时对位线进行钳位，并在预充电结束后感应被读取的存储单元的电流，以输出位线电流至数据线；

电流采样单元，用于对所述位线电流进行采样，获得采样电流；

比较单元，用于对所述采样电流和参考电流进行比较，获得比较电压；

输出单元，用于对所述比较电压进行整形，获得读取数据；

所述钳位单元包括运算放大器和调整晶体管；

所述运算放大器的同相输入端用于接收参考电压，所述运算放大器的反相输入端和所述调整晶体管的一端连接所述位线，所述运算放大器的输出端连接所述调整晶体管的控制端，所述调整晶体管的另一端连接所述数据线。

可选的，所述调整晶体管为NMOS晶体管，所述调整晶体管的一端为NMOS晶体管的源极，所述调整晶体管的另一端为NMOS晶体管的漏极，所述调整晶体管的控制端为NMOS晶体管的栅极。

可选的，所述电流采样单元为电流镜电路。

可选的，所述电流镜电路包括输入晶体管和镜像晶体管；

所述输入晶体管的一端、所述输入晶体管的控制端以及所述镜像晶体管的控制端连接所述数据线，所述镜像晶体管的一端用于输出所述采样电流，所述输入晶体管的另一端和所述镜像晶体管的另一端用于接收电源电压。

可选的，所述输入晶体管和所述镜像晶体管为PMOS晶体管，所述输入晶体管的一端和所述镜像晶体管的一端为PMOS晶体管的漏极，所述输入晶体管的另一端和所述镜像晶体管的另一端为PMOS晶体管的源极，所述输入晶体管的控制端和所述镜像晶体管的控制端为PMOS晶体管的栅极。

可选的，所述比较单元包括参考存储单元和数据节点；

所述参考存储单元的结构和所述被读取的存储单元的结构相同，用于提供参考电流；

所述数据节点用于接收所述采样电流，并输出所述参考电流，以获得所述比较电压。

可选的，所述被读取的存储单元为阻变存储单元，所述参考存储单元包括选通晶体管和可变电阻；

所述选通晶体管的控制端连接所述被读取的存储单元连接的字线，所述选通晶体管的一端接地，所述选通晶体管的另一端连接所述可变电阻的一端，所述可变电阻的另一端连接所述数据节点。

可选的，所述比较单元包括第一电阻、第二电阻、电压比较器以及参考电流源，所述第一电阻的阻值和所述第二电阻的阻值相等；

所述第一电阻的一端连接所述电压比较器的反相输入端并用于接收所述采样电流，所述第一电阻的另一端接地；

所述第二电阻的一端连接所述参考电流源的一端和所述电压比较器的同相输入端，所述第二电阻的另一端接地；

所述参考电流源的另一端用于接收电源电压，所述电压比较器的输出端用于输出所述比较电压。

可选的，所述输出单元包括第一反相器和第二反相器；

所述第一反相器的输入端用于接收所述比较电压，所述第一反相器的输出端连接所述第二反相器的输入端，所述第二反相器的输出端用于输出所述读取数据。

基于同样的发明构思，本发明还提供一种存储器，包括上述灵敏放大器。

本发明与现有技术相比，具有如下的优点和有益效果：

本发明提供的灵敏放大器以及存储器，包括钳位单元、电流采样单元、比较单元以及输出单元，其中，所述钳位单元的钳位功能不是由反相器实现，而是利用运算放大器来实现，通过运算放大器将位线电压钳位在与参考电压相等的电压值。由于运算放大器的高增益特性，使得位线电压的精度大大提高，从而提高灵敏放大器读取数据时的分辨能力，应对阻变存储器中高阻态和低阻态之间窗口过小的问题。同时，由于运算放大器可以工作在较低的输入电压下，通过设置较低的参考电压，可以减小数据读取时的位线电压，从而避免过大的读取电流，减小电路设计难度。

附图说明

此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：

图1为现有的灵敏放大器的电路图；

图2为本发明一种实施例的灵敏放大器的电路图；

图3为本发明另一种实施例的灵敏放大器的电路图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。

本发明实施例提供一种对存储器进行读取的灵敏放大器，所述存储器例如可以为阻变存储器(RRAM)、相变存储器(PRAM)或者磁存储器(MRAM)等。图2是所述灵敏放大器的电路图，所述灵敏放大器包括钳位单元11、电流采样单元12、比较单元13以及输出单元14。

所述钳位单元11设置在位线BL和数据线DL之间，用于在预充电时对所述位线BL进行钳位，并在预充电结束后感应由译码单元21选中的被读取的存储单元22的电流，以输出位线电流至所述数据线DL。

在本实施例中，所述钳位单元11包括运算放大器A1和调整晶体管M3。所述运算放大器A1的同相输入端用于接收参考电压Vref，所述运算放大器A1的反相输入端和所述调整晶体管M3的一端连接所述位线BL，所述运算放大器A1的输出端连接所述调整晶体管M3的控制端，所述调整晶体管M3的另一端连接所述数据线DL。进一步，所述调整晶体管M3可以为NMOS晶体管，所述调整晶体管M3的一端为NMOS晶体管的源极，所述调整晶体管M3的另一端为NMOS晶体管的漏极，所述调整晶体管M3的控制端为NMOS晶体管的栅极。

所述电流采样单元12用于对所述位线电流进行采样，获得采样电流。作为一种可选实现方式，所述电流采样单元12可以为电流镜电路，所述电流镜电路包括输入晶体管M1和镜像晶体管M2。所述输入晶体管M1的一端、所述输入晶体管M1的控制端以及所述镜像晶体管M2的控制端连接所述数据线DL，所述镜像晶体管M2的一端用于输出所述采样电流，所述输入晶体管M1的另一端和所述镜像晶体管M2的另一端用于接收电源电压VDD。进一步，所述输入晶体管M1和所述镜像晶体管M2可以为PMOS晶体管，所述输入晶体管M1的一端和所述镜像晶体管M2的一端为PMOS晶体管的漏极，所述输入晶体管M1的另一端和所述镜像晶体管M2的另一端为PMOS晶体管的源极，所述输入晶体管M1的控制端和所述镜像晶体管M2的控制端为PMOS晶体管的栅极。

所述比较单元13用于对所述采样电流和参考电流进行比较，获得比较电压。作为一种可选实现方式，所述比较单元13包括参考存储单元131和数据节点VF。所述参考存储单元131的结构和所述被读取的存储单元22的结构相同，用于提供参考电流。以所述存储器为阻变存储器为例，所述被读取的存储单元22为阻变存储单元，所述参考存储单元131包括选通晶体管M4和可变电阻R0。所述选通晶体管M4的控制端连接所述被读取的存储单元22连接的字线，即当所述被读取的存储单元22被选中时，所述参考存储单元131也被选中，所述选通晶体管M4的一端接地，所述选通晶体管M4的另一端连接所述可变电阻R0的一端，所述可变电阻R0的另一端连接所述数据节点VF。所述数据节点VF用于接收所述采样电流，并输出所述参考电流，以获得所述比较电压。

所述输出单元14用于对所述比较电压进行整形，获得读取数据。作为一种可选实现方式，所述输出单元14包括第一反相器Inv1和第二反相器Inv2。所述第一反相器Inv1的输入端用于接收所述比较电压，所述第一反相器Inv1的输出端连接所述第二反相器Inv2的输入端，所述第二反相器Inv2的输出端作为所述灵敏放大器的输出端Output，用于输出所述读取数据。

以下对所述灵敏放大器的工作原理进行说明：

在读取存储单元前，存储器中的预充电电路会对所述数据线DL进行预充电，所述钳位单元11对所述位线BL进行预充电，即位线电压随着数据线电压升高而被快速充电至高电平。当位线电压升高至一预定值时，所述运算放大器A1的输出电压从高电平转为低电平，将所述调整晶体管M3关闭。

在读取存储单元时，由所述译码单元21选中所述被读取的存储单元22，所述被读取的存储单元22的电流被所述钳位单元11感应，所述钳位单元11输出位线电流。所述位线电流被所述电流镜电路镜像，由所述电流镜电路输出所述采样电流。所述比较单元13根据对所述采样电流和所述参考电流进行比较的结果，对所述数据节点VF进行充电或放电，升高或降低所述比较电压。以所述被读取的存储单元22为阻变存储单元为例，当所述被读取的存储单元22的阻值大于所述参考存储单元131的阻值时，所述采样电流小于所述参考电流，对所述数据节点VF进行放电，所述比较电压减小，所述输出单元14输出二进制数据“0”；当所述被读取的存储单元22的阻值不大于所述参考存储单元131的阻值时，所述采样电流不小于所述参考电流，对所述数据节点VF进行充电，所述比较电压增大，所述输出单元14输出二进制数据“1”。

本实施例提供的灵敏放大器，所述钳位单元11的钳位功能不是由反相器实现，而是利用运算放大器来实现，通过运算放大器将位线电压钳位在与参考电压相等的电压值。由于运算放大器的高增益特性，使得位线电压的精度大大提高，从而提高灵敏放大器读取数据时的分辨能力，应对阻变存储器中高阻态和低阻态之间窗口过小的问题。同时，由于运算放大器可以工作在较低的输入电压下，通过设置较低的参考电压，可以减小数据读取时的位线电压，从而避免过大的读取电流，减小电路设计难度。

在前述实施例中，采用所述参考存储单元131提供所述参考电流，在对存储器进行读操作之前，需要先对所述参考存储单元131进行写操作，准确设置所述可变电阻R0的阻值，才能提供所述参考电流，增加了读取操作步骤。参考图3，作为另一种可选实现方式，所述比较单元13包括第一电阻R1、第二电阻R2、电压比较器A2以及参考电流源IREF，所述第一电阻R1的阻值和所述第二电阻R2的阻值相等。

所述第一电阻R1的一端连接所述电压比较器A2的反相输入端并用于接收所述采样电流，所述第一电阻R1的另一端接地。所述第二电阻R2的一端连接所述参考电流源IREF的一端和所述电压比较器A2的同相输入端，所述第二电阻R2的另一端接地。所述参考电流源IREF的另一端用于接收电源电压VDD，所述电压比较器A2的输出端用于输出所述比较电压。

在本实施例中，所述采样电流流过所述第一电阻R1，将所述采样电流转换为采样电压；所述参考电流流过所述第二电阻R2，将所述参考电流转换为基准电压；通过所述电压比较器A2对所述采样电压和所述基准电压进行比较，获得所述比较电压。由于采用所述第一电阻R1和所述第二电阻R2作为基准电阻，即使用普通电阻代替所述参考存储单元131，因而简化了读取操作步骤。

进一步，所述参考电流是不变的，所述第二电阻R2的阻值随工艺角波动时，所述基准电压也随之发生变化。但是由于所述第一电阻R1和所述第二电阻R2的阻值相同，阻值波动引起的电压变化作为所述电压比较器A2的共模输入，对于最终的比较结果并没有影响，所以工艺角对所述第一电阻R1和所述第二电阻R2的不利影响被抑制掉了。此外，所述电压比较器A2的高增益特性还提高了灵敏放大器的阻态分辨能力，这对于高阻态和低阻态之间的阻态窗口较小的情况会非常有利。

基于同样的发明构思，本发明实施例还提供一种存储器，所述存储器包括灵敏放大器，所述灵敏放大器为图2对应的实施例提供的灵敏放大器或者为图3对应的实施例提供的灵敏放大器。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种灵敏放大器，包括：

钳位单元，用于在预充电时对位线进行钳位，并在预充电结束后感应被读取的存储单元的电流，以输出位线电流至数据线；

电流采样单元，用于对所述位线电流进行采样，获得采样电流；

比较单元，用于对所述采样电流和参考电流进行比较，还包括电压比较器，用于获得比较电压；

所述比较单元包括第一电阻、第二电阻、电压比较器以及参考电流源，所述第一电阻的阻值和所述第二电阻的阻值相等；

所述第一电阻的一端连接所述电压比较器的反相输入端并用于接收所述采样电流，所述第一电阻的另一端接地；

所述第二电阻的一端连接所述参考电流源的一端和所述电压比较器的同相输入端，所述第二电阻的另一端接地；

所述参考电流源的另一端用于接收电源电压，所述电压比较器的输出端用于输出所述比较电压；

输出单元，用于对所述比较电压进行整形，获得读取数据；

其特征在于，所述钳位单元包括运算放大器和调整晶体管；

所述运算放大器的同相输入端用于接收参考电压，所述运算放大器的反相输入端和所述调整晶体管的一端连接所述位线，所述运算放大器的输出端连接所述调整晶体管的控制端，所述调整晶体管的另一端连接所述数据线。

2.根据权利要求1所述的灵敏放大器，其特征在于，所述调整晶体管为NMOS晶体管，所述调整晶体管的一端为NMOS晶体管的源极，所述调整晶体管的另一端为NMOS晶体管的漏极，所述调整晶体管的控制端为NMOS晶体管的栅极。

3.根据权利要求1所述的灵敏放大器，其特征在于，所述电流采样单元为电流镜电路。

4.根据权利要求3所述的灵敏放大器，其特征在于，所述电流镜电路包括输入晶体管和镜像晶体管；

所述输入晶体管的一端、所述输入晶体管的控制端以及所述镜像晶体管的控制端连接所述数据线，所述镜像晶体管的一端用于输出所述采样电流，所述输入晶体管的另一端和所述镜像晶体管的另一端用于接收电源电压。

5.根据权利要求4所述的灵敏放大器，其特征在于，所述输入晶体管和所述镜像晶体管为PMOS晶体管，所述输入晶体管的一端和所述镜像晶体管的一端为PMOS晶体管的漏极，所述输入晶体管的另一端和所述镜像晶体管的另一端为PMOS晶体管的源极，所述输入晶体管的控制端和所述镜像晶体管的控制端为PMOS晶体管的栅极。

6.根据权利要求1所述的灵敏放大器，其特征在于，所述比较单元包括参考存储单元和数据节点；

所述参考存储单元的结构和所述被读取的存储单元的结构相同，用于提供参考电流；

所述数据节点用于接收所述采样电流，并输出所述参考电流，以获得所述比较电压。

7.根据权利要求6所述的灵敏放大器，其特征在于，所述被读取的存储单元为阻变存储单元，所述参考存储单元包括选通晶体管和可变电阻；

所述选通晶体管的控制端连接所述被读取的存储单元连接的字线，所述选通晶体管的一端接地，所述选通晶体管的另一端连接所述可变电阻的一端，所述可变电阻的另一端连接所述数据节点。

8.根据权利要求1所述的灵敏放大器，其特征在于，所述输出单元包括第一反相器和第二反相器；

所述第一反相器的输入端用于接收所述比较电压，所述第一反相器的输出端连接所述第二反相器的输入端，所述第二反相器的输出端用于输出所述读取数据。

9.一种存储器，其特征在于，包括权利要求1至8任一项所述的灵敏放大器。

Images