CN111653303A - 存储器及其读出电路 - Google Patents

Abstract

本发明公开了一种存储器及其读出电路，所述读出电路包括：钳位电路、电流镜电路、比较电路以及输出电路；所述比较电路包括第一参考电阻、第二参考电阻、电压比较器以及参考电流源，所述第一参考电阻的阻值和所述第二参考电阻的阻值相等；所述第一参考电阻的一端连接所述电压比较器的反相输入端并用于接收镜像电流，所述第一参考电阻的另一端接地；所述第二参考电阻的一端连接所述参考电流源的一端和所述电压比较器的同相输入端，所述第二参考电阻的另一端接地；所述参考电流源的另一端用于接收电源电压，所述电压比较器的输出端用于输出所述比较电压。本发明提供的存储器及其读出电路，能够简化存储器的读取操作步骤，提高读出电路的阻态分辨能力。

Description

存储器及其读出电路

技术领域

本发明涉及存储器技术领域，具体涉及一种存储器及其读出电路。

背景技术

阻变存储器(RRAM)是以非导性材料的电阻在外加电场作用下，在高阻态和低阻态之间实现可逆转换为基础的非易失性存储器。阻变存储器的阻态读取操作是指读取阻变存储单元的阻值，判断存储单元当前是高阻态或是低阻态。阻变存储器的读出，普遍采用参考存储单元作为读出电路比较的基准电阻。图1是阻变存储器的一种读出电路，所述读出电路包括钳位电路1、电流镜电路4、比较电路5以及输出电路6。

所述钳位电路1用于在预充电时对位线BL进行钳位，并在预充电结束后感应由译码电路2选中的被读取的存储单元3的电流，以输出位线电流至数据线DL。所述钳位电路1包括第一反相器A1和调整晶体管N1，所述第一反相器A1的输入端和所述调整晶体管N1的一端连接所述位线BL，所述第一反相器A1的输出端连接所述调整晶体管N1的控制端，所述调整晶体管N1的另一端连接所述数据线DL。

所述电流镜电路4用于对所述位线电流进行镜像，获得镜像电流。所述电流镜电路4包括输入晶体管P1和镜像晶体管P2。所述输入晶体管P1的一端、所述输入晶体管P1的控制端以及所述镜像晶体管P2的控制端连接所述数据线DL，所述镜像晶体管P2的一端用于输出所述镜像电流，所述输入晶体管P1的另一端和所述镜像晶体管P2的另一端用于接收电源电压VDD。

所述比较电路5用于对所述镜像电流和参考电流进行比较，获得比较电压。所述比较电路5包括数据节点VF和参考存储单元51，所述参考存储单元51的结构和所述被读取的存储单元3的结构相同，包括选通晶体管N2和可变电阻R10，用于提供所述参考电流；所述数据节点VF用于接收所述镜像电流，并输出所述参考电流。所述比较电压为所述数据节点VF的电压，所述数据节点VF的电压在所述镜像电流大于所述参考电流时升高，在所述镜像电流小于所述参考电流时降低。

所述输出电路6用于对所述比较电压进行整形，输出相应的数据。所述输出电路6包括第二反相器A2和第三反相器A3，所述第二反相器A2的输入端连接所述数据节点VF，所述第二反相器A2的输出端连接所述第三反相器A3的输入端，所述第三反相器A3的输出端作为所述读出电路的输出端Output。

然而，图1所示的读出电路存在如下技术缺陷：在对阻变存储器进行读操作之前，需要先对所述参考存储单元51进行写操作，通过准确设置所述可变电阻R10的阻值，才能提供所述参考电流，增加了阻变存储器的读取操作步骤。

发明内容

本发明所要解决的是阻变存储器的读出电路采用参考存储单元提供参考电流增加了阻变存储器的读取操作步骤的问题。

本发明通过下述技术方案实现：

一种存储器的读出电路，包括：

钳位电路，用于在预充电时对位线进行钳位，并在预充电结束后感应被读取的存储单元的电流，以输出位线电流至数据线；

电流镜电路，用于对所述位线电流进行镜像，获得镜像电流；

比较电路，用于对所述镜像电流和参考电流进行比较，获得比较电压；

输出电路，用于对所述比较电压进行整形，获得读取数据；

所述比较电路包括第一参考电阻、第二参考电阻、电压比较器以及参考电流源，所述第一参考电阻的阻值和所述第二参考电阻的阻值相等；

所述第一参考电阻的一端连接所述电压比较器的反相输入端并用于接收所述镜像电流，所述第一参考电阻的另一端接地；

所述第二参考电阻的一端连接所述参考电流源的一端和所述电压比较器的同相输入端，所述第二参考电阻的另一端接地；

所述参考电流源的另一端用于接收电源电压，所述电压比较器的输出端用于输出所述比较电压。

可选的，所述钳位电路包括第一反相器和调整晶体管；

所述第一反相器的输入端和所述调整晶体管的一端连接所述位线，所述第一反相器的输出端连接所述调整晶体管的控制端，所述调整晶体管的另一端连接所述数据线。

可选的，所述调整晶体管为NMOS晶体管，所述调整晶体管的一端为NMOS晶体管的源极，所述调整晶体管的另一端为NMOS晶体管的漏极，所述调整晶体管的控制端为NMOS晶体管的栅极。

可选的，所述电流镜电路包括输入晶体管和镜像晶体管；

所述输入晶体管的一端、所述输入晶体管的控制端以及所述镜像晶体管的控制端连接所述数据线，所述镜像晶体管的一端用于输出所述镜像电流，所述输入晶体管的另一端和所述镜像晶体管的另一端用于接收电源电压。

可选的，所述输入晶体管和所述镜像晶体管为PMOS晶体管，所述输入晶体管的一端和所述镜像晶体管的一端为PMOS晶体管的漏极，所述输入晶体管的另一端和所述镜像晶体管的另一端为PMOS晶体管的源极，所述输入晶体管的控制端和所述镜像晶体管的控制端为PMOS晶体管的栅极。

可选的，所述输出电路包括第二反相器和第三反相器；

所述第二反相器的输入端用于接收所述比较电压，所述第二反相器的输出端连接所述第三反相器的输入端，所述第三反相器的输出端用于输出所述读取数据。

可选的，所述被读取的存储单元为阻变存储单元。

可选的，所述阻变存储单元包括选通晶体管和可变电阻；

所述选通晶体管的控制端连接字线，所述选通晶体管的一端接地，所述选通晶体管的另一端连接所述可变电阻的一端，所述可变电阻的另一端通过译码电路连接所述位线。

基于同样的发明构思，本发明还提供一种存储器，所述存储器包括上述读出电路。

本发明与现有技术相比，具有如下的优点和有益效果：

本发明提供的存储器及其读出电路，所述读出电路包括钳位电路、电流镜电路、比较电路以及输出电路，其中，所述比较电路不是由参考存储单元实现，而是采用第一参考电阻、第二参考电阻、电压比较器以及参考电流源来实现。所述第一参考电阻将位线电流对应的镜像电流转换为采样电压，所述第二参考电阻将所述参考电流源提供的参考电流转换为基准电压，所述电压比较器通过对所述采样电压和所述基准电压进行比较，获得比较电压。由于采用所述第一参考电阻和所述第二参考电阻作为基准电阻，在对存储器进行读操作之前，不需要进行其他操作，简化了读取操作步骤。

进一步，所述参考电流源提供的参考电流是不变的，所述第二参考电阻的阻值随工艺角波动时，所述基准电压也随之发生变化。但是由于所述第一参考电阻和所述第二参考电阻的阻值相同，阻值波动引起的电压变化作为所述电压比较器的共模输入，对于最终的比较结果并没有影响，所以工艺角对所述第一参考电阻和所述第二参考电阻的不利影响被抑制掉了。此外，所述电压比较器的高增益特性还提高了读出电路的阻态分辨能力，这对于高阻态和低阻态之间的阻态窗口较小的情况会非常有利。

附图说明

此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：

图1为现有的阻变存储器的读出电路的电路图；

图2为本发明实施例的存储器的读出电路的电路图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。

本发明实施例提供一种存储器的读出电路，所述存储器例如可以为阻变存储器(RRAM)、相变存储器(PRAM)或者磁存储器(MRAM)等。图2是所述读出电路的电路图，所述读出电路包括钳位电路1、电流镜电路4、比较电路5以及输出电路6。

所述钳位电路1设置在位线BL和数据线DL之间，用于在预充电时对所述位线BL进行钳位，并在预充电结束后感应由译码电路2选中的被读取的存储单元3的电流，以输出位线电流至所述数据线DL。以所述存储器为阻变存储器为例，所述被读取的存储单元3为阻变存储单元，所述阻变存储单元包括选通晶体管和可变电阻。所述选通晶体管的控制端连接字线，所述选通晶体管的一端接地，所述选通晶体管的另一端连接所述可变电阻的一端，所述可变电阻的另一端通过所述译码电路2连接所述位线BL。

作为一种可选实现方式，所述钳位电路1包括第一反相器A1和调整晶体管N1，所述第一反相器A1的输入端和所述调整晶体管N1的一端连接所述位线BL，所述第一反相器A1的输出端连接所述调整晶体管N1的控制端，所述调整晶体管N1的另一端连接所述数据线DL。进一步，所述调整晶体管N1可以为NMOS晶体管，所述调整晶体管N1的一端为NMOS晶体管的源极，所述调整晶体管N1的另一端为NMOS晶体管的漏极，所述调整晶体管N1的控制端为NMOS晶体管的栅极。

所述电流镜电路4用于对所述位线电流进行镜像，获得镜像电流。作为一种可选实现方式，所述电流镜电路4包括输入晶体管P1和镜像晶体管P2。所述输入晶体管P1的一端、所述输入晶体管P1的控制端以及所述镜像晶体管P2的控制端连接所述数据线DL，所述镜像晶体管P2的一端用于输出所述镜像电流，所述输入晶体管P1的另一端和所述镜像晶体管P2的另一端用于接收电源电压VDD。进一步，所述输入晶体管P1和所述镜像晶体管P2可以为PMOS晶体管，所述输入晶体管P1的一端和所述镜像晶体管P2的一端为PMOS晶体管的漏极，所述输入晶体管P1的另一端和所述镜像晶体管P2的另一端为PMOS晶体管的源极，所述输入晶体管P1的控制端和所述镜像晶体管P2的控制端为PMOS晶体管的栅极。

所述比较电路5用于对所述镜像电流和参考电流进行比较，获得比较电压。在本实施例中，所述比较电路5包括第一参考电阻R11、第二参考电阻R22、电压比较器A4以及参考电流源If，所述第一参考电阻R11的阻值和所述第二参考电阻R22的阻值相等。所述第一参考电阻R11的一端连接所述电压比较器A4的反相输入端并用于接收所述镜像电流，所述第一参考电阻R11的另一端接地。所述第二参考电阻R22的一端连接所述参考电流源If的一端和所述电压比较器A4的同相输入端，所述第二参考电阻R22的另一端接地。所述参考电流源If的另一端用于接收所述电源电压VDD，所述电压比较器A4的输出端用于输出所述比较电压。所述镜像电流流过所述第一参考电阻R11，将所述镜像电流转换为采样电压；所述参考电流流过所述第二参考电阻R22，将所述参考电流转换为基准电压；通过所述电压比较器A4对所述采样电压和所述基准电压进行比较，获得所述比较电压。

所述输出电路6用于对所述比较电压进行整形，获得读取数据。作为一种可选实现方式，所述输出电路6包括第二反相器A2和第三反相器A3。所述第二反相器A2的输入端用于接收所述比较电压，所述第二反相器A2的输出端连接所述第三反相器A3的输入端，所述第三反相器A3的输出端作为所述读出电路的输出端Output，用于输出所述读取数据。

以下对所述读出电路的工作原理进行说明：

在读取存储单元前，存储器中的预充电电路会对所述数据线DL进行预充电，所述钳位电路1对所述位线BL进行预充电，即位线电压随着数据线电压升高而被快速充电至高电平。当位线电压升高至一预定值时，所述第一反相器A1的输出电压从高电平转为低电平，将所述调整晶体管N1关闭。

在读取存储单元时，由所述译码电路2选中所述被读取的存储单元3，所述被读取的存储单元3的电流被所述钳位电路1感应，所述钳位电路1输出位线电流。所述位线电流被所述电流镜电路镜像，由所述电流镜电路输出所述镜像电流。所述比较电路5对所述镜像电流和所述参考电流进行比较，输出所述比较电压。

在本实施例中，由于采用所述第一参考电阻R11和所述第二参考电阻R22作为基准电阻，即使用普通电阻代替现有技术中的参考存储单元，因而简化了读取操作步骤。进一步，所述参考电流是不变的，所述第二参考电阻R22的阻值随工艺角波动时，所述基准电压也随之发生变化。但是由于所述第一参考电阻R11和所述第二参考电阻R22的阻值相同，阻值波动引起的电压变化作为所述电压比较器A4的共模输入，对于最终的比较结果并没有影响，所以工艺角对所述第一参考电阻R11和所述第二参考电阻R22的不利影响被抑制掉了。此外，所述电压比较器A4的高增益特性还提高了读出电路的阻态分辨能力，这对于高阻态和低阻态之间的阻态窗口较小的情况会非常有利。

基于同样的发明构思，本发明实施例还提供一种存储器，所述存储器包括读出电路，所述读出电路为图2对应的实施例提供的读出电路。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种存储器的读出电路，包括：

钳位电路，用于在预充电时对位线进行钳位，并在预充电结束后感应被读取的存储单元的电流，以输出位线电流至数据线；

电流镜电路，用于对所述位线电流进行镜像，获得镜像电流；

比较电路，用于对所述镜像电流和参考电流进行比较，获得比较电压；

输出电路，用于对所述比较电压进行整形，获得读取数据；

其特征在于，所述比较电路包括第一参考电阻、第二参考电阻、电压比较器以及参考电流源，所述第一参考电阻的阻值和所述第二参考电阻的阻值相等；

所述第一参考电阻的一端连接所述电压比较器的反相输入端并用于接收所述镜像电流，所述第一参考电阻的另一端接地；

所述第二参考电阻的一端连接所述参考电流源的一端和所述电压比较器的同相输入端，所述第二参考电阻的另一端接地；

所述参考电流源的另一端用于接收电源电压，所述电压比较器的输出端用于输出所述比较电压。

2.根据权利要求1所述的读出电路，其特征在于，所述钳位电路包括第一反相器和调整晶体管；

所述第一反相器的输入端和所述调整晶体管的一端连接所述位线，所述第一反相器的输出端连接所述调整晶体管的控制端，所述调整晶体管的另一端连接所述数据线。

3.根据权利要求2所述的读出电路，其特征在于，所述调整晶体管为NMOS晶体管，所述调整晶体管的一端为NMOS晶体管的源极，所述调整晶体管的另一端为NMOS晶体管的漏极，所述调整晶体管的控制端为NMOS晶体管的栅极。

4.根据权利要求1所述的读出电路，其特征在于，所述电流镜电路包括输入晶体管和镜像晶体管；

所述输入晶体管的一端、所述输入晶体管的控制端以及所述镜像晶体管的控制端连接所述数据线，所述镜像晶体管的一端用于输出所述镜像电流，所述输入晶体管的另一端和所述镜像晶体管的另一端用于接收电源电压。

5.根据权利要求4所述的读出电路，其特征在于，所述输入晶体管和所述镜像晶体管为PMOS晶体管，所述输入晶体管的一端和所述镜像晶体管的一端为PMOS晶体管的漏极，所述输入晶体管的另一端和所述镜像晶体管的另一端为PMOS晶体管的源极，所述输入晶体管的控制端和所述镜像晶体管的控制端为PMOS晶体管的栅极。

6.根据权利要求1所述的读出电路，其特征在于，所述输出电路包括第二反相器和第三反相器；

所述第二反相器的输入端用于接收所述比较电压，所述第二反相器的输出端连接所述第三反相器的输入端，所述第三反相器的输出端用于输出所述读取数据。

7.根据权利要求1所述的读出电路，其特征在于，所述被读取的存储单元为阻变存储单元。

8.根据权利要求7所述的读出电路，其特征在于，所述阻变存储单元包括选通晶体管和可变电阻；

所述选通晶体管的控制端连接字线，所述选通晶体管的一端接地，所述选通晶体管的另一端连接所述可变电阻的一端，所述可变电阻的另一端通过译码电路连接所述位线。

9.一种存储器，其特征在于，包括权利要求1至8任一项所述的读出电路。

Images