CN110491423A - 一种非易失性存储器的数据读取电路及其方法 - Google Patents

Abstract

本发明公开了一种非易失性存储器的数据读取电路，包括：存储单元列、参考单元、控制电路和放大器；所述存储单元列内的存储单元通过存储单元位线与所述控制电路相连，所述存储单元位线上存在第一寄生电容；所述参考单元通过参考单元位线与所述控制电路相连；所述控制电路与所述放大器相连；所述放大器连接有输出端。本发明通过存储单元位线上的寄生电容进行放电，并在放电后输出存储位线上的电压和参考单元位线上的电压，将两者相比较后最终得到读取结果；本发明消除了静直流电流的产生，有效降低了功耗。

Description

一种非易失性存储器的数据读取电路及其方法

技术领域

本发明涉及非易失性存储器技术领域，更具体的说是涉及一种非易失性存储器的数据读取电路及其方法。

背景技术

近年来，新型非易失性存储器技术迅速发展，并逐渐进入应用阶段，如自旋转移矩磁性随机存储器(Spin Transfer Torque Magnetic Random Access Memory，STT-MRAM)，阻变式随机存储器(Resistive Random Access Memory，RRAM)，与相变随机存储器(PhaseChange Random Access Memory，PCRAM)等，其工作原理为通过改变存储单元中非易失性存储器件的电阻值状态，使其在高阻值和低阻值之间变换，并以此存储数据信息。比如高阻值代表数据比特“1”，低阻值代表数据比特“0”，或者反之亦然。

现有技术中的非易失性存储器在读取数据时，是通过给数据单元和参考单元同时施加相同的电流(或电压)来检测它们相应的输出电压(或电流)，然后进行对比，即可判断出数据单元中存储的信息。目前的读取电路都需要先对位线的寄生电容充电，待其电压稳定后才能开始读取操作，大大影响了数据读取的速度，且由于寄生电容仅用于充电，读取操作时电路中存在静直流电流，增大了功耗，但由于寄生电容属于固有属性无法省略，因此，如何设计出一种既能保证读取速度快又能保证功耗低的非易失性存储器的数据读取电路及其方法是本领域技术人员亟需解决的问题。

发明内容

有鉴于此，本发明提供了一种非易失性存储器的数据读取电路及其方法，其目的在于利用位线寄生电容的充放电操作读取单元内部数据，不再有静直流电流的存在，有效减少了功耗开销，且有效减小了读取电路的面积，节省了空间。

为了实现上述目的，本发明采用如下技术方案：

一种非易失性存储器的数据读取电路，包括：存储单元列、参考单元、控制电路和放大器；

所述存储单元列内的存储单元通过存储单元位线与所述控制电路相连，所述存储单元位线上存在第一寄生电容；

所述参考单元通过参考单元位线与所述控制电路相连；

所述控制电路与所述放大器相连；

所述放大器连接有输出端。

优选的，所述存储单元列包括至少一个存储单元，且所述存储单元的一端均与源极线相连，另一端与所述存储单元位线相连；

其中，每个所述存储单元均包括第一NMOS管和非易失性存储器，所述第一NMOS管的源极均连接所述源极线，所述第一NMOS管的栅极均连接存储单元字线，所述第一NMOS管的漏极均与所述非易失性存储器的一端相连，所述非易失性存储器的另一端连接于所述存储单元位线上；

所述存储单元位线通过第二NMOS管与所述控制电路相连。

优选的，所述参考单元包括参考电阻和第三NMOS管，所述参考电阻的一端与所述参考单元位线相连，另一端与所述第三NMOS管的漏极相连，所述第三NMOS管的栅极连接参考单元字线，所述第三NMOS管的源极接地；

所述参考单元位线通过第四NMOS管与所述控制电路相连；

所述参考单元还包括第二寄生电容，所述第二寄生电容的一端连接所述参考单元位线，另一端接地。

优选的，所述控制电路包括传输门和预充电电路；

所述传输门包括第一传输门和第二传输门；

所述预充电电路包括第一输入端、第一PMOS管、第二PMOS管、第二输入端、第五NMOS管和第六NMOS管；

所述第一输入端分别连接所述第一PMOS管的栅极和所述第二PMOS管的栅极，所述第一PMOS管的源极与所述第二PMOS管的源极相连，所述第一PMOS管的漏极分别与所述第二NMOS管和所述第一传输门相连，所述第二PMOS管的漏极分别与所述第四NMOS管和所述第二传输门相连；

所述第二输入端分别连接所述第五NMOS管的栅极和所述第六NMOS管的栅极，所述第五NMOS管的漏极与所述第六NMOS管的漏极相连，所述第五NMOS管的源极与所述第一传输门相连，所述第六NMOS管的源极与所述第二传输门相连；

所述第一传输门与所述第二传输门相连。

优选的，所述放大器包括第一输出端和第二输出端，所述第五NMOS管的源极与所述放大器的输入端和所述第一输出端相连，所述第六NMOS管的源极与所述放大器的另一输入端和所述第二输出端相连。

一种非易失性存储器的数据读取方法，包括以下步骤：

步骤一：控制电路对被选中的存储单元列进行预充电，第一寄生电容被充满，并使参考单元上的电压与存储单元位线上的电压相同；

步骤二：打开被选中的所述存储单元和所述参考单元，并对所述第一寄生电容进行放电工作，放电后关闭被选中的所述存储单元和参考单元，并将所述存储单元位线和所述参考单元位线上的电压通过控制电路输入放大器内，经所述放大器放大后输出结果。

优选的，所述步骤一中具体包括以下内容：

第二NMOS管和第三NMOS管首先选通，第一输入端给低电压信号至所述第一PMOS管和所述第二PMOS管，并通过所述第一PMOS管和所述第二PMOS管给所述第一寄生电容和所述第二寄生电容进行预充电，直至所述第一寄生电容和所述第二寄生电容上的电压相等。

优选的，所述步骤二中具体包括以下内容：

关闭所述第一输入端，在被选中的所述存储单元列中对所述存储单元进行行选，打开被选中的所述存储单元字线和参考单元字线，分别对所述第一寄生电容和所述第二寄生电容进行放电工作。

优选的，所述步骤二中还具体包括以下内容：

放电后所述第一寄生电容和所述第二寄生电容上的电压不同，同时打开第二输入端所对应的所述第五NMOS管和第六NMOS管，使放大器处于预备状态。

优选的，所述步骤二中还具体包括以下内容：

关闭所述第六NMOS管、所述第一NMOS管和所述第三NMOS管，停止放电，打开第一传输门和第二传输门，使放大器开始工作，并经所述放大器放大后通过第一输出端和第二输出端输出结果。

经由上述的技术方案可知，与现有技术相比，本发明公开提供了一种非易失性存储器的数据读取电路及其方法，由于被选中的存储单元的电阻由存储数据内容决定，对于不同的内部数据，放电速度也是不同的，即当寄生电容停止放电后，位线上的电压或者说位线寄生电容剩余电量是由被选中单元阻值决定的，本发明采用上述原理，通过存储单元位线上的寄生电容和参考单元位线上的寄生电容进行放电，并在放电后输出存储位线上的电压和参考单元位线上的电压，将两者相比较后最终得到读取结果，本发明中的该电路及其方法中，由于只涉及到充放电的操作，相对于现有技术中的读取过程中，消除了静直流电流的产生，有效降低了功耗，而且该电路结构简单所占面积小，有效节省了空间，最后，由于在读取过程中前半部分产生电压差值的过程中，仅利用了存储单元中的非易失性存储器及其对应的晶体管，大大减少了负载晶体管和用于反馈的电路，降低了工艺偏差对电路的影响，提高了该电路的实用性和准确性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1附图为本发明提供的数据读取电路的结构示意图；

图2附图为本发明提供的数据读取电路的原理图；

图3附图为本发明提供的数据读取方法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例公开了一种非易失性存储器的数据读取电路，如图1所示，包括：存储单元列、参考单元、控制电路和放大器；

存储单元列内的存储单元通过存储单元位线BL-data与控制电路相连，存储单元位线BL-data上存在第一寄生电容CBL；

参考单元通过参考单元位线BL-ref与控制电路相连；

控制电路与放大器相连；

放大器连接有输出端。

为了进一步优化上述技术方案，存储单元列包括至少一个存储单元，且存储单元的一端均与源极线SL相连，另一端与存储单元位线BL-data相连；

其中，每个存储单元均包括第一NMOS管和非易失性存储器，第一NMOS管的源极均连接源极线SL，第一NMOS管的栅极均连接存储单元字线，第一NMOS管的漏极均与非易失性存储器的一端相连，非易失性存储器的另一端连接于存储单元位线BL-data上；

存储单元位线BL-data通过第二NMOS管Col与控制电路相连。

为了进一步优化上述技术方案，参考单元包括参考电阻R_ref和第三NMOS管，第三NMOS管连接在参考单元字线WL-ref上，参考电阻R_ref的一端与参考单元位线BL-ref相连，另一端与第三NMOS管的漏极相连，第三NMOS管的栅极连接参考单元字线WL-ref，第三NMOS管的源极接地；

参考单元位线BL-ref通过第四NMOS管与控制电路相连；

参考单元还包括第二寄生电容C_BL-ref，第二寄生电容C_BL-ref的一端连接参考单元位线BL-ref，另一端接地。

需要进一步说明的是：

参考单元位线BL-ref上存在的第二寄生电容C_BL-ref也可以替换为一个大小合适的普通电容，或者不存在寄生电容和普通电容，直接向参考单元施加一个参考电压用于实现调节参考单元上电压的功能。

为了进一步优化上述技术方案，控制电路包括传输门和预充电电路；

传输门包括第一传输门和第二传输门；

预充电电路包括第一输入端、第一PMOS管、第二PMOS管、第二输入端、第五NMOS管和第六NMOS管；

第一输入端分别连接第一PMOS管的栅极和第二PMOS管的栅极，第一PMOS管的源极与第二PMOS管的源极相连，第一PMOS管的漏极分别与第二NMOS管Col和第一传输门相连，第二PMOS管的漏极分别与第四NMOS管和第二传输门相连；

需要说明的是：第一PMOS管与第二PMOS管的源极均连接Vdd，第五NMOS管和第六NMOS管的漏极均连接V_S；

图2中将第一传输门和第二传输门统一表示为SE-TG。

第二输入端分别连接第五NMOS管的栅极和第六NMOS管的栅极，第五NMOS管的漏极与第六NMOS管的漏极相连，第五NMOS管的源极与第一传输门相连，第六NMOS管的源极与第二传输门相连；

第一传输门与第二传输门相连。

为了进一步优化上述技术方案，放大器包括第一输出端Out和第二输出端Out#，第五NMOS管的源极与放大器的输入端和第一输出端Out相连，第六NMOS管的源极与放大器的另一输入端和第二输出端Out#相连。

本实施例还公开了一种非易失性存储器的数据读取方法，如图3所示，包括以下步骤：

步骤一：控制电路对被选中的存储单元列进行预充电，第一寄生电容CBL被充满，并使参考单元上的电压与存储单元位线BL-data上的电压相同；

步骤二：打开被选中的存储单元和参考单元，并对第一寄生电容CBL进行放电工作，放电后关闭被选中的存储单元和参考单元，并将存储单元位线BL-data和参考单元位线BL-ref上的电压通过控制电路输入放大器内，经放大器放大后输出结果。

需要说明的是：放电的时间长短是不一定的。

为了进一步优化上述技术方案，步骤一中具体包括以下内容：

第二NMOS管Col和第三NMOS管首先选通，第一输入端给低电压信号至第一PMOS管和第二PMOS管，并通过第一PMOS管和第二PMOS管给第一寄生电容C_BL和第二寄生电容C_BL-ref进行预充电，直至第一寄生电容C_BL和第二寄生电容C_BL-ref上的电压相等。

为了进一步优化上述技术方案，步骤二中具体包括以下内容：

关闭第一输入端，在被选中的存储单元列中对存储单元进行行选，打开被选中的存储单元字线和参考单元字线WL-ref，分别对第一寄生电容C_BL和第二寄生电容C_BL-ref进行放电工作。

为了进一步优化上述技术方案，步骤二中还具体包括以下内容：

放电后第一寄生电容C_BL和第二寄生电容C_BL-ref上的电压不同，同时打开第二输入端所对应的第五NMOS管和第六NMOS管，使放大器处于预备状态。

为了进一步优化上述技术方案，步骤二中还具体包括以下内容：

关闭第六NMOS管、第一NMOS管和第三NMOS管，停止放电，打开第一传输门和第二传输门，使放大器开始工作，并经放大器放大后通过第一输出端Out和第二输出端Out#输出结果。

需要进一步说明的是：

在实际的操作过程中，可以直接通过向参考单元施加电压或者直接在参考单元位线BL-ref上连接一个普通电容的方式来完成电压的调节，实现第二寄生电容C_BL-ref在本实施例中所完成的工作内容。

本实施例的工作原理为：

首先对被选中的存储单元列和参考单元进行预充电，使两者位线上电压基本达到稳定，位线寄生电容基本被充满，此时有V_BL-data＝V_BL-ref，打开该列被选中单元的第一NMOS管完成行选，此时整条存储单元位线上的第一寄生电容通过这个单元的非易失存储器和第一NMOS管进行放电。该阶段持续一段时间，由于被选中单元的电阻由存储数据内容决定(R_H或R_L)，因此，对于不同的内部数据，放电速度是不同的。也就是说在该阶段截止时，位线上的电压或者说位线寄生电容剩余电量是由被选中单元阻值决定的。同理参考单元位线上的电压应介于被选中的存储单元两种状态产生的两种电压之间。有关闭被选中单元的访存晶体管，同时打开传输门，将存储单元位线和参考单元位线上不同的电压传输到放大器。放大器接收信号开始工作，通过对比存储单元位线和参考单元位线上的电压来得到最终读取结果，即存储单元位线上的电压小于参考单元位线上电压时读取“0”，存储单元位线上的电压大于参考单元位线上电压时读取“1”。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种非易失性存储器的数据读取电路，其特征在于，包括：存储单元列、参考单元、控制电路和放大器；

所述存储单元列内的存储单元通过存储单元位线与所述控制电路相连，所述存储单元位线上存在第一寄生电容；

所述参考单元通过参考单元位线与所述控制电路相连；

所述控制电路与所述放大器相连；

所述放大器连接有输出端。

2.根据权利要求1所述的一种非易失性存储器的数据读取电路，其特征在于，所述存储单元列包括至少一个存储单元，且所述存储单元的一端均与源极线相连，另一端与所述存储单元位线相连；

其中，每个所述存储单元均包括第一NMOS管和非易失性存储器，所述第一NMOS管的源极均连接所述源极线，所述第一NMOS管的栅极均连接存储单元字线，所述第一NMOS管的漏极均与所述非易失性存储器的一端相连，所述非易失性存储器的另一端连接于所述存储单元位线上；

所述存储单元位线通过第二NMOS管与所述控制电路相连。

3.根据权利要求2所述的一种非易失性存储器的数据读取电路，其特征在于，所述参考单元包括参考电阻和第三NMOS管，所述参考电阻的一端与所述参考单元位线相连，另一端与所述第三NMOS管的漏极相连，所述第三NMOS管的栅极连接参考单元字线，所述第三NMOS管的源极接地；

所述参考单元位线通过第四NMOS管与所述控制电路相连；

所述参考单元还包括第二寄生电容，所述第二寄生电容的一端连接所述参考单元位线，另一端接地。

4.根据权利3所述的一种非易失性存储器的数据读取电路，其特征在于，所述控制电路包括传输门和预充电电路；

所述传输门包括第一传输门和第二传输门；

所述预充电电路包括第一输入端、第一PMOS管、第二PMOS管、第二输入端、第五NMOS管和第六NMOS管；

所述第一输入端分别连接所述第一PMOS管的栅极和所述第二PMOS管的栅极，所述第一PMOS管的源极与所述第二PMOS管的源极相连，所述第一PMOS管的漏极分别与所述第二NMOS管和所述第一传输门相连，所述第二PMOS管的漏极分别与所述第四NMOS管和所述第二传输门相连；

所述第二输入端分别连接所述第五NMOS管的栅极和所述第六NMOS管的栅极，所述第五NMOS管的漏极与所述第六NMOS管的漏极相连，所述第五NMOS管的源极与所述第一传输门相连，所述第六NMOS管的源极与所述第二传输门相连；

所述第一传输门与所述第二传输门相连。

5.根据权利4所述的一种非易失性存储器的数据读取电路，其特征在于，所述放大器包括第一输出端和第二输出端，所述第五NMOS管的源极与所述放大器的输入端和所述第一输出端相连，所述第六NMOS管的源极与所述放大器的另一输入端和所述第二输出端相连。

6.一种非易失性存储器的数据读取方法，其特征在于，包括以下步骤：

步骤一：控制电路对被选中的存储单元列进行预充电，第一寄生电容被充满，并使参考单元上的电压与存储单元位线上的电压相同；

步骤二：打开被选中的所述存储单元和所述参考单元，并对所述第一寄生电容进行放电工作，放电后关闭被选中的所述存储单元和参考单元，并将所述存储单元位线和所述参考单元位线上的电压通过控制电路输入放大器内，经所述放大器放大后输出结果。

7.根据权利要求6所述的一种非易失性存储器的数据读取方法，其特征在于，所述步骤一中具体包括以下内容：

第二NMOS管和第三NMOS管首先选通，第一输入端给低电压信号至所述第一PMOS管和所述第二PMOS管，并通过所述第一PMOS管和所述第二PMOS管给所述第一寄生电容和所述第二寄生电容进行预充电，直至所述第一寄生电容和所述第二寄生电容上的电压相等。

8.根据权利要求7所述的一种非易失性存储器的数据读取方法，其特征在于，所述步骤二中具体包括以下内容：

关闭所述第一输入端，在被选中的所述存储单元列中对所述存储单元进行行选，打开被选中的所述存储单元字线和参考单元字线，分别对所述第一寄生电容和所述第二寄生电容进行放电工作。

9.根据权利要求7所述的一种非易失性存储器的数据读取方法，其特征在于，所述步骤二中还具体包括以下内容：

放电后所述第一寄生电容和所述第二寄生电容上的电压不同，同时打开第二输入端所对应的所述第五NMOS管和第六NMOS管，使放大器处于预备状态。

10.根据权利要求7所述的一种非易失性存储器的数据读取方法，其特征在于，所述步骤二中还具体包括以下内容：

关闭所述第六NMOS管、所述第一NMOS管和所述第三NMOS管，停止放电，打开第一传输门和第二传输门，使放大器开始工作，并经所述放大器放大后通过第一输出端和第二输出端输出结果。