CN104778963B - 一种rram灵敏放大器 - Google Patents

一种rram灵敏放大器 Download PDF

Info

Publication number
CN104778963B
CN104778963B CN201510152648.5A CN201510152648A CN104778963B CN 104778963 B CN104778963 B CN 104778963B CN 201510152648 A CN201510152648 A CN 201510152648A CN 104778963 B CN104778963 B CN 104778963B
Authority
CN
China
Prior art keywords
branch road
storage branch
read
grid
vmat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510152648.5A
Other languages
English (en)
Other versions
CN104778963A (zh
Inventor
谢永宜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Shandong Sinochip Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Sinochip Semiconductors Co Ltd filed Critical Shandong Sinochip Semiconductors Co Ltd
Priority to CN201510152648.5A priority Critical patent/CN104778963B/zh
Publication of CN104778963A publication Critical patent/CN104778963A/zh
Priority to PCT/CN2016/075975 priority patent/WO2016155476A1/zh
Application granted granted Critical
Publication of CN104778963B publication Critical patent/CN104778963B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Landscapes

  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

本发明一种RRAM灵敏放大器，包括用于将存储单元中可变电阻的状态转化成相应电压信号Vmat的存储支路；用于将参考电流转换成相应参考电压Vref的参考支路；用于将电压信号Vmat和参考电压Vref进行比较，输出可变电阻低或高阻态对应的标准逻辑高或低电平的比较输出电路；以及用于在预充电阶段连通存储支路和参考支路的预充电增强电路。能够成功实现对RRAM存储单元中可变电阻状态读取功能；通过预充电增强功能，缩短预充电阶段的时间，从而缩短整个数据读取周期，加快数据读取速度，进而提高了存储器的数据吞吐量。从仿真验证的结果看，本发明方案数据读取周期比传统方案的数据读取周期缩短10nS～15nS。

Description

一种RRAM灵敏放大器
技术领域
本发明涉及存储器件领域，具体为一种RRAM灵敏放大器。
背景技术
阻变型随机存储器(RRAM)是一种新型的非易失性信息存储技术，具有结构简单、兼容标准CMOS工艺、低操作电压、低功耗及高速读写等特点。其存储信息单元是由一种金属氧化物(例如CuOx,WOx,HfOx,TiOx,NiOx等)实现的可变电阻。在不同的工作条件下，可变电阻表现出高阻态(例如：100Kohm)和低阻态(例如：10Kohm)的双极记忆特性。
存储信息读取是将可变电阻的状态(高阻态和低阻态)转化成能为外部电路可识别的电平信号(低电平和高电平)。通常，一个存储单元所能输出的信号即电流和电压很小；同时，这些信号往往具有较长的延时特性且不足于提供全摆幅的输出信号。所以，为了提高存储器的读取速度，满足存储器内部其他外围电路的需求，必须由灵敏放大器把小信号放大至全摆幅的高低电平。
现有的一种灵敏放大器原理图如图1所示，由存储支路11、参考支路12、比较输出电路13三部分组成。
存储支路11将存储单元中可变电阻的状态(高阻态或低阻态)转化成相应电压信号Vmat，包含1T1R存储单元111、包括放大器113和钳位管114的电阻电流转换电路与电流电压转换电路115。
参考支路12产生用于状态对比的参考电压Vref，由包括参考电流源121、读使能开关122、参考放大器123和参考钳位管124的电流匹配电路与电流电压转换电路125组成；
比较器13将mat和Vref进行比较，输出可变电阻低、高阻态对应的标准逻辑高、低电平，由一个比较器131和一个与门132组成。
工作原理如图2所示的传统灵敏放大器的工作波形图。
(1)预充电阶段(t0～t2)：当读使能信号EN_READ变高后，灵敏放大器首先进入预充电阶段，存储支路11对存储支路全局位线BL_MG充电。由于存储支路全局位线BL_MG上寄生的电阻电容较大，需要较长的时间(t0～t1)，Vmat电压才稳定到目标值。而对于参考支路全局信号BL_RG，寄生电阻电容很小，Vref很快稳定到目标值。
(2)比较阶段(t2～t3):Vmat和Vref都稳定到其目标值后，比较器使能信号EN_COMP变高，输出比较结果信号DQ_COMP。
(3)数据输出阶段(t3～t4)：由于比较器需要一定的建立时间才能输出稳定的比较结果信号DQ_COMP，所以EN_DQ在EN_COMP延迟一段时间后变高，输出真正有效的数据信号DQ，直到t4时刻，整个读取周期结束，即EN_READ变低。
虽然上述现有方案能成功实现对存储单元的读取功能，但是还存在以下缺点：1)数据读取速度慢，主要是预充电阶段(t0～t1)时间较长，即Vmat稳定到目标值所用时间过长，导致整个数据读取周期加长，进而影响存储器的数据吞吐量下降；2)器件数较多(包含两个运放，一个比较器及其他电路)，版图面积大；特别对多字节(例如16Bytes)操作的存储器，将需要较多的灵敏放大器(例如128个)，这样芯片面积较大，芯片成本升高；3)工作电流大，假设每个放大器和比较器的工作电流为50uA，其他电路的工作电流为20uA，则一个灵敏放大器的工作电流约为170uA，对多字节(例如16Bytes)操作的存储器而言，工作电流至少为128*170uA＝21.8mA；同时，大的工作电流，增加芯片电源和地的宽度及设计难度；4)反馈环路较多(存储支路和参考支路各含一个反馈环路)，系统不稳定性增加，设计实现难度也增大。
发明内容
针对现有技术中存在的问题，本发明提供一种数据读取速度快，工作电流小及器件数少的RRAM灵敏放大器。
本发明是通过以下技术方案来实现：
一种RRAM灵敏放大器，包括，用于将存储单元中可变电阻的状态转化成相应电压信号Vmat的存储支路；用于将参考电流转换成相应参考电压Vref的参考支路；用于将电压信号Vmat和参考电压Vref进行比较，输出可变电阻低或高阻态对应的标准逻辑高或低电平的比较输出电路；以及用于在预充电阶段连通存储支路和参考支路的预充电增强电路。
优选的，预充电增强电路由一个NMOS管或者传输门组成，栅极连接高电平有效的预充电增强电路使能信号ENH_PREQ，漏极和源极分别连接存储支路全局位线BL_MG和参考支路局部位线BL_RL，或是连接参考支路全局位线BL_RG和存储支路局部位线BL_ML。
优选的，存储支路包括1T1R存储单元、读使能开关、电流电压转换管及由放大器和钳位管组成的电阻电流转换电路；1T1R存储单元一端接位线BL，另一端接地，1T1R存储单元中的MOS开关管的栅极接字线WL；读使能开关由NMOS管组成，接在存储支路全局位线BL_MG和存储支路局部位线BL_ML之间，栅极受读使能信号EN_READ控制；电阻电流转换电路中放大器的正向输入端接钳位参考电压Vclamp，反向输入端接存储支路局部位线BL_ML，输出端Vlimit_mat接在钳位管的栅极，钳位管的源极和漏极分别接存储支路局部位线BL_ML和电压信号Vmat；电流电压转换管由二极管连接的PMOS管组成，栅极和漏极均接电压信号Vmat，源极接电源VDD。
进一步，参考支路包括参考电流源、读使能开关、参考钳位管及电流电压转换管；参考电流源一端接参考支路全局位线BL_RG，另一端接地；读使能开关源极和漏极分别接参考支路全局位线BL_RG和参考支路局部位线 BL_RL，栅极受读使能信号EN_READ控制；参考钳位管的源极和漏极分别接参考支路局部位线BL_RL和参考电压Vref，栅极受放大器的输出端Vlimit_mat控制；电流电压转换管由二极管连接的PMOS管组成，栅极和漏极均接参考电压Vref，源极接电源VDD。
优选的，比较输出电路由比较器和与门组成；比较器的正向输入端接参考电压Vref，反向输入端接电压信号Vmat，输出信号DQ_COMP和使能信号EN_DQ分别接入到与门的两个输入端接，输出信号DQ。
与现有技术相比，本发明具有以下有益的技术效果：
本发明能够成功实现对RRAM存储单元中可变电阻状态读取功能；通过预充电增强功能，缩短预充电阶段的时间，从而缩短整个数据读取周期，加快数据读取速度，进而提高了存储器的数据吞吐量。从仿真验证的结果看，本发明方案数据读取周期比传统方案的数据读取周期(例如100nS)缩短10nS～15nS。
进一步的，在保证功能性能不变的情况下，比现有技术中的方案减少了一个运放，其版图面积也会减小；特别针对多字节(例如16Bytes)操作的存储器(包含18*8＝128个灵敏放大器)，需要的芯片面积缩小，芯片成本降低。同时还大大降低了工作电流，假设每个放大器和比较器的工作电流为50uA，其他电路的工作电流为20uA，则一个灵敏放大器的工作电流约为120uA；对多字节(如16Bytes)操作的存储器而言，其功耗将会减小，即为128*120uA＝15.4mA；同时，存储器的电源和地的版图布线宽度及设计难度在一定程度上得以降低减小。
更进一步的，在参考支路中不设置运放，只在存储支路设置一个运放，则由放大器和钳位管组成了一个反馈环路，同时钳位住存储支路和参考支路的全局及局部位线；对于仅含一个反馈环路的系统，系统不稳定性减小，更 易于设计实现。
附图说明
图1为传统灵敏放大器的原理图。
图2为传统灵敏放大器工作波形图。
图3为本发明灵敏放大器的原理图。
图4为本发明灵敏放大器的工作波形图。
图5a为放大器具体实例电路图。
图5b为比较器具体实例电路图。
图中：存储支路11，参考支路12，比较输出电路13，预充电增强电路14，1T1R存储单元111，读使能开关112，放大器113，钳位管114，电流电压转换管115，参考电流源121，参考支路读使能开关122，参考支路钳位管124，参考支路电流电压转换管125，比较器131，与门132。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
如图3所示为本发明一种RRAM灵敏放大器，如图3所示，其包括存储支路11、参考支路12、比较输出电路13和预充电增强电路14四部分。存储支路11的功能是将存储单元中可变电阻的状态(高阻态或低阻态)转化成相应电压信号Vmat；参考支路12的功能是将参考电流转换成相应的参考电压Vref；比较输出电路13的功能是将Vmat和Vref进行比较，输出可变电阻低、高阻态对应的标准逻辑高、低电平；预充电增强电路14的功能是在预充电阶段连通存储支路11和参考支路同时对存储支路全局位线BL_MG充电，缩短预充电时间。
其中：EN_READ为灵敏放大器读使能信号，高电平有效；ENH_PREQ是灵敏放大器预充电增强电路的使能信号，高电平有效；Vclamp提供一个 参考电压，通过运放将存储支路全局位线BL_MG、存储支路局部位线BL_ML、参考支路全局位线BL_RG、参考支路局部位线BL_RL钳位在Vclamp(例如0.2V)上；Vbl和Vbl_ref是存储支路11和参考支路12局部位线上的电压；Vmat和Vref为存储支路11和参考支路12的输出电压；EN_COMP为比较器使能信号，高电平有效；EN_DQ为有效数据输出使能信号，高电平有效；DQ为最终输出的有效数据。
存储支路11由1T1R存储单元111、读使能开关112、电阻电流转换电路(由放大器113和钳位管114组成)及电流电压转换管115组成。其中：1T1R存储单元111一端接BL_MG，另一端接地，1T1R存储单元111中的MOS开关管的栅极接字线WL；读使能开关112由NMOS管实现，接在BL_MG和BL_ML之间，栅极受EN_READ控制；电阻电流转换电路中放大器113的正向输入端接Vclamp,反向输入端接BL_ML，输出端Vlimit_mat接在钳位管114的栅极，钳位管114的源极和漏极分别接BL_ML和Vmat，则放大器113和钳位管114组成了一个反馈环路；电流电压转换管115由二极管连接的PMOS管实现，栅极和漏极均接Vmat,源极接电源VDD。本优选实例中，放大器113的具体电路如图5a所示。
参考支路12由参考电流源121、读使能开关122、参考钳位管124及电流电压转换管125组成。其中：参考电流源121一端接BL_RG，另一端接地；读使能开关122源极和漏极分别接BL_RG和BL_RL，栅极受EN_READ控制；参考钳位管124的源极和漏极分别接BL_RL和Vref，栅极受放大器113的输出端Vlimit_mat控制。电流电压转换管125由二极管连接的PMOS管实现，栅极和漏极均接Vref,源极接电源VDD。
比较输出电路13由比较器131和与门132组成。其中：比较器131的正向输入端接Vref，反向输入端接Vmat，输出信号DQ_COMP,且比较器使能受EN_COMP控制；与门132一个输入端接DQ_COMP，另一个输入端 接EN_DQ,输出信号DQ。本优选实例中比较器的具体电路如图5b所示。
预充电增强电路14由一个NMOS管或者传输门实现，栅极受ENH_PREQ控制，漏极接BL_RG或BL_RL，源极接BL_MG或BL_ML(此种接法也可以：源极接BL_RG或BL_RL，漏极接BL_MG或BL_ML)。
本发明所述的RRAM灵敏放大器工作时，其原理如图4中的工作波形图所示，并结合图3，对比图1和图2；各阶段工作如下。
(1)预充电阶段(t0～t3)：当读使能信号EN_READ变高后，灵敏放大器首先进入预充电阶段。同时，ENH_PREQ也变高，预充电增强电路14打开，使得存储支路和参考支路连通，同时对寄生电阻电容大的位线BL充电；Vmat和Vref快速达到共模电压(t0～t1)后，ENH_PREQ变低(t2)，预充电增强电路14关断，预充电增强功能结束。随后，Vmat和Vref也快速到达各自的稳定电压(t2～t3)。
此时，存储支路中放大器113和钳位管114组成的反馈环路将位线BL_MG、BL_ML钳位到Vclamp，流过电流电压转换管115的电流为Vclamp/Rcell；参考支路中电流电压转换管125的电流为Iref_read。
由此可得到，可变电阻的比较阈值为：Rth＝Vclamp/Iref_read。当Rcell大于Rth，Vmat大于Vref；当Rcell小于Rth，Vmat小于Vref。
(2)比较阶段(t3～t4):Vmat和Vref都稳定到其目标值后，比较器使能信号EN_COMP变高，输出比较结果信号DQ_COMP。
(3)数据输出阶段(t4～t5)：由于比较器需要一定的建立时间才能输出稳定的比较结果信号DQ_COMP，所以EN_DQ在EN_COMP延迟一段时间后变高，输出真正有效的数据信号DQ，直到t5时刻，整个读取周期结束，即EN_READ变低。

Claims (3)

1.一种RRAM灵敏放大器，其特征在于，包括，
用于将存储单元中可变电阻的状态转化成相应电压信号Vmat的存储支路(11)；
用于将参考电流转换成相应参考电压Vref的参考支路(12)；
用于将电压信号Vmat和参考电压Vref进行比较，输出可变电阻低或高阻态对应的标准逻辑高或低电平的比较输出电路(13)；
以及用于在预充电阶段连通存储支路(11)和参考支路(12)的预充电增强电路(14)；
所述的预充电增强电路(14)由一个NMOS管或者传输门组成，栅极连接高电平有效的预充电增强电路使能信号ENH_PREQ，漏极和源极分别连接存储支路全局位线BL_MG和参考支路局部位线BL_RL，或是连接参考支路全局位线BL_RG和存储支路局部位线BL_ML；
所述的存储支路(11)包括1T1R存储单元(111)、读使能开关(112)、电流电压转换管(115)及由放大器(113)和钳位管(114)组成的电阻电流转换电路；1T1R存储单元(111)一端接位线BL，另一端接地，1T1R存储单元(111)中的MOS开关管的栅极接字线WL；读使能开关(112)由NMOS管组成，接在存储支路全局位线BL_MG和存储支路局部位线BL_ML之间，栅极受读使能信号EN_READ控制；电阻电流转换电路中放大器(113)的正向输入端接钳位参考电压Vclamp，反向输入端接存储支路局部位线BL_ML，输出端Vlimit_mat接在钳位管(114)的栅极，钳位管(114)的源极和漏极分别接存储支路局部位线BL_ML和电压信号Vmat；电流电压转换管(115)由二极管连接的PMOS管组成，栅极和漏极均接电压信号Vmat，源极接电源VDD。
2.根据权利要求1所述的一种RRAM灵敏放大器，其特征在于，所述的参考支路(12)包括参考电流源(121)、读使能开关(122)、参考钳位管(124)及电流电压转换管(125)；参考电流源(121)一端接参考支路全局位线BL_RG，另一端接地；读使能开关(122)源极和漏极分别接参考支路全局位线BL_RG和参考支路局部位线BL_RL，栅极受读使能信号EN_READ控制；参考钳位管(124)的源极和漏极分别接参考支路局部位线BL_RL和参考电压Vref，栅极受放大器(113)的输出端Vlimit_mat控制；电流电压转换管(125)由二极管连接的PMOS管组成，栅极和漏极均接参考电压Vref，源极接电源VDD。
3.根据权利要求1所述的一种RRAM灵敏放大器，其特征在于，所述的比较输出电路(13)由比较器(131)和与门(132)组成；比较器(131)的正向输入端接参考电压Vref，反向输入端接电压信号Vmat，输出信号DQ_COMP和使能信号EN_DQ分别接入到与门(132)的两个输入端，输出信号DQ。
CN201510152648.5A 2015-04-01 2015-04-01 一种rram灵敏放大器 Active CN104778963B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510152648.5A CN104778963B (zh) 2015-04-01 2015-04-01 一种rram灵敏放大器
PCT/CN2016/075975 WO2016155476A1 (zh) 2015-04-01 2016-03-09 灵敏放大器以及包括其的阻变式随机存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510152648.5A CN104778963B (zh) 2015-04-01 2015-04-01 一种rram灵敏放大器

Publications (2)

Publication Number Publication Date
CN104778963A CN104778963A (zh) 2015-07-15
CN104778963B true CN104778963B (zh) 2017-04-12

Family

ID=53620390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510152648.5A Active CN104778963B (zh) 2015-04-01 2015-04-01 一种rram灵敏放大器

Country Status (2)

Country Link
CN (1) CN104778963B (zh)
WO (1) WO2016155476A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104778963B (zh) * 2015-04-01 2017-04-12 山东华芯半导体有限公司 一种rram灵敏放大器
CN107464580B (zh) * 2016-06-03 2020-06-05 中芯国际集成电路制造(上海)有限公司 高速预充电敏感放大器电路、快速读取电路及电子装置
CN106601278B (zh) * 2016-12-19 2019-11-19 佛山中科芯蔚科技有限公司 一种灵敏放大器
CN107195323A (zh) * 2017-07-13 2017-09-22 高科创芯(北京)科技有限公司 基于忆阻器的双差分负反馈数据读取电路及其方法
CN111653299B (zh) * 2020-04-27 2022-07-01 中国科学院微电子研究所 灵敏放大器以及存储器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102013271A (zh) * 2009-09-08 2011-04-13 中国科学院上海微系统与信息技术研究所 一种相变存储器快速读取装置及方法
CN102820055A (zh) * 2011-06-07 2012-12-12 中国科学院上海微系统与信息技术研究所 相变存储器的数据读出电路
CN103325414A (zh) * 2013-05-21 2013-09-25 清华大学 一种rram存储器读电路
CN103839585A (zh) * 2014-03-03 2014-06-04 山东华芯半导体有限公司 一种具有读取自参考功能的 2-1t1r rram 存储单元
JP2014154189A (ja) * 2013-02-11 2014-08-25 Kobe Univ 抵抗変化型メモリカウンタベース読み出し回路
CN104347113A (zh) * 2014-11-21 2015-02-11 中国科学院上海微系统与信息技术研究所 一种相变存储器的读出电路及读出方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20030075A1 (it) * 2003-01-20 2004-07-21 Simicroelectronics S R L Amplificatore di rilevamneto parallelo con specchiamento della corrente da misurare su ogni ramo di riferimento.
GB2405701A (en) * 2003-09-03 2005-03-09 Seiko Epson Corp Differential current sensing circuit
US7936590B2 (en) * 2008-12-08 2011-05-03 Qualcomm Incorporated Digitally-controllable delay for sense amplifier
CN104134460B (zh) * 2014-07-17 2017-12-26 北京航空航天大学 一种基于动态参考的非挥发存储器读取电路
CN204680377U (zh) * 2015-04-01 2015-09-30 山东华芯半导体有限公司 一种rram灵敏放大器
CN104778963B (zh) * 2015-04-01 2017-04-12 山东华芯半导体有限公司 一种rram灵敏放大器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102013271A (zh) * 2009-09-08 2011-04-13 中国科学院上海微系统与信息技术研究所 一种相变存储器快速读取装置及方法
CN102820055A (zh) * 2011-06-07 2012-12-12 中国科学院上海微系统与信息技术研究所 相变存储器的数据读出电路
JP2014154189A (ja) * 2013-02-11 2014-08-25 Kobe Univ 抵抗変化型メモリカウンタベース読み出し回路
CN103325414A (zh) * 2013-05-21 2013-09-25 清华大学 一种rram存储器读电路
CN103839585A (zh) * 2014-03-03 2014-06-04 山东华芯半导体有限公司 一种具有读取自参考功能的 2-1t1r rram 存储单元
CN104347113A (zh) * 2014-11-21 2015-02-11 中国科学院上海微系统与信息技术研究所 一种相变存储器的读出电路及读出方法

Also Published As

Publication number Publication date
CN104778963A (zh) 2015-07-15
WO2016155476A1 (zh) 2016-10-06

Similar Documents

Publication Publication Date Title
CN104778963B (zh) 一种rram灵敏放大器
Chou et al. An N40 256K× 44 embedded RRAM macro with SL-precharge SA and low-voltage current limiter to improve read and write performance
US11430511B2 (en) Comparing input data to stored data
US11164635B2 (en) Operations on memory cells
EP1642298B1 (en) Method for reducing power consumption when sensing a resistive memory
CN104835519B (zh) 存储器电路及相关方法
CN103050148B (zh) 阻变存储装置、布局结构及其感测电路
US20150187414A1 (en) Dynamic sense circuitry
US20110058405A1 (en) Memory Cell With Proportional Current Self-Reference Sensing
CN104134460B (zh) 一种基于动态参考的非挥发存储器读取电路
CN104821179B (zh) 记忆体驱动电路
US8582347B2 (en) Floating source line architecture for non-volatile memory
US8867260B2 (en) Reading circuit for a resistive memory cell
CN104036824A (zh) 半导体装置和信息读取方法
TW201743334A (zh) 電阻式記憶體的讀寫控制裝置
CN104332171B (zh) 基于二极管选择的存储器的快速读取方法
CN108630270A (zh) 非易失性半导体存储装置
CN101763887B (zh) 一种存储器单元读取装置及读取方法
CN100590735C (zh) 应用于存储器的多稳态读出放大器
CN103811059A (zh) 一种非挥发存储器参考校准电路与方法
CN204680377U (zh) 一种rram灵敏放大器
CN101178927B (zh) 应用于存储器的多稳态感测放大器
CN105006244B (zh) 一种信号放大器、磁存储器的读取电路及其操作方法
CN102169720A (zh) 一种消除过写、误写现象的电阻随机存储器
CN104134461A (zh) 一种混合存储单元的读取电路结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170424

Address after: 710075 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Patentee after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd.

Address before: Xinluo Avenue high tech Zone of Ji'nan City, Shandong province 250101 No. 1768 Qilu Software Park building B block two layer

Patentee before: Shandong Sinochip Semiconductors Co., Ltd.

TR01 Transfer of patent right