CN100590735C - 应用于存储器的多稳态读出放大器 - Google Patents

应用于存储器的多稳态读出放大器 Download PDF

Info

Publication number
CN100590735C
CN100590735C CN200610121574A CN200610121574A CN100590735C CN 100590735 C CN100590735 C CN 100590735C CN 200610121574 A CN200610121574 A CN 200610121574A CN 200610121574 A CN200610121574 A CN 200610121574A CN 100590735 C CN100590735 C CN 100590735C
Authority
CN
China
Prior art keywords
coupled
storage unit
memory cell
current
multistable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200610121574A
Other languages
English (en)
Other versions
CN101131865A (zh
Inventor
王敏全
林志升
张嘉伯
苏耿立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Priority to CN200610121574A priority Critical patent/CN100590735C/zh
Publication of CN101131865A publication Critical patent/CN101131865A/zh
Application granted granted Critical
Publication of CN100590735C publication Critical patent/CN100590735C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Static Random-Access Memory (AREA)

Abstract

本发明提供一种应用于存储器的多稳态读出放大器，耦接至至少一存储单元以及多个参考单元，其中该存储单元的阻值为可变。该多稳态读出放大器包括：第一电流镜像电路，耦接至该存储单元的输出端，用以产生大小为通过该存储单元的第一存储单元电流的两倍的第二存储单元电流；第二电流镜像电路，耦接至该多个参考单元的输出端，用以分别产生大小等于通过该多个参考单元的多个第一参考电流的多个第二参考电流；以及负载电路，耦接至该第一电流镜像电路与该第二电流镜像电路，用以分别提供该第二存储单元电流与该多个第二参考电流的相等负载，而分别产生与该第二存储单元电流以及该多个第二参考电流的大小成比例的存储单元电位以及多个参考电位。

Description

应用于存储器的多稳态读出放大器
技术领域
本发明有关于存储器，特别是有关于由可变阻值的存储单元组成的存储器。
背景技术
磁阻性随机存取存储器(Magnetic Random Access Memory，MRAM)为一种非易失性(non-volatile)存储器。不同于传统的存储器组件中以电流或电荷方式存储数据，磁阻性随机存取存储器通过磁性存储单元存储数据。由于磁阻性随机存取存储器具有高密集度(high density)及高读写速度的优点，磁阻性随机存取存储器即将成为市场未来主流的技术。
图1为公知技术的磁阻性随机存取存储器的存储单元100的电路图。存储单元100包含一晶体管102，以及两个磁隧道结型(Magnetic TunnelJunction，MTJ)组件104及106。磁隧道结型组件104及106的一端耦接至位线(Read Bit Line，RBL)，另一端耦接至一节点108。该多个磁隧道结型组件一般包括两铁磁性层(ferromagnetic layer)及穿插其间的一绝缘层(insulating layer)。由于外加磁场可改变两铁磁性层的极性(polarity)，进而改变磁隧道结型组件的电阻值，因此每一磁隧道结型组件可各自变化为两种不同阻值。
晶体管102耦接于节点108与地电压之间，其栅极耦接至一字线(WordLine，WL)。当高电压施加于字线WL时，晶体管102导通，将两磁隧道结型组件104及106并联于位线RBL与地电压之间，因此位线RBL上的电流会依据两磁隧道结型组件104及106的阻值大小而改变，进而读取存储单元100所存储的数据。由于两个磁隧道结型组件的尺寸不同，两者能变化的阻值亦不相同。假设磁隧道结型组件104的阻值可变化为R1max与R1min，而磁隧道结型组件106的阻值可变化为R2max与R2min，则存储单元100的电阻性存储器可以包含R1max//R2max、R1max//R2min、R1min//R2max、R1min//R2min等四种状态。因此存储单元100为一四稳态存储单元，可以存储2位的数据。图2为四稳态存储单元100的总与存储数据的对应表200，其中可见存储单元100共可存储两位的数据，其四种稳态分别对应于00、01、10、11的数据状态。
由于一磁阻性随机存取存储器包含多个存储单元100，必须通过一输出级电路耦接至位线，以检测存储单元100所存储的数据状态。而输出级电路的设计，严重影响数据的读取时间(access time)，进而影响磁阻性随机存取存储器的效能。因此，必须为磁阻性随机存取存储器提供一输出电路，以减少自存储单元读取数据的时间。此时若能于输出级电路中加入多稳态读出放大器，便能有效的缩短读取时间，进而增进磁阻性随机存取存储器的效能。
传统的多稳态读出放大器应用于存储器时，会因为存储器上它有许多的位线及字符写入线，所以会有寄生电容，当存储单元瞬间被打开时，因为根据电荷守衡定律Q＝C*V＝I*t，所以当存储单元瞬间被打开时，因为电流无法实时的对电容充电时，这样将会影响我们读取的时间。
本发明欲提出一应用方法，以解决上述问题。此新型四稳态读出放大器读取结构，差异在于我们在参考单元的输出端(VO1、VO2、VO3)有各自独立的单一路径，减少每一条路径的负载，在加上利用电流放大以及电流相减方式，使得每一条路径上的电流值差异变大，增加了读出放大器的判读范围，读出放大器就不会不够灵敏而容易受到噪声的干扰，也能够缩减读取时间。
发明内容
有鉴于此，本发明提供一种应用于存储器的多稳态读出放大器(multiplestate sense amplifier)，耦接至至少一存储单元(memory cell)以及多个参考单元(reference cell)，其中该存储单元的阻值为可变。该多稳态读出放大器包括：第一电流镜像电路，耦接至该存储单元的输出端，用以依据通过该存储单元的第一存储单元电流，而于第一节点产生大小为该第一存储单元电流的两倍的第二存储单元电流；第二电流镜像电路，耦接至该多个参考单元的输出端，用以依据通过该多个参考单元的多个第一参考电流，而分别于多个第二节点产生大小等于该多个第一参考电流的多个第二参考电流；以及负载电路，耦接至该第一节点与该多个第二节点，用以分别提供该第二存储单元电流与该多个第二参考电流的相等负载，而分别于该第一节点与该多个第二节点产生与该第二存储单元电流以及该多个第二参考电流的大小成比例的存储单元电位以及多个参考电位。
本发明还提供一种应用于存储器的多稳态读出放大器，耦接至至少一存储单元以及多个参考单元，其中该存储单元的阻值为可变。该多稳态读出放大器包括：第一电流镜像电路，耦接至该存储单元的输出端，用以依据通过该存储单元的第一存储单元电流，而分别于至少一第一节点与一第三节点产生大小等于该第一存储单元电流的至少一第二存储单元电流与一第三存储单元电流；第二电流镜像电路，耦接至该多个参考单元的输出端，用以依据通过该多个参考单元的多个第一参考电流，而于多个第二节点分别产生大小等于该多个第一参考电流的多个第二参考电流；第三电流镜像电路，耦接至该第三节点与该多个第二节点，用以自该多个第二节点分别汲取大小等于该第三存储单元电流的多个第四存储单元电流，以形成分别通过该多个第二节点的多个余数电流，其中该多个余数电流的大小分别为该多个第二参考电流减去该多个第四存储单元电流；以及负载电路，耦接至该第一节点与该多个第二节点，用以分别提供该第二存储单元电流与该多个余数电流的相等负载，而分别于该第一节点与该多个第二节点产生与该第二存储单元电流以及该多个余数电流的大小成比例的至少一存储单元电位以及多个参考电位。
为了让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举数较佳实施例，并配合附图，详细说明如下：
附图说明
图1为公知技术的磁阻性随机存取存储器的存储单元的电路图；
图2为四稳态存储单元的电阻性存储器与存储数据的对应表；
图3为根据本发明的磁阻性随机存取存储器的部分电路图；
图4为图3的磁阻性随机存取存储器所包含的比较器与编码器；
图5为图3的读出放大器所输出的存储单元电位与参考电位对时间的变化图；
图6为根据本发明的另一磁阻性随机存取存储器的部分电路图；
图7为图6的读出放大器所输出的存储单元电位与参考电位对时间的变化图；
图8为根据本发明的又另一磁阻性随机存取存储器的部分电路图；
图9为图8的磁阻性随机存取存储器所包含的比较器与编码器。
主要组件符号说明
(图1)
100-存储单元；
102-晶体管；
104、106-磁隧道结型(MTJ)组件；
108-节点；
BL-位线；
WL-字线；
(图3)
300-磁阻性随机存取存储器；
302-四稳态读出放大器；
304-四稳态存储单元；
306、308、310-参考单元；
312-第一电流镜像电路；
314-第二电流镜像电路；
316-负载电路；
320-源极跟随器；
322-源极跟随电路；
332、334、342、344、346、352、354、356-PMOS晶体管；
362、364、366、368-负载组件；
372、373、374、375、376、377、378、379-NMOS晶体管；
382、384、386、388、391、392、393、394、395、396-电阻性存储器；
333-第一节点；
335、337、339-第二节点；
Vcc-电压源；
Vc-限制电压；
RWLEN-读取字线启用信号；
Vcell-存储单元电位；
VR1、VR2、VR3-参考电位；
Icell-第一存储单元电流；
2Icell’-第二存储单元电流；
IR1、IR2、IR3第一参考电流；
IR1’、IR2’、IR3’-第二参考电流；
WL11、WL10、WL01、WL00、WL0、WL1-字线；
(图4)
402、404、406-比较器；
408-编码器；
Vcell-存储单元电位；
VR1、VR2、VR3-参考电位；
D0、D1-数据位；
(图6)
600-磁阻性随机存取存储器；
602-四稳态读出放大器；
604-四稳态存储单元；
606、608、610-参考单元；
612-第一电流镜像电路；
614-第二电流镜像电路；
616-负载电路；
618-第三电流镜像电路；
620-源极跟随器；
622-源极跟随电路；
632、634、636、642、644、646、652、654、656-PMOS晶体管；
662、664、666、668-负载组件；
623、624、625、626、672、673、674、675、676、677、678、679-NMOS晶体管；
682、684、686、688、691、692、693、694、695、696-电阻性存储器；
633-第一节点；
635、637、639-第二节点；
631-第三节点；
Vcc-电压源；
Vc-限制电压；
RWLEN-读取字线启用信号；
Vcell-存储单元电位；
VR1、VR2、VR3-参考电位；
Icell-第一存储单元电流；
Icell’-第二存储单元电流；
Icell*-第三存储单元电流；
IR1、IR2、IR3-第一参考电流；
IR1’、IR2’、IR3’-第二参考电流；
IR1’-Icell”、IR2’-Icell”、IR3’-Icell”-余数电流；
WL11、WL10、WL01、WL00、WL0、WL1-字线；
(图8)
800-磁阻性随机存取存储器；
802-四稳态读出放大器；
804-四稳态存储单元；
806、808、810-参考单元；
812-第一电流镜像电路；
814-第二电流镜像电路；
816-负载电路；
818-第三电流镜像电路；
820-源极跟随器；
822-源极跟随电路；
832、834、836、837、838、842、844、846、852、854、856-PMOS晶体管；
862、863、864、865、866、868-负载组件；
823、824、825、826、872、873、874、875、876、877、878、879-NMOS晶体管；
882、884、886、888、891、892、893、894、895、896-电阻性存储器；
833a、833b、833c-第一节点；
835、837、839-第二节点；
831-第三节点；
Vcc-电压源；
Vc-限制电压；
RWLEN-读取字线启用信号；
Vcell1、Vcell2、Vcell3-存储单元电位；
VR1、VR2、VR3-参考电位；
Icell-第一存储单元电流；
Icell’-第二存储单元电流；
Icell*-第三存储单元电流；
IR1、IR2、IR3-第一参考电流；
IR1’、IR2’、IR3’-第二参考电流；
IR1’-Icell”、IR2’-Icell”、IR3’-Icell”-余数电流；
WL11、WL10、WL01、WL00、WL0、WL1-字线；
(图9)
902、904、906-比较器；
908-编码器；
Vcell1、Vcell2、Vcell3-存储单元电位；
VR1、VR2、VR3-参考电位；
D0、D1-数据位
具体实施方式
图3为根据本发明的磁阻性随机存取存储器300的部分电路图。磁阻性随机存取存储器300包括一四稳态读出放大器(four state senseamplifier)302，至少一四稳态存储单元(four state memory cell)304，参考单元(reference cell)306、308、310，源极跟随器320，以及源极跟随电路322。存储器300可包含多个存储单元304，其中每一存储单元304的结构类似于图1的存储单元100，该多个存储单元304耦接于一位线与一地电压之间，而该位线经由源极跟随器320耦接至读出放大器302。当其中一存储单元304经由一字线被选取时，该被选取的存储单元304的晶体管102导通，而使被选取存储单元的磁隧道结型组件106与104耦接于读出放大器302与地电压之间，因此读出放大器302可检测被选取存储单元的总电阻值，进而读取存储单元存储的数据。
为了简化，图3中仅显示该被选取的存储单元304。由于存储单元304的阻值为可变并有四种稳定阻值状态，图3中以一电阻串联一晶体管的方式表示该四种稳定阻值状态其中之一，而电阻性存储器382、384、386、388的值分别对应于R1max//R2max、R1max//R2min、R1min//R2max、R1min//R2min等四种阻值。电阻性存储器382、384、386、388所串联的晶体管的栅极分别耦接至字线WL11、10、01、00，当其中之一字线被选定时，对应的晶体管导通，而使电阻性存储器382、384、386、388其中之一耦接于地电压与位线之间。举例来说，当WL10被选取时，晶体管373导通，而使电阻性存储器384耦接于地电位与位线之间。此时表示被选取的存储单元304的总电阻值为R1max//R2min的状态。必须说明的是，此种简化的电路配置仅为提供说明之用，真正的存储单元304的结构如图1的存储单元100所示。
参考单元306、308、310各自包含不同的阻值，该多个电阻性存储器阻值可供与存储单元304的阻值进行比较，而得到存储单元304所存储的数据。每一参考单元包含两电阻性存储器，该两电阻性存储器分别对应于存储单元304的四种稳定阻值的其中之一。举例来说，参考单元306可包含阻值为R1min//R2min的电阻性存储器391，以及阻值为R1min//R2max的电阻性存储器392；参考单元308可包含阻值为R1min//R2max的电阻性存储器393，以及阻值为R1max//R2min的电阻性存储器394；而参考单元310可包含阻值为R1max//R2min的电阻性存储器395，以及阻值为R1max//R2max的电阻性存储器396。由于存储单元304有四种(22种)阻值状态，因此参考单元的数目共有三个(22-1＝3)。当字线WL11、10、01、00其中之一被选取时，耦接至参考单元的字线WL0与WL1亦同时被选取，而使各参考单元所包含的两电阻性存储器并联于读出放大器302与地电位之间。
于读出放大器302与存储单元304输出端的位线之间耦接一晶体管373与一源极跟随器(source follower)320。源极跟随器320包括一NMOS晶体管372，其栅极耦接至一限制电压VC，其源极经由晶体管373耦接至存储单元304的输出端，其中限制电压VC约为0.7V。由于NMOS晶体管372的源极电压受栅极电压VC大小所控制，因此可将存储单元304输出端的电压限定至约0.3V。晶体管373的栅极接收一读取字线启用信号RWLEN，该读取字线启用信号RWLEN可导通该晶体管373，以将存储单元304与读出放大器302相耦接。此时由于跨越过存储单元304的电位差保持一固定值(约0.3V)，因而存储单元304输出端的位在线的存储单元电流Icell大小可依据存储单元304的电阻性存储器而决定。
同样地，于读出放大器302与参考单元306、308、310之间亦耦接一源极跟随电路(source follower circuit)322与晶体管375、377、379。源极跟随电路322包括NMOS晶体管374、376、378，其栅极皆耦接至限制电压VC；由于NMOS晶体管374、376、378的源极电压受栅极电压VC大小所控制，因此可将参考单元306、308、310输出端的电压限定至约0.3V。晶体管375、377、379则接收该读取字线启用信号RWLEN以控制其导通状态，以分别将参考单元306、308、310耦接至读出放大器302。此时由于跨越过该多个参考单元的电位差与跨越过存储单元304的电位差保持相同(约0.3V)，因而参考单元306、308、310输出端的参考电流IR1、IR2、IR3的大小可依据各参考单元的电阻性存储器而决定。
读出放大器302为四稳态读出放大器，其依据存储单元304的阻值与参考单元306、308、310的阻值，而产生存储单元电位Vcell及多个参考电位VR1、VR2、VR3。读出放大器302包括第一电流镜像电路312、第二电流镜像电路314、以及负载电路316。第一电流镜像电路312可接收存储单元304产生的第一存储单元电流Icell，并产生大小为该第一存储单元电流的两倍的第二存储单元电流2Icell’。第一电流镜像电路312包括PMOS晶体管332与334。PMOS晶体管332的源极耦接至电压源Vcc，其栅极与漏极经由源极跟随器320与存储单元304相耦接，以接收第一存储单元电流Icell。PMOS晶体管334的源极亦耦接至电压源Vcc，其栅极耦接至PMOS晶体管332的栅极，其漏极耦接至第一节点333。由于PMOS晶体管332、334的源极与栅极的电位相等，而PMOS晶体管334的宽度约为PMOS晶体管332的两倍，因此PMOS晶体管334的漏极产生的第二存储单元电流2Icell’大小约为PMOS晶体管332的漏极的第一存储单元电流Icell的两倍。
第二电流镜像电路314可接收参考单元306、308、310所产生的的第一参考电流IR1、IR2、IR3，并产生大小分别等于该多个第一参考电流的第二参考电流IR1’、IR2’、IR3’。第二电流镜像电路314包括PMOS晶体管342、344、346与352、354、356，其中PMOS晶体管342与352、344与354、346与356分别为一对电流镜，分别用以产生第二参考电流IR1’、IR2’、IR3’。以PMOS晶体管342与352组成的电流镜为例，PMOS晶体管342与352的源极皆耦接至电压源Vcc，其栅极相耦接，PMOS晶体管342的漏极耦接至第二节点335，而PMOS晶体管352的漏极通过源极跟随电路322耦接至参考单元306的输出端，用以接收第一参考电流IR1。由于PMOS晶体管342与352的源极与栅极的电位相等，因此PMOS晶体管342的漏极产生的第二参考电流IR1’大小约等于PMOS晶体管352的漏极的第一参考单元电流IR1。同理，PMOS晶体管344与346的漏极于第二节点337、339产生的第二参考电流IR2’与IR3’，其大小亦约等于PMOS晶体管354与356的漏极的第一参考单元电流IR2与IR3。
负载电路316可分别提供第二存储单元电流2Icell’与该多个第二参考电流IR1’、IR2’、IR3’的相等负载，而分别于第一节点333及该多个第二节点335、337、339产生与该第二存储单元电流以及该多个第二参考电流的大小成比例的存储单元电位Vcell以及参考电位VR1、VR2、VR3。由于负载电路316包括电阻性存储器值相等的负载组件362、264、366、368分别耦接于第一节点333、第二节点335、337、339与地电位之间，因此存储单元电位Vcell以及参考电位VR1、VR2、VR3分别与第二存储单元电流2Icell’与该多个第二参考电流IR1’、IR2’、IR3’的大小成比例。
当读出放大器302产生存储单元电位Vcell与参考电位VR1、VR2、VR3后，该多个电位可以通过比较器与编码器的处理，而解译为存储单元304所存储的数据位。图4为根据本发明的磁阻性随机存取存储器300所包含的比较器402、404、406与编码器408。比较器402、404、406分别将存储单元电位Vcell与参考电位VR1、VR2、VR3相比较，而产生比较结果信号DOUT1、DOUT2、DOUT3。编码器(encoder)408则将该多个比较结果信号DOUT1、DOUT2、DOUT3解译为存储单元304的阻值所对应的2位数据D0与D1。
图5为读出放大器302所输出的存储单元电位Vcell与参考电位VR1、VR2、VR3对时间的变化图500。于时段502、504、506、508中，WL00、WL01、WL10、WL11分别被启用，因此存储单元304的电阻值分别为电阻性存储器382、384、386与388的阻值。由图5中可见于时段502、504、506、508中，存储单元电位Vcell与参考电位VR1、VR2、VR3的大小各具有特定的相对关系。由于存储单元电位Vcell以及参考电位VR1、VR2、VR3可反映存储单元304与参考单元306、308、310的相对电阻值，因此可通过比较器与编码器解译存储单元电位Vcell以及参考电位VR1、VR2、VR3的相对关系，以确定存储单元304的阻值状态，进而得到存储单元304存储的数据位。另外，由于磁阻性随机存取存储器300运用了读出放大器302于其输出电路，因此缩短了存储单元的读取时间。
图6为根据本发明的磁阻性随机存取存储器600的部分电路图。除了读出放大器602之外，磁阻性随机存取存储器600的模块均与图3所示的磁阻性随机存取存储器300相同，相同的模块以相对应的序号标记。磁阻性随机存取存储器600包括一四稳态读出放大器602，至少一四稳态存储单元604，以及参考单元606、608、610。读出放大器602依据存储单元604的阻值与参考单元606、608、610的阻值，而产生存储单元电位Vcell及多个参考电位VR1、VR2、VR3。磁阻性随机存取存储器600还包含图4所示的比较器402、404、406与编码器408。当读出放大器602产生存储单元电位Vcell与参考电位VR1、VR2、VR3后，该多个电位可以通过比较器402-406与编码器408的处理，而解译为存储单元604所存储的数据位D0与D1。
读出放大器602包括第一电流镜像电路612、第二电流镜像电路614、第三电流镜像电路618、以及负载电路616。除第一电流镜像电路612与第三电流镜像电路618外，读出放大器602的模块配置均与图3的读出放大器302相同。另外，流经负载电路616与负载电路316的电流亦不相同。首先，第一电流镜像电路612较第一电流镜像电路312增加了一PMOS晶体管636。PMOS晶体管634、636的源极均耦接至电压源Vcc，其栅极均耦接至PMOS晶体管632的栅极，其中PMOS晶体管634的漏极耦接至第一节点633，而PMOS晶体管636的漏极耦接至第三节点631。由于PMOS晶体管632、634的源极与栅极的电位相等，因此PMOS晶体管634的漏极产生的第二存储单元电流Icell’大小约等于PMOS晶体管632的漏极的第一存储单元电流Icell。同理，PMOS晶体管636的漏极产生的第三存储单元电流Icell*大小亦等于PMOS晶体管632的漏极的第一存储单元电流Icell。
第二电流镜像电路614的功能与配置均与第二电流镜像电路314相同。PMOS晶体管642与652、644与654、646与656分别为一对电流镜，依据通过参考单元606、608、610的第一参考电流IR1、IR2、IR3，而分别于第二节点635、637、639产生大小等于该多个第一参考电流的第二参考电流IR1’、IR2’、IR3’。第三电流镜像电路618包括NMOS晶体管623、624、625、626。NMOS晶体管623的源极接地，其栅极与漏极耦接至第三节点631，以接收第三存储单元电流Icell*。NMOS晶体管624、625、626的源极均接地，其栅极均耦接至NMOS晶体管623的栅极，其漏极分别耦接至第二节点635、637、639。由于NMOS晶体管623、624、625、626的源极与栅极的电位相等，因此NMOS晶体管624、625、626的漏极自第二节点635、637、639汲取的第四存储单元电流Icell”大小约等于NMOS晶体管623的漏极的第三存储单元电流Icell*，因此形成了分别通过第二节点635、637、639的余数电流IR1’-Icell”、IR2’-Icell”、IR3’-Icell”，其中该多个余数电流的大小分别为第二参考电流IR1’、IR2’、IR3’减去该多个第四存储单元电流Icell”。
负载电路616可分别提供第二存储单元电流Icell’与该多个余数电流IR1’-Icell”、IR2’-Icell”、IR3’-Icell”的相等负载，而分别于第一节点633及该多个第二节点635、637、639产生与该第二存储单元电流以及该多个余数电流的大小成比例的存储单元电位Vcell以及参考电位VR1、VR2、VR3。由于负载电路616包括电阻值相等的负载组件662、664、666、668分别耦接于第一节点633、第二节点635、637、639与地电位之间，因此存储单元电位Vcell以及参考电位VR1、VR2、VR3分别与第二存储单元电流Icell’与该多个余数电流IR1’-Icell”、IR2’-Iccll”、IR3’-Icell”的大小成比例。
图7为读出放大器602所输出的存储单元电位Vcell与参考电位VR1、VR2、VR3对时间的变化图700。于时段702、704、706、708中，WL00、WL01、WL10、WL11分别被启用，因此存储单元604的电阻值分别为电阻性存储器688、686、684与682的阻值。由图7中可见于时段702、704、706、708中，存储单元电位Vcell与参考电位VR1、VR2、VR3的大小各具有特定的相对关系，此一相对关系与图5所示情况不同。由于存储单元电位Vcell以及参考电位VR1、VR2、VR3可反映存储单元604与参考单元606、608、610的相对电阻性存储器值，因此可通过比较器与编码器解译存储单元电位Vcell以及参考电位VR1、VR2、VR3的相对关系，以确定存储单元604的阻值状态，进而得到存储单元604存储的数据位。另外，由于磁阻性随机存取存储器600运用了读出放大器602于其输出电路，因此缩短了存储单元的读取时间。
图8为根据本发明的磁阻性随机存取存储器800的部分电路图。除了读出放大器802之外，磁阻性随机存取存储器800的模块均与图6所示的磁阻性随机存取存储器600相同，相同的模块以相对应的序号标记。磁阻性随机存取存储器800包括一四稳态读出放大器802，至少一四稳态存储单元804，以及参考单元806、808、810。读出放大器802依据存储单元804的阻值与参考单元806、808、810的阻值，而产生存储单元电位Vcell及多个参考电位VR1、VR2、VR3。磁阻性随机存取存储器800还包含图9所示的比较器902、904、906与编码器908。当读出放大器802产生存储单元电位Vcell与参考电位VR1、VR2、VR3后，该多个电位可以通过比较器902-906与编码器908的处理，而解译为存储单元804所存储的数据位D0与D1。
读出放大器802包括第一电流镜像电路812、第二电流镜像电路814、第三电流镜像电路818、以及负载电路816。除第一电流镜像电路812以及负载电路816外，读出放大器802的模块配置均与图6的读出放大器602相同。第一电流镜像电路812除了接收第一存储单元电流Icell的PMOS晶体管832，以及产生大小等于第一存储单元电流的第三存储单元电流Icell*的PMOS晶体管836之外，尚包括三个PMOS晶体管834、837、838，分别用以产生一大小等于第一存储单元电流Icell的第二存储单元电流Icell’。这是由于PMOS晶体管834、837、838的源极均如同PMOS晶体管832的源极般耦接至电压源Vcc，其栅极均耦接至PMOS晶体管832的栅极；由于PMOS晶体管832与834、837、838的源极与栅极的电位相等，因此PMOS晶体管834、837、838的漏极产生的第二存储单元电流Icell’大小约等于PMOS晶体管832的漏极的第一存储单元电流Icell。其中PMOS晶体管834、837、838的漏极分别耦接至第一节点833a、833b、833c。
负载电路816较负载电路616增加了负载组件862、863、865，分别耦接于第二节点833a、833b、833c与地电位之间，因此可于第一节点833a、833b、833c依据第二存储单元电流Icell’的大小而分别产生存储单元电位Vcell1、Vcell2、Vcell3、其中Vcell1、Vcell2、Vcell3的大小相等。接着，比较器902、904、906分别将存储单元电位Vcell1、Vcell2、Vcell3与参考电位VR1、VR2、VR3相比较，而产生比较结果信号DOUT1、DOUT2、DOUT3。最后，编码器908则将该多个比较结果信号DOUT1、DOUT2、DOUT3解译为存储单元804的阻值所对应的2位数据D0与D1。由于磁阻性随机存取存储器800的读出放大器802产生了三个独立的存储单元电位Vcell1、Vcell2、Vcell3，以分别耦接于比较器902、904、906的输入端，因此读取时间较磁阻性随机存取存储器600更为缩短。
因此，本发明的读出放大器、参考单元、比较器、以及编码器可构成存储器的输出级电路。当选取存储单元后，存储器可经由读出放大器、比较器、以及编码器，而将存储单元所存储的阻值状态转变为该阻值状态对应的2位数据。该输出级电路并非仅能运用于磁阻性随机存取存储器，任何由可变阻值的存储单元所组成的存储器，例如相变存储器(Phase Change Memory，PCM)，接可运用本发明的输出级电路，以增进存储器的效能。此外，本发明的输出级电路不限于运用在四稳态的情形。当存储单元可存储N位的数据时，可运用具有2N个稳态的读出放大器、2N-1个参考单元及比较器，以实现与本实施例相同的功效。
本发明虽以优选实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的情况下，可进行更动与修改，因此本发明的保护范围以所提出的权利要求所限定的范围为准。

Claims (28)

1.一种应用于存储器的多稳态读出放大器，耦接至至少一存储单元以及多个参考单元，其中该存储单元的阻值为可变，该多稳态读出放大器包括：
第一电流镜像电路，耦接至该存储单元的输出端，用以依据通过该存储单元的第一存储单元电流，而于第一节点产生大小为该第一存储单元电流的两倍的第二存储单元电流，其中该第一存储单元电流由该存储单元的阻值所决定；
第二电流镜像电路，耦接至该多个参考单元的输出端，用以依据通过该多个参考单元的多个第一参考电流，而分别于多个第二节点产生大小等于该多个第一参考电流的多个第二参考电流，其中该多个第一参考电流分别由该多个参考单元的阻值所决定；以及
负载电路，耦接至该第一节点与该多个第二节点及一地电位，用以分别提供该第二存储单元电流与该多个第二参考电流的相等负载，而分别于该第一节点与该多个第二节点产生与该第二存储单元电流以及该多个第二参考电流的大小成比例的存储单元电位以及多个参考电位。
2.如权利要求1所述的应用于存储器的多稳态读出放大器，其中该第一电流镜像电路包括：
第一P型晶体管，其源极耦接至一电压源，其栅极与漏极耦接至该存储单元的输出端，用以接收该第一存储单元电流；以及
第二P型晶体管，其源极耦接至该电压源，其栅极耦接至该第一P型晶体管的栅极，其漏极耦接至该第一节点，用以产生该第二存储单元电流。
3.如权利要求1所述的应用于存储器的多稳态读出放大器，其中该第二电流镜像电路包括：
多个第三P型晶体管，其源极耦接至一电压源，其栅极与漏极耦接至该多个参考单元其中之一的输出端，用以接收该多个第一参考电流其中之一；以及
多个第四P型晶体管，其源极耦接至该电压源，其栅极耦接至该多个第三P型晶体管其中之一的栅极，其漏极分别耦接至该多个第二节点其中之一，用以产生该多个第二参考电流其中之一。
4.如权利要求1所述的应用于存储器的多稳态读出放大器，其中该负载电路包括：
第一负载组件，耦接于该第一节点与该地电位之间，用以接收该第二存储单元电流，以产生该存储单元电位；以及
多个的第二负载组件，分别耦接于该多个第二节点与该地电位之间，用以接收该多个第二参考电流，以分别产生该多个参考电位。
5.如权利要求1所述的应用于存储器的多稳态读出放大器，其中该第一电流镜像电路与该存储单元的输出端之间还耦接一源极跟随器，以产生该第一存储单元电流。
6.如权利要求5所述的应用于存储器的多稳态读出放大器，其中该第二电流镜像电路与该多个参考单元的输出端之间还耦接一源极跟随电路，以产生该多个第一参考电流。
7.如权利要求1所述的应用于存储器的多稳态读出放大器，其中该存储单元为具有2N种稳定阻值状态的磁阻性随机存取存储器单元，而该多个参考单元的数目为2N-1个且具有不同的阻值，其中N为该存储单元存储的位数。
8.如权利要求1所述的应用于存储器的多稳态读出放大器，其中该存储单元为具有2N种稳定阻值状态的电阻性存储器单元，其中N为该存储单元存储的位数。
9.如权利要求1所述的应用于存储器的多稳态读出放大器，其中每一该多个参考单元由两电阻性存储器相联于该参考单元的输出端与一地电位之间而形成，该两电阻性存储器分别对应于该存储单元的2N种稳定阻值的其中之一，其中N为该存储单元存储的位数。
10.如权利要求1所述的应用于存储器的多稳态读出放大器，其中该多稳态读出放大器还耦接至至少一比较器，该至少一比较器将该存储单元电位与该多个参考电位其中之一相比较，而产生至少一比较结果信号。
11.如权利要求10所述的应用于存储器的多稳态读出放大器，其中该至少一比较器还耦接至至少一编码器，该至少一编码器将该至少一比较结果信号解译为该存储单元所对应位的数据。
12.一种应用于存储器的多稳态读出放大器，耦接至至少一存储单元以及多个参考单元，其中该存储单元的阻值为可变，该多稳态读出放大器包括：
第一电流镜像电路，耦接至该存储单元的输出端，用以依据通过该存储单元的第一存储单元电流，而分别于一第一节点与一第三节点产生大小等于该第一存储单元电流的至少一第二存储单元电流与一第三存储单元电流，其中该第一存储单元电流由该存储单元的阻值所决定；
第二电流镜像电路，耦接至该多个参考单元的输出端，用以依据通过该多个参考单元的多个第一参考电流，而于多个第二节点分别产生大小等于该多个第一参考电流的多个第二参考电流，其中该多个第一参考电流分别由该多个参考单元的阻值所决定；
第三电流镜像电路，耦接至该第三节点与该多个第二节点，用以自该多个第二节点分别汲取大小等于该第三存储单元电流的多个第四存储单元电流，以形成分别通过该多个第二节点的多个余数电流，其中该多个余数电流的大小分别为该多个第二参考电流减去该多个第四存储单元电流；以及
负载电路，耦接至该第一节点与该多个第二节点与一地电位，用以分别提供该第二存储单元电流与该多个余数电流的负载，而分别于该第一节点与该多个第二节点产生与该第二存储单元电流以及该多个余数电流的大小成比例的至少一存储单元电位以及多个参考电位。
13.如权利要求12所述的应用于存储器的多稳态读出放大器，其中该第一电流镜像电路包括：
第一P型晶体管，其源极耦接至一电压源，其栅极与漏极耦接至该存储单元的输出端，用以接收该第一存储单元电流；
第二P型晶体管，其源极耦接至该电压源，其栅极耦接至该第一P型晶体管的栅极，其漏极耦接至该第一节点，用以产生该第二存储单元电流；以及
第三P型晶体管，其源极耦接至该电压源，其栅极耦接至该第一P型晶体管的栅极，其漏极耦接至该第三节点，用以产生该第三存储单元电流。
14.如权利要求12所述的应用于存储器的多稳态读出放大器，其中该第二电流镜像电路包括：
多个第四P型晶体管，其源极耦接至一电压源，其栅极与漏极耦接至该多个参考单元其中之一的输出端，用以接收该多个第一参考电流其中之一；以及
多个第五P型晶体管，其源极耦接至该电压源，其栅极耦接至该多个第四P型晶体管其中之一的栅极，其漏极分别耦接至该多个第二节点其中之一，分别用以产生该多个第二参考电流其中之一。
15.如权利要求12所述的应用于存储器的多稳态读出放大器，其中该第三电流镜像电路包括：
第一N型晶体管，其源极耦接至一地电位，其栅极与漏极耦接至该第三节点，用以接收该第三存储单元电流；以及
多个第二N型晶体管，其源极皆耦接至该地电位，其栅极皆耦接至该第一N型晶体管的栅极，其漏极分别耦接至该多个第二节点其中之一，用以分别自该多个第二节点其中之一，汲取大小等于该第三存储单元电流的该多个第四存储单元电流。
16.如权利要求12所述的应用于存储器的多稳态读出放大器，其中该负载电路包括：
第一负载组件，耦接于该第一节点与该地电位之间，用以接收该第二存储单元电流，以产生该存储单元电位；以及
第二负载组件，分别耦接于该多个第二节点与该地电位之间，用以接收该多个余数电流，以分别产生该多个参考电位。
17.如权利要求12所述的应用于存储器的多稳态读出放大器，其中该第一电流镜像电路与该存储单元的输出端之间还耦接一源极跟随器，以产生该第一存储单元电流。
18.如权利要求17所述的应用于存储器的多稳态读出放大器，其中该第二电流镜像电路与该多个参考单元的输出端之间还耦接一源极跟随电路，用以限定该多个参考单元的输出端的电压，而使跨越过该多个参考单元的电位差与跨越过该存储单元的电位差保持相同，以产生该多个第一参考电流。
19.如权利要求12所述的应用于存储器的多稳态读出放大器，其中该存储单元为具有2N种稳定阻值状态的磁阻性随机存取存储器单元，而该多个参考单元的数目为2N-1个且具有不同的阻值，其中N为该存储单元存储的位数。
20.如权利要求12所述的应用于存储器的多稳态读出放大器，其中该存储单元为具有2N种稳定阻值状态的电阻性存储器单元，而该多个参考单元的数目为2N-1个且具有不同的阻值，其中N为该存储单元存储的位数。
21.如权利要求12所述的应用于存储器的多稳态读出放大器，其中每一该多个参考单元由两电阻性存储器相联于该参考单元的输出端与一地电位之间而形成。
22.如权利要求12所述的应用于存储器的多稳态读出放大器，其中该多稳态读出放大器还耦接至至少一比较器，该至少一比较器将该存储单元电位与该多个参考电位其中之一相比较，而产生至少一比较结果信号。
23.如权利要求22所述的应用于存储器的多稳态读出放大器，其中该至少一比较器还耦接至至少一编码器，该至少一编码器将该至少一比较结果信号编码为该存储单元的阻值所对应的N位的数据。
24.如权利要求12所述的应用于存储器的多稳态读出放大器，其中该至少一第一节点为多个第一节点，该至少一第二存储单元电流为多个第二存储单元电流，而至少一存储单元电位为多个存储单元电位。
25.如权利要求24所述的应用于存储器的多稳态读出放大器，其中该第一电流镜像电路包括：
第一P型晶体管，其源极耦接至一电压源，其栅极与漏极耦接至该存储单元的输出端，用以接收该第一存储单元电流；
多个第二P型晶体管，其源极皆耦接至该电压源，其栅极皆耦接至该第一P型晶体管的栅极，其漏极耦接至该多个第一节点其中之一，用以产生该多个第二存储单元电流其中之一；以及
第三P型晶体管，其源极耦接至该电压源，其栅极耦接至该第一P型晶体管的栅极，其漏极耦接至该第三节点，用以产生该第三存储单元电流。
26.如权利要求24所述的应用于存储器的多稳态读出放大器，其中该负载电路包括：
多个的第一负载组件，耦接于该多个第一节点其中之一与一地电位之间，用以产生该多个存储单元电位其中之一；以及
多个的第二负载组件，分别耦接于该多个第二节点与该地电位之间，用以分别产生该多个参考电位。
27.如权利要求24所述的应用于存储器的多稳态读出放大器，其中该多稳态读出放大器还耦接至至少一比较器，该至少一比较器将该多个存储单元电位其中之一与该多个参考电位其中之一相比较，而分别产生至少一比较结果信号。
28.如权利要求27所述的应用于存储器的多稳态读出放大器，其中该至少一比较器还耦接至至少一编码器，该至少一编码器将该至少一比较结果信号编码为该存储单元所对应的数据。
CN200610121574A 2006-08-23 2006-08-23 应用于存储器的多稳态读出放大器 Active CN100590735C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200610121574A CN100590735C (zh) 2006-08-23 2006-08-23 应用于存储器的多稳态读出放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200610121574A CN100590735C (zh) 2006-08-23 2006-08-23 应用于存储器的多稳态读出放大器

Publications (2)

Publication Number Publication Date
CN101131865A CN101131865A (zh) 2008-02-27
CN100590735C true CN100590735C (zh) 2010-02-17

Family

ID=39129088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610121574A Active CN100590735C (zh) 2006-08-23 2006-08-23 应用于存储器的多稳态读出放大器

Country Status (1)

Country Link
CN (1) CN100590735C (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8929168B2 (en) * 2013-02-28 2015-01-06 Freescale Semiconductor, Inc. Sense amplifier voltage regulator
CN104252879A (zh) * 2014-09-26 2014-12-31 中国科学院微电子研究所 一种阻变存储器读出电路
JP2018195362A (ja) * 2017-05-17 2018-12-06 セイコーエプソン株式会社 不揮発性記憶装置、半導体装置、及び、電子機器
US10566052B2 (en) 2017-12-22 2020-02-18 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10431301B2 (en) 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
TWI666967B (zh) * 2018-09-05 2019-07-21 茂達電子股份有限公司 具有亮度控制的發光二極體驅動電路及其驅動方法
CN113160861B (zh) * 2020-01-07 2024-06-04 中芯国际集成电路制造(上海)有限公司 Mram单元读取电路及读取方法、stt-mram
US11217281B2 (en) * 2020-03-12 2022-01-04 Ememory Technology Inc. Differential sensing device with wide sensing margin
CN111653300B (zh) * 2020-06-03 2022-05-06 中国科学院微电子研究所 一种灵敏放大器、存储器读取方法及存储器和电子设备

Also Published As

Publication number Publication date
CN101131865A (zh) 2008-02-27

Similar Documents

Publication Publication Date Title
CN100590735C (zh) 应用于存储器的多稳态读出放大器
Maffitt et al. Design considerations for MRAM
US7038959B2 (en) MRAM sense amplifier having a precharge circuit and method for sensing
JP4283769B2 (ja) 少なくとも２つの明確な抵抗状態を有するメモリ用の検知増幅器
US7885131B2 (en) Resistance change semiconductor memory device and method of reading data with a first and second switch circuit
EP1126468A2 (en) MRAM device including differential sense amplifiers
US20010053104A1 (en) Reference signal generation for magnetic random access memory devices
CN101540189B (zh) 具有单端读出放大器的半导体器件
EP1642298A1 (en) Method for reducing power consumption when sensing a resistive memory
JP2003208784A (ja) 不揮発性磁気記憶装置
JP2003323791A5 (zh)
US9373383B2 (en) STT-MRAM sensing technique
CN101178927B (zh) 应用于存储器的多稳态感测放大器
JP2009211733A (ja) 磁気記憶装置
CN108630270A (zh) 非易失性半导体存储装置
WO1997047011A1 (en) Charge transfer sense amplifier
US6208550B1 (en) Ferroelectric memory device and method for operating thereof
KR20090026183A (ko) 공통 레퍼런스를 공유하는 다수의 비트들을 갖는 감지 증폭기
CN112216320A (zh) 用于电阻式存储器中的电压感测的参考电压产生
EP3518240B1 (en) Resistive non-volatile memory and a method for sensing a memory cell in a resistive non-volatile memory
US10410705B2 (en) Sense path circuitry suitable for magnetic tunnel junction memories
US6760268B2 (en) Method and apparatus for establishing a reference voltage in a memory
US8189410B1 (en) Memory device and method thereof
CN110223725B (zh) 一种非易失性随机存储器数据读取电路、存储器及方法
KR20030059312A (ko) 자기 저항 메모리 및 자기 저항 메모리내의 메모리 셀을판독하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant