CN104810049B - 一种脉冲宽度幅度自适应的阻变存储器写驱动电路 - Google Patents
一种脉冲宽度幅度自适应的阻变存储器写驱动电路 Download PDFInfo
- Publication number
- CN104810049B CN104810049B CN201510217146.6A CN201510217146A CN104810049B CN 104810049 B CN104810049 B CN 104810049B CN 201510217146 A CN201510217146 A CN 201510217146A CN 104810049 B CN104810049 B CN 104810049B
- Authority
- CN
- China
- Prior art keywords
- pulse width
- write
- semiconductor
- oxide
- data selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 230000008859 change Effects 0.000 claims abstract description 18
- 230000003044 adaptive effect Effects 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 42
- 230000006978 adaptation Effects 0.000 claims description 19
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 9
- 238000013500 data storage Methods 0.000 claims description 6
- 210000001367 artery Anatomy 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 3
- 210000003462 vein Anatomy 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 238000003860 storage Methods 0.000 abstract description 8
- 238000011897 real-time detection Methods 0.000 abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 238000000034 method Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000005070 sampling Methods 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000000518 rheometry Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种脉冲宽度幅度自适应的阻变存储器写驱动电路，该电路包括自适应调整脉冲宽度模块、MOS管T2、Cell电流实时检测模块、1T1R存储单元、第一数据选择器和第二数据选择器，在写操作执行的过程中，MOS管T2采样出流过1T1R存储单元的电流，Cell电流实时检测模块通过检测这个电流的变化来判断写操作是否完成，如果写操作完成，则改变自适应调整脉冲宽度模块中比较器的输出，进而关闭自适应调整脉冲宽度模块中动态脉冲宽度幅度信号发生器，避免产生过写情况，实现自适应地调整写信号脉冲宽度幅度。本发明具有针对不同存储单元自适应调整写脉冲宽度幅度的特性，保证了写速度的同时，提高了写入的正确率，也大大降低了写操作的功耗。
Description
技术领域
本发明涉及信息存储技术领域，特别是针对于阻变存储器的一种脉冲宽度幅度自适应的阻变存储器写驱动电路。
背景技术
阻变存储器是近年来研究非常火热的一类非挥发性存储器，是最被看好的取代Flash的下一代非易失性存储器，同时具备高速度、高密度、不挥发性、高擦写次数等显著特性。存储单元的核心机理是阻变材料的电阻可以被外部电压所改变。它一共可以执行四类操作：FORM(初始化)激活阻变材料，使其可以被写入，同时变为低阻；SET(置1)将阻变材料从高阻变为低阻；RESET(置0)将阻变材料从低阻变为高阻；READ读取阻变材料的阻值。对于大多数阻变材料，在写操作上目前存在的最大的问题就是过写(Over-Write)问题和功耗问题。其中对于SET过程来说它有一个脉冲信号给到选通Cell的位线(BL)上来完成的。由于阻变材料本身的非一致特性，很多阻变材料的操作时间并不相等。传统的SET脉冲为了保证所有的Cell都能SET成功，SET脉宽必然是要宽到保证最慢的Cell也能被SET，因此就会出现很多Fast Cell先被SET，又由于这些Cell被SET到R低，因此对于Fast Cell来说在相当长一段SET脉冲过程中SET电压不仅没有对SET过程起到任何帮助，反而由于Cell已经变成低阻，导致“很大的”电流，增加了功耗。而对于RESET过程来说，由于RESET过程中可能会引入SET过程，因此我们采用Write_Verify_Write的方式进行RESET，但是由于前面说了有Fast Cell的存在，还是会有一些Cell会先被RESET，因此在脉冲还没有结束时，这些Cell会再出现一个SET过程，导致RESET失败。
因此，为了避免以上所说的情况亟需要找到一种能够成功实现写操作并且不出现Over-Write和降低操作功耗的电路。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于提出一种避免出现Over-Write和降低写操作功耗的脉冲宽度幅度自适应的阻变存储器写驱动电路。
(二)技术方案
为达到上述目的，本发明提供了一种脉冲宽度幅度自适应的阻变存储器写驱动电路，该电路包括自适应调整脉冲宽度模块、MOS管T2、Cell电流实时检测模块、1T1R存储单元、第一数据选择器和第二数据选择器，在写操作执行的过程中，MOS管T2采样出流过1T1R存储单元的电流，Cell电流实时检测模块通过检测这个电流的变化来判断写操作是否完成，如果写操作完成，则改变自适应调整脉冲宽度模块中比较器的输出，进而关闭自适应调整脉冲宽度模块中动态脉冲宽度幅度信号发生器，避免产生过写(Over-Write)情况，实现自适应地调整写信号脉冲宽度幅度。
上述方案中，所述自适应调整脉冲宽度模块是通过引入反馈来自适应地调整写驱动信号的脉冲宽度，包括动态脉冲宽度幅度信号发生器100、电压比较器200和运算放大器300，其中：
动态脉冲宽度幅度信号发生器100，用于产生一系列宽度和幅度都随时间变化的脉冲信号，该脉冲信号作为写信号依次通过运算放大器300、MOS管T2及第一数据选择器或第二数据选择器被送至1T1R存储单元，来执行写操作；
电压比较器200，用于比较两组输入电压的大小，其正相输入端接外部电压Ref，反相输入端通过电阻R1600接地，输出端作为反馈(Feedback)连接至动态脉冲宽度幅度信号发生器100；
运算放大器300，用于当作电压跟随器，跟随动态脉冲宽度幅度信号发生器产生的脉冲信号，其正相输入端接动态脉冲宽度幅度信号发生器100的输出，反相输入端接MOS管T2500的源端和第一数据选择器900及第二数据选择器1000的输入端，输出接MOS管T2500的栅端。
上述方案中，所述MOS管T2500用于采样执行写操作时流过1T1R存储单元的电流，MOS管T2500的漏端连接电流镜电路400的第一端，MOS管T2500的源端连接第一数据选择器900及第二数据选择器1000的输入端，MOS管T2500的栅端连接运算放大器300的输出。
上述方案中，所述Cell电流实时检测模块用于检测执行写操作时流过1T1R存储单元电流的变化，包括电流镜电路400和电阻R1600，其中：
电流镜电路400，用于监测流过1T1R存储单元的电流的变化，电流镜电路400是由两个PMOS管组成的电流镜，第一PMOS管的漏端连接于MOS管T2500的漏端，第二PMOS管的漏端连接于电阻R1600的一端；
电阻R1600是一个负载电阻，一端接第二PMOS管的漏端，另一端接地。
上述方案中，所述1T1R存储单元用于存储数据，包括阻变材料Rcell700和阻变选通MOS管T1800，其中阻变材料Rcell700用于存储数据，阻变选通MOS管T1800用于选通存储单元，阻变材料Rcell700的一端连接于第一数据选择器900的输出端，阻变材料Rcell700的另一端连接于阻变选通MOS管T1800的漏端，阻变选通MOS管T1800的源端连接于第二数据选择器1000的输出端，阻变选通MOS管T1800的栅端接行译码器的输出也就是行选通信号。
上述方案中，所述第一数据选择器900和所述第二数据选择器1000，用于控制是执行写0操作还是执行写1操作，二者的输入端均连接于MOS管T2500的源端，第一数据选择器900的输出端连接于1T1R存储单元的阻变材料Rcell700，第二数据选择器1000的输出端连接于1T1R存储单元的阻变选通MOS管T1800的源端。
上述方案中，所述第一数据选择器900或所述第二数据选择器1000，均由两个传输门和一个反相器构成，两个传输门串联连接，连接处接反相器的输出端，将两个传输门的另一端连接起来，并接反相器的输入端，且第一数据选择器900或第二数据选择器1000输入端分别接MOS管T2的源端和地，输出端分别接1T1R存储单元的位线与列线。
上述方案中，所述写0操作是RESET操作，将阻变材料从低阻转换为高阻；所述写1操作是SET操作，将阻变材料从高阻转换为低阻。
(三)有益效果
本发明提供的脉冲宽度幅度自适应的阻变存储器写驱动电路，具有针对不同存储单元自适应调整写脉冲宽度幅度的特性，保证了写速度的同时，提高了写入的正确率，也大大降低了写操作的功耗，具体而言具有如下优点：
1、本发明提供的脉冲宽度幅度自适应的阻变存储器写驱动电路，由于引入了实时监测反馈电路，可以在操作完成时关闭写脉冲产生电路，所以对于不同的阻变单元，可以提供不同脉冲宽度幅度的写信号。
2、本发明提供的脉冲宽度幅度自适应的阻变存储器写驱动电路，由于在SET操作和RESET操作可以在结束的第一时间通过反馈电路关闭写脉冲信号产生电路，所以对于SET和RESET操作都可以很好的避免过写情况。
3、本发明提供的脉冲宽度幅度自适应的阻变存储器写驱动电路，由于对于不同存储单元操作时间也不尽相同，都是在完成操作的时候关闭写信号，所以降低了写操作的功率消耗。
附图说明
本发明各个模块具体情况结合下面附图对实施例的描述将变得明显和容易理解，其中：
图1是本发明提供的脉冲宽度幅度自适应的阻变存储器写驱动电路的结构示意图；
图2(A)是图1所示阻变存储器写驱动电路中脉冲信号发生器产生的脉冲信号波形；
图2(B)是图1所示阻变存储器写驱动电路执行RESET操作时流经阻变材料电流大小的变化波形；
图2(C)是图1所示阻变存储器写驱动电路执行SET操作时流过阻变材料两端的电流变化波形；
图3是图1所示阻变存储器写驱动电路的工作流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
因为Over-Write之所以出现就是因为传统的写驱动电路并不能在写操作完成以后立即停止供给写信号，由于阻变存储器本身具有的特性，在完成SET/RESET操作之后如果继续提供写信号，那就会产生Over-Write这种情况。
而对于本发明的阻变存储器写驱动电路来说，则不存在这种问题，因为引入了实时反馈，会在SET/RESET操作完成的第一时间关闭写驱动信号发生器，因此不会产生Over-Write情况。而相对于传统用的写电路，它减少了写信号供给的时间，自然降低了功耗。
如图1所示，图1是本发明提供的脉冲宽度幅度自适应的阻变存储器写驱动电路的结构示意图，该阻变存储器写驱动电路包括自适应调整脉冲宽度模块、MOS管T2、Cell电流实时检测模块、1T1R存储单元、第一数据选择器和第二数据选择器，在写操作执行的过程中，MOS管T2采样出流过1T1R存储单元的电流，Cell电流实时检测模块通过检测这个电流的变化来判断写操作是否完成，如果写操作完成，则改变自适应调整脉冲宽度模块中比较器的输出，进而关闭自适应调整脉冲宽度模块中动态脉冲宽度幅度信号发生器，避免产生过写(Over-Write)情况，实现自适应地调整写信号脉冲宽度幅度。
图1中，自适应调整脉冲宽度是通过引入反馈来自适应调整写驱动信号的脉冲宽度，包括动态脉冲宽度幅度信号发生器100、电压比较器200和运算放大器300，其中：动态脉冲宽度幅度信号发生器100，用于产生一系列宽度和幅度都随时间变化的脉冲信号，该脉冲信号作为写信号依次通过运算放大器300、MOS管T2及第一数据选择器或第二数据选择器被送至1T1R存储单元，来执行写操作。电压比较器200，用于比较两组输入电压的大小，其正相输入端接外部电压Ref，反相输入端通过电阻R1600接地，输出端作为反馈(Feedback)连接至动态脉冲宽度幅度信号发生器100。运算放大器300，用于当作电压跟随器，跟随动态脉冲宽度幅度信号发生器产生的脉冲信号，其正相输入端接动态脉冲宽度幅度信号发生器100的输出，反相输入端接MOS管T2500的源端和第一数据选择器900及第二数据选择器1000的输入端，输出接MOS管T2500的栅端。
MOS管T2500用于采样执行写操作时流过1T1R存储单元的电流，MOS管T2500的漏端连接电流镜电路400的第一端，MOS管T2500的源端连接第一数据选择器900及第二数据选择器1000的输入端，MOS管T2500的栅端连接运算放大器300的输出。
Cell电流实时检测模块用于检测执行写操作时流过1T1R存储单元电流的变化，包括电流镜电路400和电阻R1600，其中：电流镜电路400，用于监测流过1T1R存储单元的电流的变化，电流镜电路400是由两个PMOS管组成的电流镜，第一PMOS管的漏端连接于MOS管T2500的漏端，第二PMOS管的漏端连接于电阻R1600的一端；电阻R1600是一个负载电阻，一端接第二PMOS管的漏端，另一端接地。Cell电流实时检测模块主要是为了将流过1T1R存储单元的电流取样出来，并流经负载电阻R1转换成电压。
1T1R存储单元用于存储数据，包括阻变材料Rcell700和阻变选通MOS管T1800，其中，阻变材料Rcell700用于存储数据，阻变选通MOS管T1800用于选通存储单元，阻变材料Rcell700的一端连接于第一数据选择器900的输出端，阻变材料Rcell700的另一端连接于阻变选通MOS管T1800的漏端，阻变选通MOS管T1800的源端连接于第二数据选择器1000的输出端，阻变选通MOS管T1800的栅端接行译码器的输出也就是行选通信号。
第一数据选择器900和第二数据选择器1000，用于控制是执行写0操作(就是RESET操作，将阻变材料从低阻转换为高阻)还是写1操作(就是SET操作，将阻变材料从高阻转换为低阻)，二者的输入端均连接于MOS管T2500的源端，第一数据选择器900的输出端连接于1T1R存储单元的阻变材料Rcell700，第二数据选择器1000的输出端连接于1T1R存储单元的阻变选通MOS管T1800的源端。
第一数据选择器900或第二数据选择器1000，均由两个传输门和一个反相器构成，两个传输门串联连接，连接处接反相器的输出端，将两个传输门的另一端连接起来，并接反相器的输入端，且第一数据选择器900或第二数据选择器1000输入端分别接MOS管T2的源端和地，输出端分别接1T1R存储单元的位线与列线。
在图1所示的脉冲宽度幅度自适应的阻变存储器写驱动电路中，其工作流程如下：首先由动态脉冲宽度幅度信号发生器100产生一系列幅度和宽度递增的脉冲信号，然后运算放大器300将该脉冲信号等值送给第一数据选择器900和第二数据选择器1000，此时DATAINPUT信号决定操作的内容，即SET或者RESET。
以DATA INPUT为1即执行SET操作为例，此时第一数据选择器900将会把MOS管T2的源端信号传给1T1R存储单元的位线(BL)上，同时第二数据选择器1000将把地电位传给MOS管T1的源端即1T1R存储单元的源线(SL)上，这样为执行SET操作已创造了基本的外部电压条件。由于MOS管T2的源端信号来自动态脉冲宽度幅度信号发生器，因此加在阻变材料Rcell700两端的电压如图2(A)所示。当RESET操作在这一系列脉冲的某一时刻完成时，阻变材料的电阻由高阻变成了低阻，此时流过电阻的电流由IRESET未成功＝U脉冲/R高阻变为了IRESET成功＝U脉冲/R低阻，因此流过阻变材料两端的电流变化情况如图2(B)所示。这个电流经过电流镜和R1被采样为一个电压U采样，这个电压又经过比较器，经过与参考电压的比较，可以检测出流经阻变材料电流的变化。当比较器的输出Feedback与刚开始操作的值不同时，系统认为操作已经完成，关闭动态脉冲宽度幅度信号发生器，此次操作结束。
若DATA INPUT为0即执行RSET操作，此时第一数据选择器900将会把MOS管T2的源端信号传给1T1R存储单元的源线(SL)上，同时第二数据选择器1000将把地电位传给MOS管T1的源端即1T1R存储单元的位线(BL)上，这样为执行RESET操作已创造了基本的外部电压条件。由于MOS管T2的源端信号来自动态脉冲宽度幅度信号发生器，因此加在阻变材料Rcell700两端的电压如图2(A)所示。当SET操作在这一系列脉冲的某一时刻完成时，阻变材料的电阻由低阻变成了高阻，此时流过电阻的电流由ISET未成功＝U脉冲/R低阻变为了ISET成功＝U脉冲/R高阻，因此流过阻变材料两端的电流变化情况如图2(C)所示。这个电流经过电流镜和R1被采样为一个电压U采样，这个电压又经过比较器，经过与参考电压的比较，可以检测出流经阻变材料电流的变化。当比较器的输出Feedback与刚开始操作的值不同时，系统认为操作已经完成，关闭动态脉冲宽度幅度信号发生器，此次操作结束。如图3所示，为整个自适应写操作的流程图。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解的为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (7)
1.一种脉冲宽度幅度自适应的阻变存储器写驱动电路，其特征在于，该电路包括自适应调整脉冲宽度模块、MOS管T2、Cell电流实时检测模块、1T1R存储单元、第一数据选择器和第二数据选择器，在写操作执行的过程中，MOS管T2采样出流过1T1R存储单元的电流，Cell电流实时检测模块通过检测这个电流的变化来判断写操作是否完成，如果写操作完成，则改变自适应调整脉冲宽度模块中比较器的输出，进而关闭自适应调整脉冲宽度模块中动态脉冲宽度幅度信号发生器，避免产生过写(Over-Write)情况，实现自适应地调整写信号脉冲宽度幅度；
所述自适应调整脉冲宽度模块是通过引入反馈来自适应地调整写驱动信号的脉冲宽度，包括动态脉冲宽度幅度信号发生器(100)、电压比较器(200)和运算放大器(300)，其中：
动态脉冲宽度幅度信号发生器(100)，用于产生一系列宽度和幅度都随时间变化的脉冲信号，该脉冲信号作为写信号依次通过运算放大器(300)、MOS管T2及第一数据选择器或第二数据选择器被送至1T1R存储单元，来执行写操作；
电压比较器(200)，用于比较两组输入电压的大小，其正相输入端接外部电压Ref，反相输入端通过电阻R1(600)接地，输出端作为反馈(Feedback)连接至动态脉冲宽度幅度信号发生器(100)；
运算放大器(300)，用于当作电压跟随器，跟随动态脉冲宽度幅度信号发生器产生的脉冲信号，其正相输入端接动态脉冲宽度幅度信号发生器(100)的输出，反相输入端接MOS管T2(500)的源端和第一数据选择器(900)及第二数据选择器(1000)的输入端，输出接MOS管T2(500)的栅端。
2.根据权利要求1所述的脉冲宽度幅度自适应的阻变存储器写驱动电路，其特征在于，所述MOS管T2(500)用于采样执行写操作时流过1T1R存储单元的电流，MOS管T2(500)的漏端连接电流镜电路(400)的第一端，MOS管T2(500)的源端连接第一数据选择器(900)及第二数据选择器(1000)的输入端，MOS管T2(500)的栅端连接运算放大器(300)的输出。
3.根据权利要求1所述的脉冲宽度幅度自适应的阻变存储器写驱动电路，其特征在于，所述Cell电流实时检测模块用于检测执行写操作时流过1T1R存储单元电流的变化，包括电流镜电路(400)和电阻R1(600)，其中：
电流镜电路(400)，用于监测流过1T1R存储单元的电流的变化，电流镜电路(400)是由两个PMOS管组成的电流镜，第一PMOS管的漏端连接于MOS管T2(500)的漏端，第二PMOS管的漏端连接于电阻R1(600)的一端；
电阻R1(600)是一个负载电阻，一端接第二PMOS管的漏端，另一端接地。
4.根据权利要求1所述的脉冲宽度幅度自适应的阻变存储器写驱动电路，其特征在于，所述1T1R存储单元用于存储数据，包括阻变材料Rcell(700)和阻变选通MOS管T1(800)，其中阻变材料Rcell(700)用于存储数据，阻变选通MOS管T1(800)用于选通存储单元，阻变材料Rcell(700)的一端连接于第一数据选择器(900)的输出端，阻变材料Rcell(700)的另一端连接于阻变选通MOS管T1(800)的漏端，阻变选通MOS管T1(800)的源端连接于第二数据选择器(1000)的输出端，阻变选通MOS管T1(800)的栅端接行译码器的输出也就是行选通信号。
5.根据权利要求1所述的脉冲宽度幅度自适应的阻变存储器写驱动电路，其特征在于，所述第一数据选择器(900)和所述第二数据选择器(1000)，用于控制是执行写0操作还是执行写1操作，二者的输入端均连接于MOS管T2(500)的源端，第一数据选择器(900)的输出端连接于1T1R存储单元的阻变材料Rcell(700)，第二数据选择器(1000)的输出端连接于1T1R存储单元的阻变选通MOS管T1(800)的源端。
6.根据权利要求5所述的脉冲宽度幅度自适应的阻变存储器写驱动电路，其特征在于，所述第一数据选择器(900)或所述第二数据选择器(1000)，均由两个传输门和一个反相器构成，两个传输门串联连接，连接处接反相器的输出端，将两个传输门的另一端连接起来，并接反相器的输入端，且第一数据选择器(900)或第二数据选择器(1000)输入端分别接MOS管T2的源端和地，输出端分别接1T1R存储单元的位线与列线。
7.根据权利要求5所述的脉冲宽度幅度自适应的阻变存储器写驱动电路，其特征在于，所述写0操作是RESET操作，将阻变材料从低阻转换为高阻；所述写1操作是SET操作，将阻变材料从高阻转换为低阻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510217146.6A CN104810049B (zh) | 2015-04-30 | 2015-04-30 | 一种脉冲宽度幅度自适应的阻变存储器写驱动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510217146.6A CN104810049B (zh) | 2015-04-30 | 2015-04-30 | 一种脉冲宽度幅度自适应的阻变存储器写驱动电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104810049A CN104810049A (zh) | 2015-07-29 |
| CN104810049B true CN104810049B (zh) | 2017-07-14 |
Family
ID=53694826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510217146.6A Active CN104810049B (zh) | 2015-04-30 | 2015-04-30 | 一种脉冲宽度幅度自适应的阻变存储器写驱动电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104810049B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110827897B (zh) * | 2019-09-17 | 2021-10-01 | 华中科技大学 | 忆阻器的防过写电路及方法 |
| US11580315B2 (en) | 2020-02-10 | 2023-02-14 | Nxp B.V. | Agile time-continuous memory operation for a radio frequency identification transponder |
| CN111863073B (zh) * | 2020-07-17 | 2022-07-19 | 厦门半导体工业技术研发有限公司 | 阻变存储器及其驱动控制电路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104299645A (zh) * | 2014-10-22 | 2015-01-21 | 中国科学院微电子研究所 | 一种阻变存储器写操作电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8040713B2 (en) * | 2009-01-13 | 2011-10-18 | Seagate Technology Llc | Bit set modes for a resistive sense memory cell array |
-
2015
- 2015-04-30 CN CN201510217146.6A patent/CN104810049B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104299645A (zh) * | 2014-10-22 | 2015-01-21 | 中国科学院微电子研究所 | 一种阻变存储器写操作电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104810049A (zh) | 2015-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10972101B2 (en) | Level shifters, memory systems, and level shifting methods | |
| CN102385914B (zh) | 半导体存储器以及位元单元追踪方法 | |
| CN107045886A (zh) | 非易失性存储器 | |
| US20100103723A1 (en) | Nonvolatile memory apparatus | |
| CN102779549B (zh) | Sram写辅助装置 | |
| CN104810049B (zh) | 一种脉冲宽度幅度自适应的阻变存储器写驱动电路 | |
| CN104051003A (zh) | 用于存储器写数据操作的电路 | |
| TW200537501A (en) | Flash memory device and method for driving the same | |
| CN107045893B (zh) | 一种消除闪存编程干扰的电路 | |
| CN105321554A (zh) | 运用于双端口静态存储器的写入扰动减轻电路 | |
| JPH01192092A (ja) | 電気的消去可能不揮発性半導体記憶装置 | |
| CN105741870B (zh) | 一种基于忆阻的非易失性d触发器电路 | |
| US10319438B2 (en) | Memory with margin current addition and related methods | |
| JP2012123892A (ja) | 半導体メモリ装置及びその駆動方法 | |
| CN103594112B (zh) | 一种相变存储器的写操作方法及设备 | |
| CN102169720A (zh) | 一种消除过写、误写现象的电阻随机存储器 | |
| US20180040380A1 (en) | Memory with margin current addition and related methods | |
| CN102169722B (zh) | 降低初始化或置位操作功耗的电阻随机存储器及其操作方法 | |
| US8743620B2 (en) | Nonvolatile memory device and program verify method thereof | |
| US9449661B2 (en) | Memory device | |
| CN104020807B (zh) | 读出放大器电压调节器 | |
| CN109102834A (zh) | 用于闪存页编程的数据锁存电路、页数据锁存器及方法 | |
| CN205827924U (zh) | 一种非易失性存储器的数据读取装置 | |
| TWI538407B (zh) | 脈波寬度調節裝置 | |
| US20160055906A1 (en) | Operation method of resistive random access memory cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |