CN102169720B

CN102169720B - 一种消除过写、误写现象的电阻随机存储器

Info

Publication number: CN102169720B
Application number: CN201010113783.6A
Authority: CN
Inventors: 林殷茵; 吴雨欣; 张佶; 金钢
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2010-02-25
Filing date: 2010-02-25
Publication date: 2014-04-02
Anticipated expiration: 2030-02-25
Also published as: CN102169720A

Abstract

本发明提供一种消除过写、误写现象的电阻随机存储器(Resistance RandomAccess Memory，RRAM)的结构及实现方式，属于存储器技术领域。该电阻随机存储器包括存储阵列、行译码器、列译码器、列选通管、写驱动电路、读驱动电路、输入/输出缓冲模块、检测电阻以及比较器，通过在电阻随机存储器中增加用于反馈的检测电阻和比较器，可以实现电阻随机存储器在写操作过程中避免过写或者误写操作现象，使电阻随机存储器相对其存储单元的工艺波动的敏感性降低。该电阻随机存储器具有可靠性高的特点。

Description

一种消除过写、误写现象的电阻随机存储器

技术领域

本发明属于存储器技术领域，具体涉及一种消除过写、误写现象的电阻随机存储器(Resistance Random Access Memory，RRAM)，尤其涉及一种带用于反馈的、检测电阻和比较器的电阻随机存储器结构。

背景技术

电阻随机存储器(RRAM)是利用存储介质(如某些二元金属氧化物)具有明显的双稳态的特性来存储信息的。电阻随机存储器的存储介质在电信号(电流脉冲信号或者电压脉冲信号)的作用下，使存储介质在高电阻状态(High Resistance State，HRS)和低电阻(Low Resistance State，LRS)状态之间可逆转换，从而实现存储功能。这两个状态可以在一定条件下方便的进行互相转换，由此可以分别用这两个状态来存储0、1信息。现有技术报道中，Cu_xO(1＜x≤2)、WO_x(1＜x≤3)、镍的氧化物、钛的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、铪的氧化物、钼的氧化物、锌的氧化物、SrZrO₃、PbZrTiO₃、Pr_1-xCa_xMnO₃等金属氧化物都可以作为电阻随机存储器的存储介质。

图1所示为现有技术的电阻随机存储器单元(未包括选通管)结构示意图。如图1所示，101表示存储介质，102和103分别表示存储介质的第一端和第二端。在该电阻随机存储器单元结构中，以存储介质101是Cu_xO(1＜x≤2)为例，我们将高阻态定义为″0″，低阻状态定义为″1″。由低阻态写为高阻态(写″0″操作)定义为Reset操作(复位操作)，由高阻态写为低阻态(写″1″操作)定义为Set操作(置位操作)。以下结合图2至图4说明图1所示结构电阻随机存储器单元的操作特性。

当存储介质101的初始状态为高阻态，即为“0”时，如图2所示，在102端加高电压，在103端加低电压，即使得存储介质101两端存在一个“正向”(由于结构的对称性，其正向和方向可以根据个人定义)的Vset压降，可以将存储介质由高阻态变成低阻态，即完成写″1″操作(即Set操作)。相反的，当存储介质101的初始状态为低阻态，即为“1”时，如图3所示，在102端加低电压，在103端加高电压时，即使得存储介质101两端存在一个“负向”的Vreset压降，可以将存储介质由低阻态变成高阻态，即完成写″0″操作。一般来说，对于电阻随机存储器的存储介质，写″1″操作的电压Vset要大于写″0″操作的电压Vreset。然而，用某些阻变材料制成的存储单元还存在能够“负向”写“1”操作的特性。如图4所示，当存储介质为高阻态时，在103端加高电压，在102端加低电压，即仍然在存储介质101两端加上“负向”电压，但却仍可以实现Set操作。

将许多个包括选通管的基本存储单元排列成阵列，即可得到存储阵列，再配合上外围电路就可以组成一块基本的电阻随机存储器。进一步，说明电阻随机存储器的过写操作现象。

图5所示为现有技术的电阻随机存储器结构示意图。如图5所示，如普通存储器一样，该电阻随机存储器包括存储阵列、行译码器607、列译码器609、列选通管610、写驱动电路611、读驱动电路612、输入/输出缓冲模块617等。601表示存储阵列中的一个基本存储单元。以该存储单元601为例，每个基本存储单元由存储介质602和选通晶体管603组成。选通晶体管603为MOS管，MOS管的漏极(Drain)与存储介质602串联在一起，源极(Source)连接到源线606，同一阵列所有MOS管的源极都连往同一源线。存储介质602的另一端连接到位线604，同一列中的基本存储单元的对应端口都是连接到同一根位线上的。选通晶体管603的栅极(Gate)连接到字线608，同一行中的基本存储单元晶体管的对应端口也都是连接到同一根字线上的。行译码器607负责选中需要进行操作的字线；列译码器609控制列选通管610选中需要进行操作的位线。对存储单元的读写操作分别是由读驱动电路612和写驱动电路611完成。开关613-616负责开启读写操作时的路径。

以对存储单元601进行读写操作来具体说明读写的过程。当要对601进行读操作时，首先行译码器607选中字线608、列译码器609控制列选通管选中位线604。开关615、616导通，开关613、614关断开启读路径，读驱动电路通过总位线605和源线606连接到存储单元601的两端，读出存储介质602的状态(高阻态或低阻态)，并通过输入/输出缓冲617将数据输出，由此完成读操作。写操作时，同样先由行译码器607选中字线608、列译码器609控制列选通管选中位线604。开关615、616关断，开关613、614导通开启写路径。写驱动电路611由输入/输出缓冲617得到需要写入的数据。如果需要写入″1″，即将存储介质由高阻态写往低阻态，则写驱动输出高电压给总位线605、输出低电压给源线606。使得存储介质两端得到一个″正向″的电压Vset，完成写″1″操作；若需要写入″0″，即将存储介质由低阻态写往高阻态，则写驱动输出高电压给总位线605、输出低电压给源线606，使得存储介质两端得到一个″正向″的电压Vreset，完成写″0″操作。注意此时对电阻进行写“0”、写“1”操作是从两个不同的方向进行的，即正向完成写“1”操作，负向完成写“0”操作。

但如前所述，如果存储单元的特性使得它也存在负向写“1”的可能的话，那么就容易产生过写、误写现象。由于写″0″操作是将存储介质由低阻态写往高阻态，对于写驱动电路输出的写″0″操作电压脉冲(Reset脉冲)来说，一开始存储介质的阻值比较小，由于写操作回路上的选通管603、列选通管610以及开关管613、616等都存在一定的等效电阻，因此在串联分压作用下，存储介质在低阻态时实际分到的电压比较小；而写″0″操作刚完成之后，存储介质变成高阻态，阻值变的很大，同样道理，存储介质此时在同样的写”0”操作电压的情况下分到的电压比较大。如果这个较大的电压满足了负向Set的条件，则就会将已经写成功的高阻态，重新进行写”1”，写成低阻态，这样就发生了误写现象；另外，即使写”0”操作完成后，存储介质上分到的较大电压不满足负向Set的条件，但这个电压如果不及时消除就会继续写操作，即将已经写成功的正常的高阻态继续进行Reset操作，最终得到一个极高的高阻态，这就是过写现象。过写会使得该存储单元的下一次Set操作难以完成。因此，无论是误写现象还是过写现象都是应该避免的。这就使得我们需要寻找一种方法，能够在写″0″操作成功后迅速自动关闭写驱动电路611的输出，防止过写、误写发生。

现有技术中解决“过写、误写”的方法是，精确控制写驱动电路输出写″0″操作的电压偏置时间(即Reset脉冲的时间)，在达到某一时间后立刻关闭写驱动电路。然而，由于各个电阻随机存储器的存储单元可能存在一定的工艺波动，使得各自的写″0″操作需要的电压偏置时间不大相同。因此这种方法存在较大的局限性。

发明内容

本发明要解决的技术问题是，消除电阻随机存储器的写操作过程中的过写或者误写现象。

为解决以上技术问题，本发明提供一种电阻随机存储器，该存储器包括存储阵列、行译码器、列译码器、列选通管、写驱动电路、读驱动电路、输入/输出缓冲模块、检测电阻以及比较器，检测电阻用于反馈写操作时写驱动电路偏置于存储阵列中的被写存储单元的电压变化，并将所述反馈的信号输入比较器，比较器的输出信号输入至写驱动电路、以使所写存储单元被写操作成功后自动关闭写驱动电路。

作为该发明提供的电阻随机存储器的较佳实施例，其中，所述电阻型存储器还可以包括：

延时单元，以及

MOS管；

所述延时单元同时输入写驱动电路的写操作使能信号，延时单元的输出端耦接于 MOS管的栅极，所述MOS管的源极/漏极输入特定电平信号，所述MOS管的漏极/源极耦接于所述比较器的输出端。

根据本发明提供的电阻随机存储器，其中，所述检测电阻的一端耦接于所述写驱动电路的输出端，所述检测电阻的另一端同时耦接于列选通管和比较器的第一输入端。参考电压输入至比较器的第二输入端，所述比较器的输出端耦接于所述写驱动电路的使能端。所述存储阵列包括多个由存储介质和选通管组成的存储单元，所述写操作为将存储介质由低阻态写为高阻态的写“0”操作。

根据本发明提供的电阻随机存储器，其中，所述存储介质为具有存储特性的Cu_xO、WO_y、镍的氧化物、钛的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、铪的氧化物、钼的氧化物、锌的氧化物、SrZrO₃或PbZrTiO₃，其中，1＜x≤2、1＜y≤3。

根据本发明提供的电阻随机存储器，其中，还包括并联于所述检测电阻的两端的开关；在进行读操作时，所述开关导通；在进行由高阻态写为低阻态的写“1”操作时，所述开关导通；在进行由低阻态写为高阻态的写“0”操作时，所述开关断开。

根据本发明提供的电阻随机存储器，其中，所述MOS管为PMOS管，所述MOS管的漏极/源极和所述比较器的输出端同时连接于所述写驱动电路的使能端，所述MOS管的源极/漏极接高电平的电源；所述写操作使能信号为低电平时，代表不输出写操作信号，同时，PMOS管导通，写驱动电路的使能端置高电平，写驱动电路有效；所述写操作使能信号为高电平时，代表输出写操作信号，同时，PMOS管关断，写驱动电路的使能端受比较器的输出端控制。

本发明的技术效果是，通过在电阻随机存储器中增加用于反馈的检测电阻和比较器，可以实现电阻随机存储器在写操作过程中避免过写或者误写操作现象，使电阻随机存储器相对其存储单元的工艺波动的敏感性降低。因此该电阻随机存储器具有可靠性高的特点。

附图说明

图1是现有技术的电阻随机存储器单元(未包括选通管)结构示意图；

图2至图4说明电阻随机存储器单元的双端操作和单端操作特性；

图5是现有技术的电阻随机存储器结构示意图；

图6是本发明提供的电阻随机存储器的第一实施例结构示意图；

图7是本发明提供的电阻随机存储器的第二实施例结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。这里，当描述一个元件与另一个元件耦接时，第一元件可以直接与第二元件耦接，或者可以通过另一个元件与第二元件耦合。此外，为了清楚起见，省略了对于完整理解本发明并不重要的一些元件。同样，全文中相同的标号表示相同的元件。

图6所示为本发明提供的电阻随机存储器的第一实施例结构示意图。对比图5所示现有技术的电阻随机存储器，该电阻随机存储器除包括存储阵列、行译码器607、列译码器609、列选通管610、写驱动电路611、读驱动电路612、输入/输出缓冲模块617外，还包括检测电阻702、比较器703。其中，601表示存储阵列中的一个基本存储单元。以该存储单元601为例，每个基本存储单元由存储介质602和选通晶体管603组成。存储介质602可以为各种具有存储特性的Cu_xO(1＜x≤2)、WO_x(1＜x≤3)、镍的氧化物、钛的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、铪的氧化物、钼的氧化物、锌的氧化物、SrZrO₃、PbZrTiO₃、Pr_1-xCa_xMnO₃等金属氧化物。选通晶体管603为MOS管，MOS管的漏极(Drain)与存储介质602串联在一起，源极(Source)连接到源线606，所有同一行的基本存储单元都连接于同一源线。存储介质602的另一端连接到位线604，同一列中的基本存储单元的对应端口都是连接到同一根位线上的。选通晶体管603的栅极(Gate)连接到字线608，同一行中的基本存储单元晶体管的对应端口也都是连接到同一根字线上的。行译码器607负责选中需要进行操作的字线；列译码器609控制列选通管610选中需要进行操作的位线。对存储单元的读写操作分别是由读驱动电路612和写驱动电路611完成，写驱动电路611可以输出各种形式的写操作脉冲信号，例如电压脉冲信号、电流脉冲信号；写驱动电路611可以输出各种形式的写操作脉冲信号，读驱动电路可以输出各种形式的读操作信号。在该实施例中，读驱动电路可以包括读出放大器。存储阵列、行译码器607、列译码器609、列选通管610、写驱动电路611、读驱动电路612、输入/输出缓冲模块617之间的相互连接关系以及操作原理与现有技术的电阻随机存储器基本相同，在此不作详细描述。

开关613、614、615、616、701负责开启读写操作时的路径。在该实施例中，写驱动电路611的输出信号经检测电阻702输出，从检测电阻702输出的信号经过开关701后可以输入至选通管乃至存储阵列，同时，从检测电阻702输出的信号也可以输入至比较器703的706端(“+”端)。在该实施例中，比较器703的另一输入端(“-”端)接参考电压，具体参考电压值的选择根据检测电阻702、存储阵列等电阻随机存储器中的各个模块的参数确定。比较器703的输出端输入至写驱动电路611的时能端，从而使写驱动电路611可以根据比较器703的输出信号判断是否需要停止输出写操作信号。

结合图6所示，读操作时，开关615、616导通，开关613、614断开以开启读路径。读驱动电路输出的读操作信号可以依次通过源线、存储阵列的某个或某些被选中的存储单元、列选通管610形成回路，从而完成读操作。读操作的具体过程与现有技术的电阻随机存储器的读操作过程以及读操作原理基本相同，在此不作详细描述。通过行译码器607、列译码器609和列选通管610，可以实现选中存储阵列中欲被读操作的存储单元。

进一步，结合图6所示，具体说明其写操作过程。在写“0”操作过程(存储介质602由低阻态写为高阻态，Reset操作)中，开关613、701导通，开关615、616、614关闭。以存储阵列中被选中的存储单元是601为例，写驱动电路611输出高电平到源线606、输出低电平到618，此时，为方便说明，将该电压偏置方向定义为“负向”，因此，被选中的存储单元601上的存储介质602可以偏置“负向”电压。反之，写驱动电路611输出低电平到源线606、输出高电平到618，则可以偏置“正向”电压。写驱动电路611输出“负向”的Reset电压时，选通管603、存储介质602、位线604、列选通管610、总位线605、开关701、检测电阻702、写驱动电路611依次形成串联回路。以写驱动输出的Reset电压恒定为例，由于一开始存储介质602为低阻态，其相对分压较小(相对于高阻态)导致回路中的电流较大，这样检测电阻702的相对分压较大。由于检测电阻的另一端通过写驱动电路接地，所以检测电阻相对电压的变化就是比较器的“+”端，即图中706所示的电压。因此在此时，706端的电压也较大。随着写操作的继续，存储介质602在其分压偏置作用下，实现由低阻态向高阻态转变，当存储介质602达到预先设定的高阻态值时，其相对分压增大；此时回路中的电流变小，同时检测电阻702的相对分压较小，即比较器的“+”端，图中706所示的电压较小。因此，通过监测706端的电压，可以反应存储介质602电阻状态变化，从而可以实现反馈写操作时写驱动电路611偏置于存储阵列中的被写存储单元601的电压变化。进一步，如果比较器的“+”端电压(即706端的电压)大于比较器的“-”端电压(即704所示的参考电压)，则代表存储介质602位被写“0”操作未成功(存储介质的阻值位达到预定的值或者预定的范围值)，比较器703输出高电平；如果，比较器的“+”端电压(即706端的电压)小于比较器的“-”端电压(即704所示的参考电压)，则代表存储介质602位被写“0”操作成功(存储介质的阻值达到预定的值或者预定的范围值)，比较器703输出低电平。比较器703的输出信号输入至写驱动电路611的使能端，其低电平输出信号可以使写驱动电路611停止输出，即使得Reset操作电压变为0。因此，通过检测电阻702和比较器703构造一个反馈回路，可以使存储单元被写操作成功后，自动关闭写驱动电路的Reset输出信号。从而可以防止继续偏置于存储介质602上的较大的电压对存储介质602形成过写操作。

对于写“1”操作(存储介质602由高阻态写为低阻态，Set操作)，由于目前大部分阻变材料(存储介质)的存储单元不存在正向写”“0”的特性，因此不用考虑发生过写或误写得可能。所以可以选择不使用检测电阻702和比较器703(因为一般Set操作中不会存在过写操作)，因此，可以使开关614、613导通，开关615、616、701关断。因此具体的写“1”操作与传统的写“1”操作基本相同。

进一步，图6所示第一实施例的电阻型存储器在实际工作时可能存在不稳定的问题。这是由于，当写″0″操作开始的一瞬间，检测电阻两端并没有反馈电压信号，比较器703的输入电压是个随机值，并不稳定，这使得比较器的输出706也不是一个稳定的值，因此，有可能比较器输出的并不是理想的高电平，从而导致写驱动电路611的使能端不是高电平，写驱动电路611不能正常开始稳定工作，即不能正常输出正确的电压进行写″0″操作。

为解决以上图6所示实施例存在的不稳定的问题，进一步提出了以下实施例电阻型存储器。

图7所示为本发明提供的电阻随机存储器的第二实施例结构示意图。对比图6和图7所示实施例，其主要区别在于，图7所示第二实施例电阻随机存储器还包括延时单元1003和MOS管1001。在该实施例中，写操作信号的使能信号1004(使能信号为高电平代表需要输出写操作信号、使能信号为低电平代表不需要输出写操作信号)输入至延时单元1003，写使能信号同时也控制着写驱动模块的开启(图中没有示意出)，延时单元1003对使能信号1004进行一定延时，其延时一般小于写操作所需时间，具体时间延时长短不受本发明限制。延时单元1003的输出输入至MOS管1001的栅极，MOS管1001源极/漏极接高电平的电源(Vdd)，MOS管1001漏极/源极与比较器的输出端耦接，同时输入至写驱动电路611的使能端(En)。

以MOS管1001是PMOS的实施例作详细说明，如图7所示：在开始写″0″操作之前，写″0″操作的使能信号1004是无效的，即延时单元的输入为低电平。这使得P型晶体管1001的栅极信号1005也是低电平，这将开启PMOS管1001，从而使写驱动电路611的使能端接高电平，写驱动电路能正常工作。但由于此时写″0″操作的使能信号1004是无效的，因此写操作回路被切断，不会对被选定的存储单元进行写″0″操作。当写″0″操作开始的一瞬间，即写″0″操作的使能信号1004有效(高电平)。由于此时有延时单元1003的存在，该瞬间的PMOS管1001的栅极仍然为低电平，这使得写驱动电路 611的使能端仍然置高电平，即写驱动能正常工作，输出正确的电压给存储单元以进行写″0″操作。当写″0″操作开始一段时间之后(未完成写操作的时间点之前)，延时单元1004的输出也变为了高电平，关闭PMOS管1001，从而切断了写驱动电路的使能端与电源电压的联系，此时写驱动电路611的使能端只由比较器的输端705控制。同时，由于此时写″0″操作已经开始了一定时间，写操作回路已经稳定，检测电阻能正常反馈电压信号输入至706端，使得比较器能正确地输出电平。这样就克服了前面图6所述实施例的不稳定的问题了。

同样，图7所示实施例电阻型存储器能够实现图6所述电阻型存储器的其它功能，其具体内容在此不一一作详细描述。

尽管对本发明的描述是以参考实例和较佳实施例的方式做出的，但是本领域的技术人员将认知到，在不脱离本发明的范围和精神的前提下，可以在形式或者细节上做出改变。

Claims

1.一种电阻随机存储器，包括存储阵列、行译码器、列译码器、列选通管、写驱动电路、读驱动电路和输入／输出缓冲模块，其特征在于，还包括检测电阻和比较器，检测电阻用于反馈写操作时写驱动电路偏置于存储阵列中的被写存储单元的阻值变化，并将所述反馈的信号输入比较器，比较器的输出信号输入至写驱动电路，以使所写存储单元被写操作成功后自动关闭写驱动电路；

所述检测电阻的一端耦接于所述写驱动电路的输出端，所述检测电阻的另一端同时耦接于列选通管和比较器的第一输入端；参考电压输入至比较器的第二输入端，所述比较器的输出端耦接于所述写驱动电路的使能端。

2.根据权利要求1所述的电阻随机存储器，其特征在于，还包括：

延时单元，以及MOS管；

所述延时单元同时输入写驱动电路的写操作使能信号，延时单元的输出端耦接于MOS管的栅极，所述MOS管的源极／漏极输入特定电平信号，所述MOS管的漏极／源极耦接于所述比较器的输出端。

3.如权利要求1所述的电阻随机存储器，其特征在于，所述存储阵列包括多个由存储介质和选通管组成的存储单元，所述写操作为将存储介质由低阻态写为高阻态的写“0”操作。

4.如权利要求3所述的电阻随机存储器，其特征在于所述存储介质为具有存储特性的Cu_xO、WO_y、镍的氧化物、钛的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、铪的氧化物、钼的氧化物、锌的氧化物、SrZrO₃或PbZrTiO₃，其中，1<x≤2、1<y≤3。

5.如权利要求1所述的电阻随机存储器，其特征在于，还包括并联于所述检测电阻的两端的开关；在进行读操作时，所述开关导通；在进行由高阻态写为低阻态的写“1”操作时，所述开关导通；在进行由低阻态写为高阻态的写“0”操作时，所述开关断开。

6.如权利要求2所述的电阻随机存储器，其特征在于，所述MOS管为PMOS管，所述MOS管的漏极／源极和所述比较器的输出端同时连接于所述写驱动电路的使能端，所述MOS管的源极／漏极接高电平的电源；所述写操作使能信号为低电平时，代表不输出写操作信号，同时，PMOS管导通，写驱动电路的使能端置高电平，写驱动电路有效；所述写操作使能信号为高电平时，代表输出写操作信号，同时，PMOS管关断，写驱动电路的使能端受比较器的输出端控制。