CN107145805B - 一种flash/mtp内部数据防误擦写的实现方法 - Google Patents

一种flash/mtp内部数据防误擦写的实现方法 Download PDF

Info

Publication number
CN107145805B
CN107145805B CN201710168401.1A CN201710168401A CN107145805B CN 107145805 B CN107145805 B CN 107145805B CN 201710168401 A CN201710168401 A CN 201710168401A CN 107145805 B CN107145805 B CN 107145805B
Authority
CN
China
Prior art keywords
chip
flash
mtp
signal
erase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710168401.1A
Other languages
English (en)
Other versions
CN107145805A (zh
Inventor
彭永林
张伟伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipsea Technologies Shenzhen Co Ltd
Original Assignee
Chipsea Technologies Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipsea Technologies Shenzhen Co Ltd filed Critical Chipsea Technologies Shenzhen Co Ltd
Priority to CN201710168401.1A priority Critical patent/CN107145805B/zh
Publication of CN107145805A publication Critical patent/CN107145805A/zh
Application granted granted Critical
Publication of CN107145805B publication Critical patent/CN107145805B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种FLASH/MTP内部数据防误擦写的实现方法，其特征在于该方法包括如下步骤：步骤1、将需要保护关键信号进行逻辑运算，获取关键信号；步骤2、将关键信号在存储器IP内部再次跟1bit触发器输出的值进行相与运算，在关键信号起作用时相与的结果为1，视为关键信号有效，针对关键信号有效的情况进行擦、写操作。本发明所实现的方法，通过对关键信号进行保护，既可以保护存储器的数据，提高可靠性，也可以用于定位芯片运行不正常甚至死机是芯片问题还是存储器问题。

Description

一种FLASH/MTP内部数据防误擦写的实现方法
技术领域
本发明属于存储器技术领域，特别涉及一种芯片数据防误擦写的方法。
背景技术
现在的芯片存储器应用中，会经常出现存储器数据被误擦写而导致芯片运行不正常甚至死机的严重问题。通常来说，存储器关键信号，很容易受到芯片内部的组合逻辑干扰或者电源不稳定干扰等，导致存储器出现不可控的现象，出现内部数据被误擦写。同时在芯片测试中，遇到存储器数据被误擦写现象，有时难以确定是芯片问题还是存储器问题。
如专利申请200810227986.0公开了一种防止存储器被误擦写的保护方法，该方法通过对FLASH/EEPROM进行擦或写操作之前，先写入一串特定的命令字，只有在命令字都正确的情况下，FLASH/EEPROM才会真正的启动擦写命令，这样也就能有效防止FLASH/EEPROM被误擦写的发生，保证了芯片数据的安全。然而，该方法需要定义特定的命令字，对于不同的FLASH/EEPROM需要针对地进行定义，不能适用大部分FLASH/EEPROM的应用，且容易引起误操作，而且难以确定是芯片问题还是存储器问题。
发明内容
基于此，因此本发明的首要目地是提供一种FLASH/MTP内部数据防误擦写的实现方法，该方法能够解决存储器被误擦写的问题，提高芯片的可靠性，且能够区分芯片问题还是存储器问题。
本发明的另一个目地在于提供一种FLASH/MTP内部数据防误擦写的实现方法，该方法使用简单的两个1位D触发器以及几个与门即可实现，实现简便，成本低廉。
为实现上述目的，本发明的技术方案为：
一种FLASH/MTP内部数据防误擦写的实现方法，其特征在于该方法包括如下步骤：
步骤1、将需要保护关键信号进行逻辑运算，即跟1bit触发器输出的值相与运算，获取关键信号；那么即在触发器输出的值为0时，相与的结果为0，视为关键信号失效，触发器输出的值为1时，在关键信号起作用时相与的结果为1，视为关键信号有效；
步骤2、将关键信号在存储器IP内部再次跟1bit触发器输出的值进行相与运算，那么同理，即在触发器输出的值为0时，相与的结果为0，视为关键信号失效，触发器输出的值为1时，在关键信号起作用时相与的结果为1，视为关键信号有效，针对关键信号有效的情况进行擦、写操作。
通常，在默认情况下，触发器的默认值为0，只有在程序真正去操作擦写存储器IP时，才会把触发器置高为1，且2bit触发器都置高为1。所以在环境影响、电压影响芯片的情况，导致擦写信号有误动作，而因为触发器为0，即使会因为环境或电压影响芯片寄存器改变其中1bit寄存器值为1，但因为另外1bit寄存器还是为0，则擦写等关键信号失效，会使得擦写等关键信号失效，不会改写存储器IP数据，实现保护数据的机制，增加了可靠性。
本发明的思路是：为了不让存储器发生数据被误改写，即要确保擦除或者写的动作不会发生，必须要把擦、写相关的关键信号进行保护，防止在芯片运行中对存储器进行不该有的操作。单纯的软件控制，并不能完全实现保护作用，因此需要结合硬件进行改进，才能达到擦、写保护可靠稳定的效果。
进一步，对于存储器为华虹的FLASH IP，就需要把PROG，ERASE，PE三个关键信号进行保护操作。让芯片在不同的方案程序运行中，PROG、ERASE、PE三个关键信号不会随意发生变化，以免导致FLASH内部出现错误的时序操作，误改写数据。
更进一步，对于存储器为华虹的FLASH IP，防误擦写的具体流程为：
第1步，将1位D触发器Reg0out输出，与芯片写信号chip_prog，擦除信号chip_erase以及PUMP使能信号chip_pe分别进行逻辑运算。
逻辑运算单元为与门，chip_prog、chip_erase以及chip_pe分别接入一个与门，一共3个与门。
第2步，将第一步的逻辑单元输出结果，分别接入FLASH IP的PROG、ERASE、PE端口；即chip_prog的逻辑运算结果接入PROG，端口擦除信号chip_erase的逻辑运算结果接入ERASE端口，使能信号chip_pe的逻辑运算结果接入PE端口。
第3步，将另一个1位D触发器Reg1out输出至FLASH IP的HVABLE保护端口，此端口为FLASH IP内部需加入的控制信号。
第4步、将HVABLE控制信号与FLASH IP内部组合逻辑写信号flash_prog，擦除信号flash_erase以及PUMP使能信号flash_pe分别进行逻辑运算。
逻辑运算单元为与门，flash_prog、flash_erase以及flash_pe分别对于一个与门，一共3个与门。
进一步，对于MTP，就需要把写信号write、片选CS、高压使能HVEN等需要关注的关键信号进行保护。
更进一步，所述MTP的防误擦写的处理流程为：
第1步，将1位D触发器Reg0out输出，与芯片写信号chip_wr，片选信号chip_cs以及PUMP使能信号chip_hven分别进行逻辑运算。
逻辑运算单元为与门，chip_wr、chip_cs以及、chip_hven分别对应一个与门，一共3个与门。
第2步，将第一步的逻辑单元输出结果，接入MTP IP的WR、CS、HVEN端口。即chip_wr的逻辑运算结果接入WR，片选信号chip_cs的逻辑运算结果接入CS，PUMP使能信号chip_hven的逻辑运算结果接入HVEN。
第3步，将另一个1位D触发器Reg1out输出至MTP IP的HVABLE保护端口，此端口为MTP IP内部需加入的控制信号。
第4步、将HVABLE控制信号与MTP IP内部组合逻辑写信号mtp_wr，片选信号mtp_cs以及PUMP使能信号mtp_hven分别进行逻辑运算。逻辑运算单元为与门，mtp_wr、mtp_cs以及mtp_hven分别对应一个与门，一共3个与门。
本发明所实现的方法，通过对关键信号进行保护，既可以保护存储器的数据，提高可靠性，也可以用于定位芯片运行不正常甚至死机是芯片问题还是存储器问题。
同时，该方法使用简单的两个1位D触发器以及几个与门即可实现，实现简便，成本低廉。
附图说明
图1是本发明所实施方法的应用于华虹的FLASH的示意图。
图2是本发明所实施方法的应用于MTP的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明所实现的FLASH/MTP内部数据防误擦写的实现方法，其主要包括如下步骤：
步骤1、将需要保护关键信号进行逻辑运算，即跟1bit触发器输出的值相与运算，获取关键信号；那么即在触发器输出的值为0时，相与的结果为0，视为关键信号失效，触发器输出的值为1时，在关键信号起作用时相与的结果为1，视为关键信号有效；
步骤2、将关键信号在存储器IP内部再次跟1bit触发器输出的值进行相与运算，那么同理，即在触发器输出的值为0时，相与的结果为0，视为关键信号失效，触发器输出的值为1时，在关键信号起作用时相与的结果为1，视为关键信号有效，针对关键信号有效的情况进行擦、写操作。
通常，在默认情况下，触发器的默认值为0，只有在程序真正去操作擦写存储器IP时，才会把触发器置高为1。所以在环境影响、电压影响芯片的情况，导致擦写信号有误动作，而因为触发器为0，会使得擦写等关键信号失效，不会改写存储器IP数据，实现保护数据的机制。
据此，其具体的应用参见图1，为本发明所实现以华虹的FLASH IP作为芯片存储器描述具体实施方案。图中所示：
第1步，将1位D触发器Reg1out输出，与芯片写信号chip_prog，擦除信号chip_erase以及PUMP使能信号chip_pe分别进行逻辑运算。逻辑运算单元为与门，chip_prog、chip_erase以及chip_pe分别接入一个与门，一共3个与门。
第2步，将第一步的逻辑单元输出结果，分别接入FLASH IP的PROG、ERASE、PE端口。即chip_prog的逻辑运算结果接入PROG，端口擦除信号chip_erase的逻辑运算结果接入ERASE端口，使能信号chip_pe的逻辑运算结果接入PE端口。
第3步，将另一个1位D触发器Reg0out输出至FLASH IP的HVABLE保护端口，此端口为FLASH IP内部需加入的控制信号。
第4步、将HVABLE控制信号与FLASH IP内部组合逻辑写信号flash_prog，擦除信号flash_erase以及PUMP使能信号flash_pe分别进行逻辑运算。逻辑运算单元为与门，flash_prog、flash_erase以及flash_pe分别对于一个与门，一共3个与门。此操作为FLASH IP内部实行。
由此，实现对关键信号的擦、写保护。
另一种具体的应用参见图2，图中所示MTP的防误擦写的处理流程为：
第1步，将1位D触发器Reg1out输出，与芯片写信号chip_wr，片选信号chip_cs以及PUMP使能信号chip_hven分别进行逻辑运算。
逻辑运算单元为与门，chip_wr、chip_cs以及、chip_hven分别对应一个与门，一共3个与门。
第2步，将第一步的逻辑单元输出结果，接入MTP IP的WR、CS、HVEN端口。即chip_wr的逻辑运算结果接入WR，片选信号chip_cs的逻辑运算结果接入CS，PUMP使能信号chip_hven的逻辑运算结果接入HVEN。
第3步，将另一个1位D触发器Reg0out输出至MTP IP的HVABLE保护端口，此端口为MTP IP内部需加入的控制信号。
第4步、将HVABLE控制信号与MTP IP内部组合逻辑写信号mtp_wr，片选信号mtp_cs以及PUMP使能信号mtp_hven分别进行逻辑运算。逻辑运算单元为与门，mtp_wr、mtp_cs以及mtp_hven分别对应一个与门，一共3个与门。此操作为MTP IP内部实行。
因此，本发明所实现的方法，通过对关键信号进行保护，既可以保护存储器的数据，提高可靠性，也可以用于定位芯片运行不正常甚至死机是芯片问题还是存储器问题。
同时，该方法使用简单的两个1位D触发器以及几个与门即可实现，实现简便，成本低廉。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种FLASH/MTP内部数据防误擦写的实现方法，其特征在于该方法包括如下步骤：
步骤1、将需要保护关键信号进行逻辑运算，即跟1bit触发器输出的值相与运算，获取关键信号；
步骤2、将关键信号在存储器IP内部再次跟1bit触发器输出的值进行相与运算，在触发器输出的值为0时，相与的结果为0，视为关键信号失效，触发器输出的值为1时，在关键信号起作用时相与的结果为1，视为关键信号有效，针对关键信号有效的情况进行擦、写操作；
步骤1中，在触发器输出的值为0时，相与的结果为0，视为关键信号失效，触发器输出的值为1时，在关键信号起作用时相与的结果为1，视为关键信号有效；
对于存储器为华虹的FLASH IP，就需要把PROG，ERASE，PE三个关键信号进行保护操作；
对于存储器为华虹的FLASH IP，防误擦写的具体流程为：
第1步，将1位D触发器Reg1out输出，与芯片写信号chip_prog，擦除信号chip_erase以及PUMP使能信号chip_pe分别进行逻辑运算；
第2步，将第一步的逻辑单元输出结果，分别接入FLASH IP的PROG、ERASE、PE端口；即chip_prog的逻辑运算结果接入PROG，端口擦除信号chip_erase的逻辑运算结果接入ERASE端口，使能信号chip_pe的逻辑运算结果接入PE端口；
第3步，将另一个1位D触发器Reg0out输出至FLASH IP的HVABLE保护端口，此端口为FLASH IP内部需加入的控制信号；
第4步、将HVABLE控制信号与FLASH IP内部组合逻辑写信号flash_prog，擦除信号flash_erase以及PUMP使能信号flash_pe分别进行逻辑运算。
2.如权利要求1所述的FLASH/MTP内部数据防误擦写的实现方法，其特征在于第1步中，逻辑运算单元为与门，chip_prog、chip_erase以及chip_pe分别接入一个与门，一共3个与门。
3.如权利要求1所述的FLASH/MTP内部数据防误擦写的实现方法，其特征在于第4步中，逻辑运算单元为与门，flash_prog、flash_erase以及flash_pe分别对于一个与门，一共3个与门。
4.如权利要求1所述的FLASH/MTP内部数据防误擦写的实现方法，其特征在于第1步中，对于MTP，就需要把写信号write、片选CS、高压使能HVEN的关键信号进行保护。
5.如权利要求4所述的FLASH/MTP内部数据防误擦写的实现方法，其特征在于所述MTP的防误擦写保护处理流程：
第1步，将1位D触发器Reg1out输出，与芯片写信号chip_wr，片选信号chip_cs以及PUMP使能信号chip_hven分别进行逻辑运算；
第2步，将第一步的逻辑单元输出结果，接入MTP IP的WR、CS、HVEN端口,即chip_wr的逻辑运算结果接入WR，片选信号chip_cs的逻辑运算结果接入CS，PUMP使能信号chip_hven的逻辑运算结果接入HVEN；
第3步，将另一个1位D触发器Reg0out输出至MTP IP的HVABLE保护端口，此端口为MTPIP内部需加入的控制信号；
第4步、将HVABLE控制信号与MTP IP内部组合逻辑写信号mtp_wr，片选信号mtp_cs以及PUMP使能信号mtp_hven分别进行逻辑运算。
6.如权利要求5所述的FLASH/MTP内部数据防误擦写的实现方法，其特征在于第1步中，逻辑运算单元为与门，chip_wr、chip_cs以及chip_hven分别对应一个与门，一共3个与门。
7.如权利要求5所述的FLASH/MTP内部数据防误擦写的实现方法，其特征在于第4步中，逻辑运算单元为与门，mtp_wr、mtp_cs以及mtp_hven分别对应一个与门，一共3个与门。
CN201710168401.1A 2017-03-21 2017-03-21 一种flash/mtp内部数据防误擦写的实现方法 Active CN107145805B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710168401.1A CN107145805B (zh) 2017-03-21 2017-03-21 一种flash/mtp内部数据防误擦写的实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710168401.1A CN107145805B (zh) 2017-03-21 2017-03-21 一种flash/mtp内部数据防误擦写的实现方法

Publications (2)

Publication Number Publication Date
CN107145805A CN107145805A (zh) 2017-09-08
CN107145805B true CN107145805B (zh) 2020-01-17

Family

ID=59783485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710168401.1A Active CN107145805B (zh) 2017-03-21 2017-03-21 一种flash/mtp内部数据防误擦写的实现方法

Country Status (1)

Country Link
CN (1) CN107145805B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110321078B (zh) * 2019-06-18 2022-06-17 海芯科技(厦门)有限公司 一种防止系统受干扰误擦写单片机mtp数据的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1378145A (zh) * 2001-04-04 2002-11-06 华邦电子股份有限公司 保护可覆写式非易失性存储器免于数据毁损的装置及方法
JP2004171536A (ja) * 2002-05-29 2004-06-17 Hagiwara Sys-Com:Kk Ｕｓｂストレージデバイス及びプログラム
JP2004295964A (ja) * 2003-03-26 2004-10-21 Sanyo Electric Co Ltd 誤書込み防止回路および該誤書込み防止回路を含む半導体装置
CN101089997A (zh) * 2006-06-12 2007-12-19 景曙光 存储器电路
CN201465572U (zh) * 2009-05-15 2010-05-12 Tcl集团股份有限公司 防错误读写存储器
CN201607723U (zh) * 2009-12-25 2010-10-13 康佳集团股份有限公司 存储器写保护电路
CN102169720A (zh) * 2010-02-25 2011-08-31 复旦大学 一种消除过写、误写现象的电阻随机存储器
CN105279094A (zh) * 2014-06-09 2016-01-27 中兴通讯股份有限公司 NAND Flash操作处理方法、装置及逻辑器件

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1378145A (zh) * 2001-04-04 2002-11-06 华邦电子股份有限公司 保护可覆写式非易失性存储器免于数据毁损的装置及方法
JP2004171536A (ja) * 2002-05-29 2004-06-17 Hagiwara Sys-Com:Kk Ｕｓｂストレージデバイス及びプログラム
JP2004295964A (ja) * 2003-03-26 2004-10-21 Sanyo Electric Co Ltd 誤書込み防止回路および該誤書込み防止回路を含む半導体装置
CN101089997A (zh) * 2006-06-12 2007-12-19 景曙光 存储器电路
CN201465572U (zh) * 2009-05-15 2010-05-12 Tcl集团股份有限公司 防错误读写存储器
CN201607723U (zh) * 2009-12-25 2010-10-13 康佳集团股份有限公司 存储器写保护电路
CN102169720A (zh) * 2010-02-25 2011-08-31 复旦大学 一种消除过写、误写现象的电阻随机存储器
CN105279094A (zh) * 2014-06-09 2016-01-27 中兴通讯股份有限公司 NAND Flash操作处理方法、装置及逻辑器件

Also Published As

Publication number Publication date
CN107145805A (zh) 2017-09-08

Similar Documents

Publication Publication Date Title
CN100594551C (zh) 保护集成电路免于错误操作的方法和装置
JP5535547B2 (ja) セキュアメモリインターフェース
KR102669909B1 (ko) 메모리 시스템 및 그것의 동작 방법
US7953913B2 (en) Peripheral device locking mechanism
US9104890B2 (en) Data processing device and a secure memory device including the same
KR100791006B1 (ko) 싱글레벨 셀 및 멀티레벨 셀을 구비하는 반도체 메모리장치 및 그 구동방법
CN111625286B (zh) 一种星载dsp程序外部引导加载方法及加载系统
TW201711049A (zh) 用來管理一記憶裝置之方法以及記憶裝置與控制器
US10067826B2 (en) Marker programming in non-volatile memories
JPH1050078A (ja) 電気的に消去およびプログラムが可能なリード・オンリ・メモリの消去およびプログラミング保護方法および装置
CN110968254B (zh) 一种非易失性存储器的分区保护方法及装置
US11830551B2 (en) Memory plane access management
KR20080017089A (ko) 플래시 프로그램 메모리를 구비한 마이크로컨트롤러에서프로그램 브레이크 포인트를 제공하는 메커니즘
CN107145805B (zh) 一种flash/mtp内部数据防误擦写的实现方法
US7657795B2 (en) Method and apparatus for writing to a target memory page of a memory
US8621643B2 (en) Semiconductor device
CN110647764B (zh) 针对用户态非易失性内存文件系统的保护方法及系统
WO2001061503A1 (en) Nonvolatile memory
US10254994B2 (en) Methods for migrating data to avoid read disturbance and apparatuses using the same
US6556476B1 (en) Non-volatile memory data protection
JP2003051195A (ja) 半導体記憶装置
US10204699B2 (en) Methods for migrating data to avoid read disturbance and apparatuses using the same
CN116628767B (zh) 一种预防系统启动后flash系统固件攻击方法及flash控制器
US20230063057A1 (en) Memory access managment
CN112685802A (zh) Flash芯片读取控制方法、装置、存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant