TW201711049A - 用來管理一記憶裝置之方法以及記憶裝置與控制器 - Google Patents

用來管理一記憶裝置之方法以及記憶裝置與控制器 Download PDF

Info

Publication number
TW201711049A
TW201711049A TW104128979A TW104128979A TW201711049A TW 201711049 A TW201711049 A TW 201711049A TW 104128979 A TW104128979 A TW 104128979A TW 104128979 A TW104128979 A TW 104128979A TW 201711049 A TW201711049 A TW 201711049A
Authority
TW
Taiwan
Prior art keywords
write command
volatile memory
memory cell
data
bits
Prior art date
Application number
TW104128979A
Other languages
English (en)
Other versions
TWI566253B (zh
Inventor
楊宗杰
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Priority to TW104128979A priority Critical patent/TWI566253B/zh
Priority to US15/163,686 priority patent/US9570183B1/en
Priority to CN201610352137.2A priority patent/CN106484316B/zh
Priority to CN201910468500.0A priority patent/CN110335635B/zh
Priority to KR1020160080056A priority patent/KR101819014B1/ko
Application granted granted Critical
Publication of TWI566253B publication Critical patent/TWI566253B/zh
Publication of TW201711049A publication Critical patent/TW201711049A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3422—Circuits or methods to evaluate read or write disturbance in nonvolatile memory, without steps to mitigate the problem
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本發明提供一種用來管理一記憶裝置之方法以及其相關之記憶裝置與控制器，該方法包含：傳送一最後寫入指令至該記憶裝置中之特定非揮發性記憶體元件以寫入一組資料至該特定非揮發性記憶體元件中之特定區塊，而非傳送一第一寫入指令與一第二寫入指令中之任一者至特定非揮發性記憶體元件，其中該些寫入指令分別用於不同次寫入相同位置以確保資料正確；以及於寫入該組資料至該特定區塊之後，傳送一讀取指令至該特定非揮發性記憶體元件以自該特定區塊讀取該組資料之儲存資料，並檢查該儲存資料是否和該組資料吻合以判斷該特定區塊是否為壞區塊。

Description

用來管理一記憶裝置之方法以及記憶裝置與控制器
本發明係有關於快閃記憶體（Flash Memory）之控制，尤指一種用來管理一記憶裝置之方法以及其相關之記憶裝置與控制器。
近年來由於快閃記憶體的技術不斷地發展，各種可攜式記憶裝置（例如：符合SD/MMC、CF、MS、XD標準之記憶卡）被廣泛地實施於諸多應用中。因此，這些可攜式記憶裝置中之快閃記憶體的存取控制遂成為相當熱門的議題。
以常用的NAND型快閃記憶體而言，其主要可區分為單階細胞（Single Level Cell, SLC）與多階細胞（Multiple Level Cell, MLC）兩大類之快閃記憶體。單階細胞快閃記憶體中之每個被當作記憶細胞（Memory Cell； 亦可稱為「記憶單元」）的電晶體只有兩種電荷值，分別用來表示邏輯值0與邏輯值1。另外，多階細胞快閃記憶體中之每個被當作記憶細胞的電晶體的儲存能力則被充分利用，係採用較高的電壓來驅動，以透過不同級別的電壓在一個電晶體中記錄多個位元之資訊（例如：00、01、11、10）；理論上，多階細胞快閃記憶體的記錄密度可以達到單階細胞快閃記憶體的記錄密度之兩倍以上，這對於曾經在發展過程中遇到瓶頸的NAND型快閃記憶體之相關產業而言，是非常好的消息。
相較於單階細胞快閃記憶體，由於多階細胞快閃記憶體之價格較便宜，並且在有限的空間裡可提供較大的容量，故多階細胞快閃記憶體很快地成為市面上之可攜式記憶裝置競相採用的主流。依據相關技術，由於某些類型的多階細胞快閃記憶體的運作複雜，故某些問題就產生了。例如：採用這些類型的多階細胞快閃記憶體之傳統的記憶裝置在出廠前之初始化（Initialization；於某些狀況下亦可稱為「開卡」）的時間會大幅地增加，使得相關成本（諸如時間成本、人力成本）也對應地增加。因此，需要一種新穎的方法來加強對記憶裝置之控制，以在不產生副作用的狀況下提升初始化之效率。
因此，本發明之目的之一在於提供一種用來管理一記憶裝置之方法以及其相關之記憶裝置與控制器，以解決上述問題。
本發明之另一目的在於提供一種用來管理一記憶裝置之方法以及其相關之記憶裝置與控制器，以提昇記憶裝置之運作效能並節省相關成本（諸如時間成本、人力成本）。
本發明之至少一較佳實施例中提供一種用來管理一記憶裝置之方法，該記憶裝置包含至少一非揮發性（Non-volatile, NV）記憶體元件，每一非揮發性記憶體元件包含複數個區塊（Block），該方法包含有下列步驟：傳送一最後寫入指令至該至少一非揮發性記憶體元件中之一特定非揮發性記憶體元件以寫入一組資料至該特定非揮發性記憶體元件中之一特定區塊，而非傳送一第一寫入指令與一第二寫入指令中之任一者至該特定非揮發性記憶體元件，其中該第一寫入指令、該第二寫入指令、與該最後寫入指令係分別用來於不同次將相同資料寫入該至少一非揮發性記憶體元件中之相同位置，以確保該相同資料被正確地儲存；以及於寫入該組資料至該特定區塊之後，傳送一讀取指令至該特定非揮發性記憶體元件以自該特定區塊讀取該組資料之儲存資料，並檢查該儲存資料是否和該組資料吻合以判斷該特定區塊是否為壞區塊。
本發明於提供上述方法之同時，亦對應地提供一種記憶裝置，包含有：至少一非揮發性記憶體元件，每一非揮發性記憶體元件包含複數個區塊；以及一控制器，用來控制該至少一非揮發性記憶體元件，該控制器包含一處理單元，以依據內嵌於該處理單元或接收自該處理單元之外之一程式碼來管理該記憶裝置。另外，該控制器傳送一最後寫入指令至該至少一非揮發性記憶體元件中之一特定非揮發性記憶體元件以寫入一組資料至該特定非揮發性記憶體元件中之一特定區塊，而非傳送一第一寫入指令與一第二寫入指令中之任一者至該特定非揮發性記憶體元件，其中該第一寫入指令、該第二寫入指令、與該最後寫入指令係分別用來於不同次將相同資料寫入該至少一非揮發性記憶體元件中之相同位置，以確保該相同資料被正確地儲存。此外，於寫入該組資料至該特定區塊之後，該控制器傳送一讀取指令至該特定非揮發性記憶體元件以自該特定區塊讀取該組資料之儲存資料，並檢查該儲存資料是否和該組資料吻合以判斷該特定區塊是否為壞區塊。
本發明於提供上述方法之同時，亦對應地提供一種記憶裝置之控制器，該記憶裝置包含至少一非揮發性記憶體元件，每一非揮發性記憶體元件包含複數個區塊，該控制器包含有：一處理單元，用來依據內嵌於該處理單元或接收自該處理單元之外之一程式碼來管理該記憶裝置。另外，該控制器傳送一最後寫入指令至該至少一非揮發性記憶體元件中之一特定非揮發性記憶體元件以寫入一組資料至該特定非揮發性記憶體元件中之一特定區塊，而非傳送一第一寫入指令與一第二寫入指令中之任一者至該特定非揮發性記憶體元件，其中該第一寫入指令、該第二寫入指令、與該最後寫入指令係分別用來於不同次將相同資料寫入該至少一非揮發性記憶體元件中之相同位置，以確保該相同資料被正確地儲存。此外，於寫入該組資料至該特定區塊之後，該控制器傳送一讀取指令至該特定非揮發性記憶體元件以自該特定區塊讀取該組資料之儲存資料，並檢查該儲存資料是否和該組資料吻合以判斷該特定區塊是否為壞區塊。
本發明的好處之一是，相較於相關技術，本發明之方法、記憶裝置、與控制器可大幅地省下記憶裝置於出廠前之初始化（Initialization；於某些狀況下亦可稱為「開卡」）的時間，其中上述之初始化通常於記憶裝置剛製造完成時進行。因此，本發明提供較相關技術更佳的效能，並可節省相關成本（諸如時間成本、人力成本）。
請參考第1圖，其繪示依據本發明一第一實施例之一種記憶裝置100的示意圖。記憶裝置100包含：一處理單元110，一揮發性（Volatile）記憶體120，一傳輸介面130，複數個非揮發性（Non-volatile, NV）記憶體元件140_0、140_1、…、與140_N（符號「N」代表一正整數）諸如(N + 1)個快閃晶片，以及一匯流排150。於典型狀況下，於傳輸介面130耦接至一主裝置（未顯示於第1圖）之後，該主裝置可透過傳輸介面130來存取（Access）記憶裝置100。舉例來說，該主裝置可代表一個人電腦，例如一膝上型電腦或一桌上型電腦。
處理單元110可依據內嵌於處理單元110中或接收自處理單元110之外的程式碼（未顯示）來管理記憶裝置100。例如：該程式碼可為內嵌於處理單元110之硬體碼，尤其是一唯讀記憶體碼（ROM code）。又例如：該程式碼可為接收自處理單元110之外的韌體碼。尤其是，處理單元110係用來控制揮發性記憶體120、傳輸介面130、非揮發性記憶體元件140_0、140_1、…、與140_N、以及匯流排150。本實施例之處理單元110可為一高級縮減指令集電腦機器（Advanced Reduced Instruction Set Computer Machine, Advanced RISC Machine, ARM）處理器或一亞哥縮減指令集電腦核心（Argonaut RISC Core, ARC）處理器。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之不同的變化例，處理單元110可為其它種處理器。依據本實施例之某些的變化例，處理單元110可從記憶裝置100之外的一個外部電子裝置（諸如個人電腦）接收某些指令，並且依據這些指令進行記憶裝置100於出廠前之初始化（Initialization；於某些狀況下亦可稱為「開卡」），其中上述之初始化通常於記憶裝置100剛製造完成時進行。此狀況下，執行於該外部電子裝置中關於對應的初始化流程之程式亦可視為上述之接收自處理單元110之外的程式碼的例子。
另外，揮發性記憶體120可用來儲存一全域頁位址鏈結表（Global Page Address Linking Table）、該主裝置所存取之資料、以及用來存取記憶裝置100之其它所需資訊。本實施例之揮發性記憶體120可為一動態隨機存取記憶體（Dynamic Random Access Memory, DRAM）或一靜態隨機存取記憶體（Static Random Access Memory, SRAM）。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之不同的變化例，揮發性記憶體120可為其它種揮發性記憶體。例如：揮發性記憶體120可包含一靜態隨機存取記憶體（Static Random Access Memory, SRAM）。
依據本實施例，第1圖所示之傳輸介面130係用來傳輸資料以及該主裝置與記憶裝置100之間的指令，其中傳輸介面130符合一特定通訊標準諸如串列高級技術附件（Serial Advanced Technology Attachment, SATA）標準、並列高級技術附件（Parallel Advanced Technology Attachment, PATA）標準、或通用序列匯流排（Universal Serial Bus, USB）標準。例如：記憶裝置100係一設置於該主裝置中之固態硬碟（Solid State Drive, SSD），且該特定通訊標準可為用來實施該主裝置之內部通訊的一些典型通訊標準，諸如串列高級技術附件標準或並列高級技術附件標準。又例如：記憶裝置100係一固態硬碟且位於該主裝置之外，並且該特定通訊標準可為用來實施該主裝置之外部通訊的一些典型通訊標準，諸如通用序列匯流排標準。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之不同的變化例，記憶裝置100可為一可攜式記憶裝置諸如一記憶卡，且該特定通訊標準可為用來實施一記憶卡之輸入／輸出介面的一些典型通訊標準，諸如安全數碼（Secure Digital, SD）標準或小型快閃（Compact Flash, CF）標準。
另外，非揮發性記憶體元件140_0、140_1、…、與140_N係用來儲存資料，其中非揮發性記憶體元件140_0、140_1、…、與140_N可為（但不限於）NAND型快閃晶片。匯流排150係用來耦接處理單元110、揮發性記憶體120、傳輸介面130、和非揮發性記憶體元件140_0、140_1、…、與140_N，以及用來進行其通訊。於本實施例中，第1圖所示架構中除了非揮發性記憶體元件140_0、140_1、…、與140_N之外的部分可整合成一控制器，尤其是一積體電路（Integrated Circuit, IC）諸如一控制器晶片，其中該控制器係用來控制記憶裝置100中之至少一非揮發性記憶體元件諸如非揮發性記憶體元件140_0、140_1、…、與140_N，故可視為記憶裝置100之控制器。
於本實施例中，第1圖所示之非揮發性記憶體元件140_0、140_1、…、與140_N中之每一非揮發性記憶體元件，諸如非揮發性記憶體元件140_n，可包含複數個區塊（Block），其中非揮發性記憶體元件140_n於本實施例中可稱為一快閃晶片，而索引n可代表落入區間[0, N]的範圍內之任一整數。尤其是，每一區塊可包含複數頁，而每一頁可包含複數個區段。例如，一區段可為最小讀取單位。換言之，在一讀取運作期間，處理單元110可讀取一個區段或複數個區段。這只是為了說明的目的而已，並非對本發明之限制。
第2圖為依據本發明一實施例之一種用來管理一記憶裝置之方法200。該方法可應用於第1圖所示之記憶裝置100，尤其是上述之控制器（例如：透過處理單元110執行上述程式碼之記憶體控制器），其中執行上述程式碼之該控制器係用來控制上述之至少一非揮發性記憶體元件諸如第1圖所示之非揮發性記憶體元件140_0、140_1、…、與140_N。該方法說明如下：
於步驟210中，該控制器傳送一最後寫入指令至上述之至少一非揮發性記憶體元件中之一特定非揮發性記憶體元件（例如：非揮發性記憶體元件140_n）以寫入一組資料至該特定非揮發性記憶體元件中之一特定區塊，而非傳送一第一寫入指令與一第二寫入指令中之任一者至該特定非揮發性記憶體元件，其中該第一寫入指令、該第二寫入指令、與該最後寫入指令係分別用來於不同次將相同資料寫入上述之至少一非揮發性記憶體元件中之相同位置，以確保該相同資料被正確地儲存。例如：該組資料可包含一預定型樣（Pattern）之資料。這只是為了說明的目的而已，並非對本發明之限制。
於步驟220中，於寫入該組資料至該特定區塊之後，該控制器傳送一讀取指令至該特定非揮發性記憶體元件以自該特定區塊讀取該組資料之儲存資料（亦即，該組資料之儲存結果），並檢查該儲存資料是否和該組資料吻合以判斷該特定區塊是否為壞區塊。例如：當該儲存資料和該組資料不吻合時，該控制器判斷該特定區塊為壞區塊，並可將該特定區塊記錄為壞區塊。又例如：當該儲存資料和該組資料吻合時，該控制器判斷該特定區塊為好區塊，並可將該特定區塊記錄為好區塊。
於步驟230中，該控制器檢查是否應當停止。當偵測到應當停止時（例如：待檢查之區塊都檢查完畢），則結束第2圖所示之工作流程；否則，重新進入步驟210。如第2圖所示，步驟210與步驟220之運作可以重複地進行，以逐區塊地進行多個區塊之品質掃描測試，尤其是，該控制器可逐區塊地進行非揮發性記憶體元件140_n內之至少一部分（例如：一部分區塊、或全部的區塊）之品質掃描測試，直到非揮發性記憶體元件140_n內之上述至少一部分（例如：一部分區塊、或全部的區塊）都檢查完畢。這只是為了說明的目的而已，並非對本發明之限制。例如：該控制器可逐區塊地進行上述之至少一非揮發性記憶體元件內之多個非揮發性記憶體元件（例如：一部分非揮發性記憶體元件、或全部的非揮發性記憶體元件）內之全部的區塊之品質掃描測試，直到上述之多個非揮發性記憶體元中的每一非揮發性記憶體元件內之全部的區塊都檢查完畢。
依據本實施例，在上述之至少一非揮發性記憶體元件中之任一非揮發性記憶體元件之一區塊之一記憶細胞（Memory Cell）被用來儲存複數個位元的狀況下，該複數個位元需被重複地寫入該記憶細胞達一預定次數以使該記憶細胞於該特定非揮發性記憶體元件當中被正確地程式化（Programmed），以致該複數個位元中之每一位元均正確地儲存於該記憶細胞以供進一步讀取，其中該預定次數大於一。尤其是，該第一寫入指令係用來指示所述任一非揮發性記憶體元件中之一內部控制電路第一次將該複數個位元寫入該記憶細胞，而該第二寫入指令係用來指示該內部控制電路第二次將該複數個位元寫入該記憶細胞，且該最後寫入指令係用來指示該內部控制電路末次將該複數個位元寫入該記憶細胞。例如：該預定次數可等於三，並且該最後寫入指令係用來指示該內部控制電路第三次將該複數個位元寫入該記憶細胞。
請注意，於本實施例中，針對寫入該相同資料，該內部控制電路因應該第一寫入指令所進行的運作之忙碌時間通常小於該內部控制電路因應該第二寫入指令所進行的運作之忙碌時間，並且，針對寫入該相同資料，該內部控制電路因應該第二寫入指令所進行的運作之忙碌時間通常小於該內部控制電路因應該最後寫入指令所進行的運作之忙碌時間，其中上述之忙碌時間可藉由偵測該特定非揮發性記憶體元件（例如：非揮發性記憶體元件140_n）所輸出之一忙碌訊號而取得。尤其是，在上述該特定區塊中之一記憶細胞（諸如上述之該記憶細胞）的儲存容量大於一個位元的狀況下，該控制器可利用該最後寫入指令控制該記憶細胞只能處於對應多個位元之複數個可程式化狀態中之一部分中之一狀態，而非該複數個可程式化狀態中之任一狀態。例如：該複數個可程式化狀態包含對應三個位元之八個可程式化狀態，而該複數個可程式化狀態中之上述該部分內之狀態的數量小於八，其中這八個可程式化狀態的總數對應於23 ，亦即，8。
如前面所述，第2圖所示之方法200可應用於第1圖所示之記憶裝置100，尤其是上述之控制器（例如：透過處理單元110執行上述程式碼之記憶體控制器）。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之某些變化例，在處理單元110可從上述之外部電子裝置接收某些指令的狀況下，第2圖所示之方法200亦可應用於該外部電子裝置。
第3圖繪示第1圖所示之記憶裝置100於一實施例中所涉及之控制方案。依據本實施例，該控制器可於需要時任意地使用該第一寫入指令、該第二寫入指令、與該最後寫入指令，而不受步驟210之限制。此狀況下，該控制器可利用該第一寫入指令、該第二寫入指令、與該最後寫入指令控制該特定區塊中之該記憶細胞處於該複數個可程式化狀態中之任一狀態，諸如第3圖所示之八個曲線所代表的八個可程式化狀態中之任一狀態。請注意，該控制器可依據複數個門檻值{AR, BR, CR, DR, ER, FR, GR}來判斷該特定區塊中之該記憶細胞之目前的可程式化狀態（亦即，該特定區塊中之該記憶細胞所儲存之資訊）係為該複數個可程式化狀態中之哪一狀態，取得儲存於該記憶細胞中之全部位元的資料（於本實施例中係為三個位元的資料）。
第4圖繪示第1圖所示之記憶裝置100於另一實施例中所涉及之控制方案。依據本實施例，該控制器僅僅使用該最後寫入指令。此狀況下，該控制器利用該最後寫入指令控制該特定區塊中之該記憶細胞處於該複數個可程式化狀態中之任一狀態，諸如第4圖所示之八個曲線所代表的八個可程式化狀態中之任一狀態。請注意，由於該控制器僅僅使用該最後寫入指令，故第4圖所示之八個曲線中之至少一部分並未彼此分離。因此，該控制器往往無法依據該些門檻值{AR, BR, CR, DR, ER, FR, GR}來判斷該特定區塊中之該記憶細胞之目前的可程式化狀態（亦即，該特定區塊中之該記憶細胞所儲存之資訊）係為該複數個可程式化狀態中之哪一狀態，也因此無法取得儲存於該記憶細胞中之全部位元的資料。
第5圖繪示第2圖所示之方法200於一實施例中所涉及之控制方案。依據本實施例，該控制器僅僅使用該最後寫入指令。此狀況下，該控制器利用該最後寫入指令控制該特定區塊中之該記憶細胞只能處於該複數個可程式化狀態中之該部分中之一狀態，諸如第5圖所示之三個曲線所代表的三個可程式化狀態中之任一狀態。請注意，依據該記憶細胞中之所有位元（於本實施例中係為三個位元）和該複數個可程式化狀態（於本實施例中係為八個可程式化狀態）之間的預定關係，該控制器可藉由利用該組資料中之該預定型樣控制該特定區塊中之該記憶細胞只能對應於該複數個可程式化狀態中之該部分中之一狀態，諸如第5圖所示之三個曲線所代表的三個可程式化狀態中之任一狀態，使得第5圖當中全部有使用到的可程式化狀態之曲線均彼此分離。因此，該控制器可以依據該些門檻值{AR, BR, CR, DR, ER, FR, GR}中之至少一部分來判斷該特定區塊中之該記憶細胞之目前的可程式化狀態（亦即，該特定區塊中之該記憶細胞所儲存之資訊）係為該複數個可程式化狀態中之該部分中之哪一狀態，也因此得以取得儲存於該記憶細胞中之全部位元的資料（於本實施例中係為三個位元的資料）。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧記憶裝置
110‧‧‧處理單元
120‧‧‧揮發性記憶體
130‧‧‧傳輸介面
140_0,140_1,…,140_N‧‧‧非揮發性記憶體元件
150‧‧‧匯流排
200‧‧‧用來管理一記憶裝置之方法
210,220‧‧‧步驟
AR,BR,CR,DR,ER,FR,GR‧‧‧門檻值
第1圖為依據本發明一第一實施例之一種記憶裝置的示意圖。 第2圖為依據本發明一實施例之一種用來管理一記憶裝置之方法。 第3圖繪示第1圖所示之記憶裝置於一實施例中所涉及之控制方案。 第4圖繪示第1圖所示之記憶裝置於另一實施例中所涉及之控制方案。 第5圖繪示第2圖所示之方法於一實施例中所涉及之控制方案。
100‧‧‧記憶裝置
110‧‧‧處理單元
120‧‧‧揮發性記憶體
130‧‧‧傳輸介面
140_0,140_1,...,140_N‧‧‧非揮發性記憶體元件
150‧‧‧匯流排

Claims (22)

  1. 一種用來管理一記憶裝置之方法，該記憶裝置包含至少一非揮發性（Non-volatile, NV）記憶體元件，每一非揮發性記憶體元件包含複數個區塊（Block），該方法包含有下列步驟： 傳送一最後寫入指令至該至少一非揮發性記憶體元件中之一特定非揮發性記憶體元件以寫入一組資料至該特定非揮發性記憶體元件中之一特定區塊，而非傳送一第一寫入指令與一第二寫入指令中之任一者至該特定非揮發性記憶體元件，其中該第一寫入指令、該第二寫入指令、與該最後寫入指令係分別用來於不同次將相同資料寫入該至少一非揮發性記憶體元件中之相同位置，以確保該相同資料被正確地儲存；以及 於寫入該組資料至該特定區塊之後，傳送一讀取指令至該特定非揮發性記憶體元件以自該特定區塊讀取該組資料之儲存資料，並檢查該儲存資料是否和該組資料吻合以判斷該特定區塊是否為壞區塊。
  2. 如申請專利範圍第1項所述之方法，其中在該至少一非揮發性記憶體元件中之任一非揮發性記憶體元件之一區塊之一記憶細胞（Memory Cell）被用來儲存複數個位元的狀況下，該複數個位元需被重複地寫入該記憶細胞達一預定次數以使該記憶細胞於該特定非揮發性記憶體元件當中被正確地程式化，以致該複數個位元中之每一位元均正確地儲存於該記憶細胞以供進一步讀取；以及該預定次數大於一。
  3. 如申請專利範圍第2項所述之方法，其中該第一寫入指令係用來指示所述任一非揮發性記憶體元件中之一內部控制電路第一次將該複數個位元寫入該記憶細胞，而該第二寫入指令係用來指示該內部控制電路第二次將該複數個位元寫入該記憶細胞，且該最後寫入指令係用來指示該內部控制電路末次將該複數個位元寫入該記憶細胞。
  4. 如申請專利範圍第3項所述之方法，其中該預定次數等於三；以及該最後寫入指令係用來指示該內部控制電路第三次將該複數個位元寫入該記憶細胞。
  5. 如申請專利範圍第3項所述之方法，其中針對寫入該相同資料，該內部控制電路因應該第一寫入指令所進行的運作之忙碌時間小於該內部控制電路因應該第二寫入指令所進行的運作之忙碌時間；以及針對寫入該相同資料，該內部控制電路因應該第二寫入指令所進行的運作之忙碌時間小於該內部控制電路因應該最後寫入指令所進行的運作之忙碌時間。
  6. 如申請專利範圍第1項所述之方法，其中該特定區塊中之一記憶細胞（Memory Cell）的儲存容量大於一個位元。
  7. 如申請專利範圍第6項所述之方法，其另包含有： 利用該最後寫入指令控制該記憶細胞只能處於對應多個位元之複數個可程式化狀態中之一部分中之一狀態，而非該複數個可程式化狀態中之任一狀態。
  8. 如申請專利範圍第1項所述之方法，其中檢查該儲存資料是否和該組資料吻合以判斷該特定區塊是否為壞區塊之步驟另包含： 當該儲存資料和該組資料不吻合時，判斷該特定區塊為壞區塊。
  9. 一種記憶裝置，包含有： 至少一非揮發性（Non-volatile, NV）記憶體元件，每一非揮發性記憶體元件包含複數個區塊（Block）；以及 一控制器，用來控制該至少一非揮發性記憶體元件，該控制器包含一處理單元，以依據內嵌於該處理單元或接收自該處理單元之外之一程式碼來管理該記憶裝置，其中該控制器傳送一最後寫入指令至該至少一非揮發性記憶體元件中之一特定非揮發性記憶體元件以寫入一組資料至該特定非揮發性記憶體元件中之一特定區塊，而非傳送一第一寫入指令與一第二寫入指令中之任一者至該特定非揮發性記憶體元件，其中該第一寫入指令、該第二寫入指令、與該最後寫入指令係分別用來於不同次將相同資料寫入該至少一非揮發性記憶體元件中之相同位置，以確保該相同資料被正確地儲存； 其中於寫入該組資料至該特定區塊之後，該控制器傳送一讀取指令至該特定非揮發性記憶體元件以自該特定區塊讀取該組資料之儲存資料，並檢查該儲存資料是否和該組資料吻合以判斷該特定區塊是否為壞區塊。
  10. 如申請專利範圍第9項所述之記憶裝置，其中在該至少一非揮發性記憶體元件中之任一非揮發性記憶體元件之一區塊之一記憶細胞（Memory Cell）被用來儲存複數個位元的狀況下，該複數個位元需被重複地寫入該記憶細胞達一預定次數以使該記憶細胞於該特定非揮發性記憶體元件當中被正確地程式化，以致該複數個位元中之每一位元均正確地儲存於該記憶細胞以供進一步讀取；以及該預定次數大於一。
  11. 如申請專利範圍第10項所述之記憶裝置，其中該第一寫入指令係用來指示所述任一非揮發性記憶體元件中之一內部控制電路第一次將該複數個位元寫入該記憶細胞，而該第二寫入指令係用來指示該內部控制電路第二次將該複數個位元寫入該記憶細胞，且該最後寫入指令係用來指示該內部控制電路末次將該複數個位元寫入該記憶細胞。
  12. 如申請專利範圍第11項所述之記憶裝置，其中該預定次數等於三；以及該最後寫入指令係用來指示該內部控制電路第三次將該複數個位元寫入該記憶細胞。
  13. 如申請專利範圍第11項所述之記憶裝置，其中針對寫入該相同資料，該內部控制電路因應該第一寫入指令所進行的運作之忙碌時間小於該內部控制電路因應該第二寫入指令所進行的運作之忙碌時間；以及針對寫入該相同資料，該內部控制電路因應該第二寫入指令所進行的運作之忙碌時間小於該內部控制電路因應該最後寫入指令所進行的運作之忙碌時間。
  14. 如申請專利範圍第9項所述之記憶裝置，其中該特定區塊中之一記憶細胞（Memory Cell）的儲存容量大於一個位元。
  15. 如申請專利範圍第14項所述之記憶裝置，其中該控制器利用該最後寫入指令控制該記憶細胞只能處於對應多個位元之複數個可程式化狀態中之一部分中之一狀態，而非該複數個可程式化狀態中之任一狀態。
  16. 一種記憶裝置之控制器，該記憶裝置包含至少一非揮發性（Non-volatile, NV）記憶體元件，每一非揮發性記憶體元件包含複數個區塊（Block），該控制器包含有： 一處理單元，用來依據內嵌於該處理單元或接收自該處理單元之外之一程式碼來管理該記憶裝置，其中該控制器傳送一最後寫入指令至該至少一非揮發性記憶體元件中之一特定非揮發性記憶體元件以寫入一組資料至該特定非揮發性記憶體元件中之一特定區塊，而非傳送一第一寫入指令與一第二寫入指令中之任一者至該特定非揮發性記憶體元件，其中該第一寫入指令、該第二寫入指令、與該最後寫入指令係分別用來於不同次將相同資料寫入該至少一非揮發性記憶體元件中之相同位置，以確保該相同資料被正確地儲存； 其中於寫入該組資料至該特定區塊之後，該控制器傳送一讀取指令至該特定非揮發性記憶體元件以自該特定區塊讀取該組資料之儲存資料，並檢查該儲存資料是否和該組資料吻合以判斷該特定區塊是否為壞區塊。
  17. 如申請專利範圍第16項所述之控制器，其中在該至少一非揮發性記憶體元件中之任一非揮發性記憶體元件之一區塊之一記憶細胞（Memory Cell）被用來儲存複數個位元的狀況下，該複數個位元需被重複地寫入該記憶細胞達一預定次數以使該記憶細胞於該特定非揮發性記憶體元件當中被正確地程式化，以致該複數個位元中之每一位元均正確地儲存於該記憶細胞以供進一步讀取；以及該預定次數大於一。
  18. 如申請專利範圍第17項所述之控制器，其中該第一寫入指令係用來指示所述任一非揮發性記憶體元件中之一內部控制電路第一次將該複數個位元寫入該記憶細胞，而該第二寫入指令係用來指示該內部控制電路第二次將該複數個位元寫入該記憶細胞，且該最後寫入指令係用來指示該內部控制電路末次將該複數個位元寫入該記憶細胞。
  19. 如申請專利範圍第18項所述之控制器，其中該預定次數等於三；以及該最後寫入指令係用來指示該內部控制電路第三次將該複數個位元寫入該記憶細胞。
  20. 如申請專利範圍第18項所述之控制器，其中針對寫入該相同資料，該內部控制電路因應該第一寫入指令所進行的運作之忙碌時間小於該內部控制電路因應該第二寫入指令所進行的運作之忙碌時間；以及針對寫入該相同資料，該內部控制電路因應該第二寫入指令所進行的運作之忙碌時間小於該內部控制電路因應該最後寫入指令所進行的運作之忙碌時間。
  21. 如申請專利範圍第16項所述之控制器，其中該特定區塊中之一記憶細胞（Memory Cell）的儲存容量大於一個位元。
  22. 如申請專利範圍第21項所述之控制器，其中該控制器利用該最後寫入指令控制該記憶細胞只能處於對應多個位元之複數個可程式化狀態中之一部分中之一狀態，而非該複數個可程式化狀態中之任一狀態。
TW104128979A 2015-09-02 2015-09-02 用來管理一記憶裝置之方法以及記憶裝置與控制器 TWI566253B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW104128979A TWI566253B (zh) 2015-09-02 2015-09-02 用來管理一記憶裝置之方法以及記憶裝置與控制器
US15/163,686 US9570183B1 (en) 2015-09-02 2016-05-25 Method and controller for managing memory device
CN201610352137.2A CN106484316B (zh) 2015-09-02 2016-05-25 用来管理一记忆装置的方法以及记忆装置与控制器
CN201910468500.0A CN110335635B (zh) 2015-09-02 2016-05-25 用来管理一记忆装置的方法以及记忆装置与控制器
KR1020160080056A KR101819014B1 (ko) 2015-09-02 2016-06-27 메모리 장치를 관리하기 위한 방법 및 제어기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104128979A TWI566253B (zh) 2015-09-02 2015-09-02 用來管理一記憶裝置之方法以及記憶裝置與控制器

Publications (2)

Publication Number Publication Date
TWI566253B TWI566253B (zh) 2017-01-11
TW201711049A true TW201711049A (zh) 2017-03-16

Family

ID=57964968

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104128979A TWI566253B (zh) 2015-09-02 2015-09-02 用來管理一記憶裝置之方法以及記憶裝置與控制器

Country Status (4)

Country Link
US (1) US9570183B1 (zh)
KR (1) KR101819014B1 (zh)
CN (2) CN106484316B (zh)
TW (1) TWI566253B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI636363B (zh) * 2017-08-08 2018-09-21 慧榮科技股份有限公司 用來於一記憶裝置中進行動態資源管理之方法以及記憶裝置及其控制器
KR20190032104A (ko) 2017-09-19 2019-03-27 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 비휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
TWI643191B (zh) * 2017-11-13 2018-12-01 慧榮科技股份有限公司 用來控制一記憶裝置的運作之方法、記憶裝置及其控制器以及電子裝置
TWI660269B (zh) * 2018-01-26 2019-05-21 慧榮科技股份有限公司 用來於一記憶裝置中進行寫入管理之方法以及記憶裝置及其控制器
CN110162493B (zh) * 2018-02-12 2021-05-18 深圳大心电子科技有限公司 存储器管理方法及使用所述方法的储存控制器
TWI664527B (zh) * 2018-03-20 2019-07-01 慧榮科技股份有限公司 用來於一記憶裝置中進行初始化之方法、記憶裝置及其控制器以及電子裝置
CN108572924B (zh) * 2018-04-20 2021-10-08 华中科技大学 一种3d mlc闪存设备的请求处理方法
TWI659359B (zh) * 2018-04-27 2019-05-11 慧榮科技股份有限公司 控制儲存裝置之方法
TWI684860B (zh) * 2018-10-15 2020-02-11 慧榮科技股份有限公司 用來進行讀取加速之方法以及資料儲存裝置及其控制器
TWI696113B (zh) * 2019-01-02 2020-06-11 慧榮科技股份有限公司 用來進行組態管理之方法以及資料儲存裝置及其控制器
US10884933B2 (en) * 2019-01-18 2021-01-05 Silicon Motion Technology (Hong Kong) Limited Method and apparatus for performing pipeline-based accessing management in a storage server
TWI696074B (zh) * 2019-01-24 2020-06-11 慧榮科技股份有限公司 管理快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
US10884642B2 (en) * 2019-03-27 2021-01-05 Silicon Motion, Inc. Method and apparatus for performing data-accessing management in a storage server

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768548A (en) * 1992-04-15 1998-06-16 Intel Corporation Bus bridge for responding to received first write command by storing data and for responding to received second write command by transferring the stored data
US7676562B2 (en) * 2004-01-20 2010-03-09 Microsoft Corporation Computer system for accessing instrumentation information
US7249229B2 (en) * 2004-03-31 2007-07-24 Gemini Mobile Technologies, Inc. Synchronous message queues
WO2008150927A2 (en) * 2007-05-30 2008-12-11 Schooner Information Technology System including a fine-grained memory and a less-fine-grained memory
US7975109B2 (en) * 2007-05-30 2011-07-05 Schooner Information Technology, Inc. System including a fine-grained memory and a less-fine-grained memory
KR100866626B1 (ko) * 2007-07-02 2008-11-03 삼성전자주식회사 스페어 영역을 갖는 비휘발성 메모리 장치 및 그의 블록소거 방법
KR101662827B1 (ko) * 2010-07-02 2016-10-06 삼성전자주식회사 쓰기 패턴에 따라 데이터 블록의 쓰기 모드를 선택하는 메모리 시스템 및 그것의 데이터 쓰기 방법
KR20120030818A (ko) * 2010-09-20 2012-03-29 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 소거 방법
CN102456401B (zh) * 2010-10-26 2015-04-22 群联电子股份有限公司 区块管理方法、存储器控制器与存储器储存装置
KR101771619B1 (ko) * 2011-02-09 2017-08-28 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 구동 방법
TWI444825B (zh) * 2011-03-29 2014-07-11 Phison Electronics Corp 記憶體儲存裝置、記憶體控制器與資料寫入方法
CN102737716B (zh) * 2011-04-11 2016-11-02 群联电子股份有限公司 存储器储存装置、存储器控制器与数据写入方法
US10803970B2 (en) * 2011-11-14 2020-10-13 Seagate Technology Llc Solid-state disk manufacturing self test
CN103186470B (zh) * 2011-12-30 2016-04-20 群联电子股份有限公司 存储器储存装置及其存储器控制器与数据写入方法
KR101984796B1 (ko) * 2012-05-03 2019-06-03 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
CN108595345B (zh) * 2012-07-25 2021-11-23 慧荣科技股份有限公司 管理闪存中所储存的数据的方法及相关记忆装置与控制器
CN104346292B (zh) * 2013-08-05 2017-10-24 慧荣科技股份有限公司 用来管理一记忆装置的方法、记忆装置与控制器
TWI545571B (zh) * 2014-02-18 2016-08-11 慧榮科技股份有限公司 存取快閃記憶體的方法及相關的控制器與記憶裝置

Also Published As

Publication number Publication date
US20170062060A1 (en) 2017-03-02
CN110335635B (zh) 2021-03-02
KR101819014B1 (ko) 2018-01-16
US9570183B1 (en) 2017-02-14
TWI566253B (zh) 2017-01-11
CN106484316B (zh) 2019-06-28
CN106484316A (zh) 2017-03-08
KR20170027654A (ko) 2017-03-10
CN110335635A (zh) 2019-10-15

Similar Documents

Publication Publication Date Title
TWI566253B (zh) 用來管理一記憶裝置之方法以及記憶裝置與控制器
US9760433B2 (en) Flash memory control apparatus utilizing buffer to temporarily storing valid data stored in storage plane, and control system and control method thereof
US9514042B2 (en) Method for managing memory apparatus to perform writing control according to monitored data amount of received data, associated memory apparatus thereof and associated controller thereof
KR101566849B1 (ko) 메모리 장치 관리 방법, 그 관련 메모리 장치 및 그 관련 제어기
US11630768B2 (en) Method for managing flash memory module and associated flash memory controller and electronic device
US20190065361A1 (en) Method for writing data into flash memory module and associated flash memory controller and electronic device
US10747660B2 (en) Method and system for forming and using memory superblocks based on performance grades
US11068201B2 (en) Flash memory controller, method for managing flash memory module and associated electronic device
TW202027085A (zh) 改善快閃記憶體之讀取重試的方法、控制器以及相關儲存裝置
TWI782644B (zh) 用來進行資料儲存管理以提升資料可靠度之方法、記憶裝置及其控制器以及電子裝置
TW201941208A (zh) 記憶體管理方法與儲存控制器
US11487655B2 (en) Method for managing flash memory module and associated flash memory controller and electronic device based on timing of dummy read operations
US10002673B2 (en) Flash memory data storage device and programming method thereof
TWI523016B (zh) 用來管理一記憶裝置之方法以及記憶裝置與控制器
TW202028984A (zh) 管理快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
US11249676B2 (en) Electronic device, flash memory controller and associated control method
US20230031193A1 (en) Memory system and operating method thereof
TWI718889B (zh) 改善快閃記憶體之讀取重試的方法、控制器以及相關儲存裝置
US10169224B2 (en) Data protecting method for preventing received data from losing, memory storage apparatus and memory control circuit unit