TWI643191B - 用來控制一記憶裝置的運作之方法、記憶裝置及其控制器以及電子裝置 - Google Patents

用來控制一記憶裝置的運作之方法、記憶裝置及其控制器以及電子裝置 Download PDF

Info

Publication number
TWI643191B
TWI643191B TW106139197A TW106139197A TWI643191B TW I643191 B TWI643191 B TW I643191B TW 106139197 A TW106139197 A TW 106139197A TW 106139197 A TW106139197 A TW 106139197A TW I643191 B TWI643191 B TW I643191B
Authority
TW
Taiwan
Prior art keywords
reference voltage
voltage
rising
memory device
falling
Prior art date
Application number
TW106139197A
Other languages
English (en)
Other versions
TW201919057A (zh
Inventor
錢昱瑋
蕭力碩
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Priority to TW106139197A priority Critical patent/TWI643191B/zh
Priority to CN201810490448.4A priority patent/CN109783406B/zh
Priority to US15/992,160 priority patent/US10431262B2/en
Application granted granted Critical
Publication of TWI643191B publication Critical patent/TWI643191B/zh
Publication of TW201919057A publication Critical patent/TW201919057A/zh
Priority to US16/540,065 priority patent/US10510379B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)

Abstract

本發明提供一種用來控制一記憶裝置的運作之方法、相關之記憶裝置及其控制器以及相關之電子裝置。該方法可包含：在關於一驅動電壓之一電壓降事件發生之前，將一上升參考電壓與一下降參考電壓分別映射至一第一參考電壓與一第二參考電壓；當該電壓降事件發生時，暫停對非揮發性記憶體之至少一存取運作，且將該上升參考電壓與該下降參考電壓分別映射至另一第一參考電壓與另一第二參考電壓；以及當該電壓降事件結束時，將該上升參考電壓與該下降參考電壓分別映射至該第一參考電壓與該第二參考電壓。

Description

用來控制一記憶裝置的運作之方法、記憶裝置及其控制器以及電子裝置
本發明係有關於快閃記憶體（Flash memory）之存取（access）控制，尤指一種用來控制一記憶裝置的運作之方法、相關之記憶裝置及其控制器以及相關之電子裝置。
近年來由於記憶體的技術不斷地發展，各種可攜式或非可攜式記憶裝置（例如：符合SD/MMC、CF、MS、XD或UFS標準之記憶卡；又例如：固態硬碟；又例如：符合UFS或EMMC規格之嵌入式（embedded）儲存裝置）被廣泛地實施於諸多應用中。因此，這些記憶裝置中之記憶體的存取控制遂成為相當熱門的議題。
以常用的NAND型快閃記憶體而言，其主要可區分為單階細胞（single level cell, SLC）與多階細胞（multiple level cell, MLC）兩大類之快閃記憶體。單階細胞快閃記憶體中之每個被當作記憶細胞（memory cell）的電晶體只有兩種電荷值，分別用來表示邏輯值0與邏輯值1。另外，多階細胞快閃記憶體中之每個被當作記憶單元的電晶體的儲存能力則被充分利用，係採用較高的電壓來驅動，以透過不同級別的電壓在一個電晶體中記錄至少兩組位元資訊（諸如00、01、11、10）；理論上，多階細胞快閃記憶體的記錄密度可以達到單階細胞快閃記憶體的記錄密度之至少兩倍，這對於曾經在發展過程中遇到瓶頸的NAND型快閃記憶體之相關產業而言，是非常好的消息。
相較於單階細胞快閃記憶體，由於多階細胞快閃記憶體之價格較便宜，並且在有限的空間裡可提供較大的容量，故多階細胞快閃記憶體很快地成為市面上之記憶裝置競相採用的主流。然而，多階細胞快閃記憶體的不穩定性所導致的問題也一一浮現。為了確保記憶裝置對快閃記憶體之存取控制能符合相關規範，快閃記憶體的控制器通常備有某些管理機制以妥善地管理資料之存取。
依據相關技術，有了這些管理機制的記憶裝置還是有不足之處。舉例來說，當電源的電壓位準不穩定時，有可能造成記憶裝置故障（malfunction）。由於記憶裝置中之類比智慧財產權模組（analog intellectual property module, analog IP module）所提供之參考電壓可能誤差過大，故記憶裝置可能錯誤地判斷上述電壓位準過低、且因此進行錯誤的控制，以致記憶裝置當機。因此，需要一種新穎的方法及相關架構，以在沒有副作用或較不可能帶來副作用之狀況下提昇記憶裝置之效能。
本發明之一目的在於提供一種用來控制一記憶裝置的運作之方法、相關之記憶裝置及其控制器以及相關之電子裝置，以解決上述問題。
本發明之另一目的在於提供一種用來控制一記憶裝置的運作之方法、相關之記憶裝置及其控制器以及相關之電子裝置，以在沒有副作用或較不可能帶來副作用之狀況下提昇記憶裝置之效能。
本發明之至少一實施例提供一種用來控制一記憶裝置的運作之方法，其中該記憶裝置包含一非揮發性記憶體（non-volatile memory, NV memory），且該非揮發性記憶體包含至少一非揮發性記憶體元件（NV memory element）。該方法可包含：在關於一驅動電壓（driving voltage）之一電壓降事件（voltage-drop event）發生之前，將一上升參考電壓（rising reference voltage）與一下降參考電壓（falling reference voltage）分別映射（map）至該記憶裝置中之一參考電壓產生電路所產生之一第一參考電壓與一第二參考電壓，以分別選擇該第一參考電壓與該第二參考電壓作為該上升參考電壓與該下降參考電壓，其中該記憶裝置從一主裝置（host device）取得該驅動電壓，該參考電壓產生電路產生複數個候選（candidate）參考電壓之至少一部分，該複數個候選參考電壓之該至少一部分包含該第一參考電壓與該第二參考電壓，以及該第一參考電壓大於該第二參考電壓；藉由利用該記憶裝置中之一電壓偵測器，依據被選擇作為該下降參考電壓的該第二參考電壓來監控（monitor）該驅動電壓，以判斷該電壓降事件是否發生；當該電壓降事件發生時，暫停對該非揮發性記憶體之至少一存取（access）運作，且將該上升參考電壓與該下降參考電壓分別映射至該參考電壓產生電路所產生之另一第一參考電壓與另一第二參考電壓，以分別選擇該另一第一參考電壓與該另一第二參考電壓作為該上升參考電壓與該下降參考電壓，其中該複數個候選參考電壓之該至少一部分包含該另一第一參考電壓與該另一第二參考電壓，以及該另一第一參考電壓大於該另一第二參考電壓；藉由利用該電壓偵測器，依據被選擇作為該上升參考電壓的該另一第一參考電壓來監控該驅動電壓，以判斷該電壓降事件是否結束；以及當該電壓降事件結束時，將該上升參考電壓與該下降參考電壓分別映射至該參考電壓產生電路所產生之該第一參考電壓與該第二參考電壓，以分別選擇該第一參考電壓與該第二參考電壓作為該上升參考電壓與該下降參考電壓。
本發明之至少一實施例提供一種記憶裝置，其可包含：一非揮發性記憶體，用來儲存資訊，其中該非揮發性記憶體包含至少一非揮發性記憶體元件；以及一控制器，耦接至該非揮發性記憶體，用來控制該記憶裝置之至少一運作。該控制器可包含一處理電路。例如：該處理電路可依據來自一主裝置的一指令控制該控制器，以容許該主裝置透過該控制器存取該非揮發性記憶體。另外，在該處理電路的控制下，該控制器可進行下列運作：在關於一驅動電壓之一電壓降事件發生之前，將一上升參考電壓與一下降參考電壓分別映射至該記憶裝置中之一參考電壓產生電路所產生之一第一參考電壓與一第二參考電壓，以分別選擇該第一參考電壓與該第二參考電壓作為該上升參考電壓與該下降參考電壓，其中該記憶裝置從該主裝置取得該驅動電壓，該參考電壓產生電路產生複數個候選參考電壓之至少一部分，該複數個候選參考電壓之該至少一部分包含該第一參考電壓與該第二參考電壓，以及該第一參考電壓大於該第二參考電壓；藉由利用該記憶裝置中之一電壓偵測器，依據被選擇作為該下降參考電壓的該第二參考電壓來監控該驅動電壓，以判斷該電壓降事件是否發生；當該電壓降事件發生時，暫停對該非揮發性記憶體之至少一存取運作，且將該上升參考電壓與該下降參考電壓分別映射至該參考電壓產生電路所產生之另一第一參考電壓與另一第二參考電壓，以分別選擇該另一第一參考電壓與該另一第二參考電壓作為該上升參考電壓與該下降參考電壓，其中該複數個候選參考電壓之該至少一部分包含該另一第一參考電壓與該另一第二參考電壓，以及該另一第一參考電壓大於該另一第二參考電壓；藉由利用該電壓偵測器，依據被選擇作為該上升參考電壓的該另一第一參考電壓來監控該驅動電壓，以判斷該電壓降事件是否結束；以及當該電壓降事件結束時，將該上升參考電壓與該下降參考電壓分別映射至該參考電壓產生電路所產生之該第一參考電壓與該第二參考電壓，以分別選擇該第一參考電壓與該第二參考電壓作為該上升參考電壓與該下降參考電壓。
依據某些實施例，本發明另提供一種電子裝置，其可包含上述之記憶裝置，且另包含：該主裝置，耦接至該記憶裝置。該主裝置可包含：至少一處理器，用來控制該主裝置之運作；以及一電源供應電路，耦接至該至少一處理器，用來提供電源予該至少一處理器與該記憶裝置、且輸出該驅動電壓至該記憶裝置。另外，該記憶裝置可用來提供儲存空間給該主裝置。
本發明之至少一實施例提供一種記憶裝置之控制器，其中該記憶裝置包含該控制器與一非揮發性記憶體，且該非揮發性記憶體包含至少一非揮發性記憶體元件。該控制器可包含一處理電路。例如：該處理電路可依據來自一主裝置的一指令控制該控制器，以容許該主裝置透過該控制器存取該非揮發性記憶體。另外，在該處理電路的控制下，該控制器可進行下列運作：在關於一驅動電壓之一電壓降事件發生之前，將一上升參考電壓與一下降參考電壓分別映射至該記憶裝置中之一參考電壓產生電路所產生之一第一參考電壓與一第二參考電壓，以分別選擇該第一參考電壓與該第二參考電壓作為該上升參考電壓與該下降參考電壓，其中該記憶裝置從該主裝置取得該驅動電壓，該參考電壓產生電路產生複數個候選參考電壓之至少一部分，該複數個候選參考電壓之該至少一部分包含該第一參考電壓與該第二參考電壓，以及該第一參考電壓大於該第二參考電壓；藉由利用該記憶裝置中之一電壓偵測器，依據被選擇作為該下降參考電壓的該第二參考電壓來監控該驅動電壓，以判斷該電壓降事件是否發生；當該電壓降事件發生時，暫停對該非揮發性記憶體之至少一存取運作，且將該上升參考電壓與該下降參考電壓分別映射至該參考電壓產生電路所產生之另一第一參考電壓與另一第二參考電壓，以分別選擇該另一第一參考電壓與該另一第二參考電壓作為該上升參考電壓與該下降參考電壓，其中該複數個候選參考電壓之該至少一部分包含該另一第一參考電壓與該另一第二參考電壓，以及該另一第一參考電壓大於該另一第二參考電壓；藉由利用該電壓偵測器，依據被選擇作為該上升參考電壓的該另一第一參考電壓來監控該驅動電壓，以判斷該電壓降事件是否結束；以及當該電壓降事件結束時，將該上升參考電壓與該下降參考電壓分別映射至該參考電壓產生電路所產生之該第一參考電壓與該第二參考電壓，以分別選擇該第一參考電壓與該第二參考電壓作為該上升參考電壓與該下降參考電壓。
本發明的好處之一是，本發明能針對該記憶裝置的運作進行妥善的控制，以避免記憶裝置中之類比智慧財產權模組（analog intellectual property module, analog IP module）所提供之參考電壓的誤差導致記憶裝置當機。另外，依據本發明之相關實施例來實施並不會增加許多額外的成本。因此，相關技術的問題可被解決，且整體成本不會增加太多。相較於相關技術，本發明能在沒有副作用或較不可能帶來副作用之狀況下提昇記憶裝置之效能。
I. 記憶體系統
第1圖為依據本發明一實施例之一種電子裝置10的示意圖，其中電子裝置10包含一主裝置（host device）50與一記憶裝置100。主裝置50可包含：至少一處理器52（例如一或多個處理器），用來控制主裝置50之運作；以及一電源供應電路54，耦接至上述至少一處理器52，用來提供電源予上述至少一處理器52與記憶裝置100、且輸出一組驅動電壓{VCC, VCCQ, VCCQ2}至記憶裝置100，其中記憶裝置100可用來提供儲存空間給主裝置50，且可從主裝置50取得驅動電壓{VCC, VCCQ, VCCQ2}，作為記憶裝置100之電源。主裝置50的例子可包含（但不限於）：多功能行動電話（multifunctional mobile phone）、平板電腦（tablet）、可穿戴裝置（wearable device）以及個人電腦（personal computer）諸如桌上型電腦與膝上型電腦。記憶裝置100的例子可包含（但不限於）：可攜式記憶裝置（諸如符合SD/MMC、CF、MS、XD或UFS標準之記憶卡）、固態硬碟（solid state drive, SSD）以及各種嵌入式（embedded）儲存裝置（諸如符合UFS或EMMC規格之嵌入式儲存裝置）。依據本實施例，記憶裝置100可包含一控制器諸如記憶體控制器110，且可另包含一非揮發性記憶體（non-volatile memory, NV memory）120，其中該控制器係用來存取（access）非揮發性記憶體120，且非揮發性記憶體120係用來儲存資訊。非揮發性記憶體120可包含至少一非揮發性記憶體元件（NV memory element）（例如一或多個非揮發性記憶體元件），諸如複數個非揮發性記憶體元件122-1、122-2、…與122-N，其中符號「N」可代表大於一的正整數。例如：非揮發性記憶體120可為一快閃記憶體（Flash memory），而非揮發性記憶體元件122-1、122-2、…與122-N可分別為複數個快閃記憶體晶片（Flash memory chip；可簡稱為快閃晶片）或複數個快閃記憶體裸晶（Flash memory die；可簡稱為快閃裸晶），但本發明不限於此。
如第1圖所示，記憶體控制器110可包含處理電路諸如微處理器112、儲存器諸如唯讀記憶體（Read Only Memory, ROM）112M、控制邏輯電路114、電壓偵測電路115、揮發性記憶體116與傳輸介面電路118，其中這些元件中之至少一部分（例如一部分或全部）可透過匯流排彼此耦接。揮發性記憶體116係以隨機存取記憶體（Random Access Memory, RAM）來實施，例如可為靜態隨機存取記憶體（Static RAM, SRAM），而電壓偵測電路115可包含一或多個類比智慧財產權模組（analog intellectual property module, analog IP module），但本發明不限於此。揮發性記憶體116可用來提供內部儲存空間給記憶體控制器110，例如可暫時地儲存資料，且電壓偵測電路115可用來進行電壓偵測，例如可以被組態（configure）以依據微處理器112所決定的一或多個門檻值來進行電壓偵測。另外，本實施例之唯讀記憶體112M係用來儲存一程式碼112C，而微處理器112則用來執行程式碼112C以控制對非揮發性記憶體120之存取。請注意，程式碼112C亦得儲存在揮發性記憶體116或任何形式之記憶體內。此外，控制邏輯電路114可包含一錯誤更正碼電路（未顯示），以保護資料、及／或進行錯誤更正，而傳輸介面電路118可符合一特定通訊標準（諸如串列高級技術附件（Serial Advanced Technology Attachment, SATA）標準、通用序列匯流排（Universal Serial Bus, USB）標準、快捷外設互聯（Peripheral Component Interconnect Express, PCIE）標準、嵌入式多媒體記憶卡（embedded Multi Media Card, eMMC）標準、或通用快閃記憶體儲存（Universal Flash Storage, UFS）標準）且可依據該特定通訊標準進行通訊。
於本實施例中，主裝置50可藉由傳送主裝置指令（host command）與對應的邏輯位址予記憶體控制器110來間接地存取記憶裝置100。記憶體控制器110接收主裝置指令與邏輯位址，並將主裝置指令轉譯成記憶體操作指令（可簡稱為操作指令），再以操作指令控制非揮發性記憶體120讀取或寫入（write）／編程（program）非揮發性記憶體120當中特定實體位址之記憶單位（memory unit）或資料頁（page），其中實體位址對應於邏輯位址。
依據某些實施例，第1圖所示架構可予以變化。例如：電壓偵測電路115可整合進入微處理器110中，但本發明不限於此。
II. 參考電壓動態映射（reference voltage dynamic mapping）架構
記憶體控制器110可從主裝置50接收多個主裝置指令且執行該多個主裝置指令，並且回傳操作結果至主裝置50。尤其是，微處理器112可依據來自主裝置50的一指令（例如該多個主裝置指令中之任一者）控制記憶體控制器110，以容許主裝置50透過記憶體控制器110存取非揮發性記憶體120。在記憶體控制器110正在控制記憶裝置100的期間，來自主裝置50的該組驅動電壓{VCC, VCCQ, VCCQ2}中之一或多個驅動電壓的電壓位準可能不穩定，例如某些因素可能導致某一個驅動電壓（諸如該組驅動電壓{VCC, VCCQ, VCCQ2}中之任一個驅動電壓）變低，這可視為電壓降事件（voltage-drop event）。藉助於本發明之參考電壓動態映射架構（諸如第2圖所示參考電壓動態映射架構210），該控制器能針對記憶裝置100的運作進行妥善的控制，以避免上述類比智慧財產權模組所提供之參考電壓的誤差導致記憶裝置100當機，並可提昇記憶裝置100之整體效能。
第2圖繪示第1圖所示記憶裝置100於一實施例中之實施細節。非揮發性記憶體120可包含非揮發性記憶體元件陣列222與輸入／輸出電路224，且非揮發性記憶體元件陣列222可包含第1圖所示之非揮發性記憶體元件{122-1, 122-2, …, 122-N}。另外，核心邏輯（core logic）電路205可作為微處理器110之一例，輸入／輸出電路214可作為控制邏輯電路之一例，傳輸介面電路118可包含介面電路218與輸入／輸出電路219，且記憶體控制器110可包含電壓轉換電路217。例如驅動電壓{VCC, VCCQ, VCCQ2}的電壓位準可分別為{3.3, 1.2, 1.8}伏特（volt；V），但本發明不限於此。在某些例子中，主裝置50可能被其製造商設計成輸出略有差異的電壓位準，以求省電，其中驅動電壓{VCC, VCCQ, VCCQ2}的電壓位準可分別為{3.3, 1.2, 1.7}伏特。如第2圖所示，核心邏輯電路205中之參考電壓動態映射架構210可包含電壓偵測電路210VDT，其可作為電壓偵測電路115之一例，其中本實施例之電壓偵測電路210VDT可內嵌於微處理器110諸如核心邏輯電路205中，但本發明不限於此。電壓偵測電路210VDT可包含一組可組態監控電路（configurable voltage-monitoring circuit）{VDT(0), VDT(1), …, VDT(NA)}，其可作為上述一或多個類比智慧財產權模組的例子，其中符號「NA」可代表正整數。例如：可組態電壓監控電路VDT(0)可包含電壓偵測器VD(0)與參考電壓產生電路VG(0)，可組態電壓監控電路VDT(1)可包含電壓偵測器VD(1)與參考電壓產生電路VG(1)；依此類推。又例如：可組態電壓監控電路VDT(NA)可包含電壓偵測器VD(NA)與參考電壓產生電路VG(NA)。另外，參考電壓動態映射架構210可另包含一動態映射控制模組212。例如：動態映射控制模組212可為執行於微處理器110（諸如核心邏輯電路205）上之一程式模組；此狀況下，執行動態映射控制模組212之微處理器110（諸如核心邏輯電路205）可視為動態映射控制電路。又例如：動態映射控制模組212可為微處理器110（諸如核心邏輯電路205）中之一子電路；此狀況下，動態映射控制模組212可視為動態映射控制電路。
依據本實施例，針對該組可組態監控電路{VDT(0), VDT(1), …, VDT(NA)}中之任一個可組態監控電路VDT(na)（符號「na」可代表於區間[0, NA]中之整數），動態映射控制模組212可動態地決定或選擇一組門檻值，諸如一上升參考電壓（rising reference voltage）VRR與一下降參考電壓（falling reference voltage）VFR，且可控制可組態監控電路VDT(na)依據該組門檻值來對一目標訊號（諸如驅動電壓{VCC, VCCQ, VCCQ2}中之任一者）進行電壓偵測。例如上升參考電壓VRR與下降參考電壓VFR可代表參考電壓產生電路VG(NA)輸出至電壓偵測器VD(na)的一組參考電壓，以供電壓偵測器VD(na)使用（例如透過比較於該目標訊號以及該組參考電壓中之某一個參考電壓，來偵測該目標訊號的電壓位準）。由於動態映射控制模組212可動態地改變該組門檻值，故記憶體控制器110能準確地控制記憶裝置100的運作，而不會受到某些誤差（諸如上述參考電壓的誤差）的影響。 表1 <TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td> VDT1_S[3:0], VDT2_S[3:0] </td><td> VRR </td><td> VFR </td></tr><tr><td> 0000 </td><td> 1.4002 </td><td> 1.3055 </td></tr><tr><td> 0001 </td><td> 1.5117 </td><td> 1.4190 </td></tr><tr><td> 0010 </td><td> 1.6117 </td><td> 1.5195 </td></tr><tr><td> 0011 </td><td> 1.7051 </td><td> 1.6121 </td></tr><tr><td> 0100 </td><td> 1.8138 </td><td> 1.7236 </td></tr><tr><td> 0101 </td><td> 1.9062 </td><td> 1.8143 </td></tr><tr><td> 0110 </td><td> 2.0065 </td><td> 1.9135 </td></tr><tr><td> 0111 </td><td> 2.1001 </td><td> 2.0044 </td></tr><tr><td> 1000 </td><td> 2.2083 </td><td> 2.1114 </td></tr><tr><td> 1001 </td><td> 2.3043 </td><td> 2.2063 </td></tr><tr><td> 1010 </td><td> 2.4027 </td><td> 2.3040 </td></tr><tr><td> 1011 </td><td> 2.5002 </td><td> 2.4011 </td></tr><tr><td> 1100 </td><td> 2.5999 </td><td> 2.5006 </td></tr><tr><td> 1101 </td><td> 2.6982 </td><td> 2.5985 </td></tr><tr><td> 1110 </td><td> 2.7977 </td><td> 2.6980 </td></tr><tr><td> 1111 </td><td> 2.8903 </td><td> 2.7964 </td></tr></TBODY></TABLE>
表1列出該組門檻值與數位控制值之間的關係的例子，其中右側兩行（column）分別指出上升參考電壓VRR與下降參考電壓VFR各自的候選（candidate）參考電壓{1.4002, 1.5117, …, 2.8903}與{1.3055, 1.4190, …, 2.7964}（其理想值可分別為{1.4, 1.5, …, 2.9}與{1.3, 1.4, …, 2.8}；在無誤差的狀況下），且左側行指出數位控制訊號VDT1_S與VDT2_S中之每一者的數位控制值{0000, 0001, …, 1111}，其中符號「[3:0]」表示數位控制值之4個位元，諸如位元3、2、1與0（其位元數等於4），且候選參考電壓的單位是伏特，但本發明不限於此。
為了便於理解，假設動態映射控制模組212可利用可組態監控電路VDT(na)來監控驅動電壓{VCC, VCCQ, VCCQ2}中之一特定驅動電壓，諸如驅動電壓VCCQ2，但本發明不限於此。例如：針對可組態監控電路VDT(na)，動態映射控制模組212可將數位控制訊號VDT1_S與VDT2_S之各自的數位控制值都設定為表1左側欄位的某一個值（諸如數位控制值0011），其中核心邏輯電路205（例如電壓偵測電路210VDT或參考電壓產生電路VG(na)）可包含控制暫存器，以供設定數位控制值，但本發明不限於此。動態映射控制模組212可將數位控制訊號VDT1_S與VDT2_S輸出至可組態監控電路VDT(na)，尤其是其內的參考電壓產生電路VG(na)。基於表1所示之映射（mapping）關係，參考電壓產生電路VG(na)可產生對應於這個值的兩個候選參考電壓（諸如對應於數位控制值0011之候選參考電壓{1.7051, 1.6121}），且將這兩個候選參考電壓輸出至電壓偵測器VD(na)，其中參考電壓產生電路VG(na)可包含一或多個切換電路（例如複數個開關，諸如場效電晶體（Field Effect Transistor, FET）），其可依據數位控制值選擇候選參考電壓，但本發明不限於此。於是，電壓偵測器VD(na)可分別利用這兩個候選參考電壓（諸如對應於數位控制值0011之候選參考電壓{1.7051, 1.6121}），作為上升參考電壓VRR與下降參考電壓VFR。 表2 <TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td> VDT1_S[3:0] </td><td> VRR </td><td> VDT2_S[3:0] </td><td> VFR </td></tr><tr><td> 0000 </td><td> 1.4002 </td><td> 0000 </td><td> 1.3055 </td></tr><tr><td> 0001 </td><td> 1.5117 </td><td> 0001 </td><td> 1.4190 </td></tr><tr><td> 0010 </td><td> 1.6117 </td><td> 0010 </td><td> 1.5195 </td></tr><tr><td> 0011 </td><td> 1.7051 </td><td> 0011 </td><td> 1.6121 </td></tr><tr><td> 0100 </td><td> 1.8138 </td><td> 0100 </td><td> 1.7236 </td></tr><tr><td> 0101 </td><td> 1.9062 </td><td> 0101 </td><td> 1.8143 </td></tr><tr><td> 0110 </td><td> 2.0065 </td><td> 0110 </td><td> 1.9135 </td></tr><tr><td> 0111 </td><td> 2.1001 </td><td> 0111 </td><td> 2.0044 </td></tr><tr><td> 1000 </td><td> 2.2083 </td><td> 1000 </td><td> 2.1114 </td></tr><tr><td> 1001 </td><td> 2.3043 </td><td> 1001 </td><td> 2.2063 </td></tr><tr><td> 1010 </td><td> 2.4027 </td><td> 1010 </td><td> 2.3040 </td></tr><tr><td> 1011 </td><td> 2.5002 </td><td> 1011 </td><td> 2.4011 </td></tr><tr><td> 1100 </td><td> 2.5999 </td><td> 1100 </td><td> 2.5006 </td></tr><tr><td> 1101 </td><td> 2.6982 </td><td> 1101 </td><td> 2.5985 </td></tr><tr><td> 1110 </td><td> 2.7977 </td><td> 1110 </td><td> 2.6980 </td></tr><tr><td> 1111 </td><td> 2.8903 </td><td> 1111 </td><td> 2.7964 </td></tr></TBODY></TABLE>
表2分別列出上升參考電壓VRR與數位控制值之間的關係以及下降參考電壓VFR與數位控制值之間的關係的例子，其中表2的內容和表1相似。表2的左半部可指出：透過數位控制訊號VDT1_S，動態映射控制模組212可獨立地控制上升參考電壓VRR。另外，表2的右半部可指出：透過數位控制訊號VDT2_S，動態映射控制模組212可獨立地控制下降參考電壓VFR。
依據某些實施例，表1與表2中之至少一者（例如表1及／或表2）的內容可予以變化。例如：數位控制訊號VDT1_S與VDT2_S中之至少一者（例如VDT1_S及／或VDT2_S）的數位控制值的位元數可增加或減少。又例如：候選參考電壓的範圍可變化，以包含該目標訊號的可能的變化範圍。又例如：候選參考電壓的數量可增加或減少。
基於第2圖所示之參考電壓動態映射架構210，動態映射控制模組212可分別利用該組可組態監控電路{VDT(0), VDT(1), …, VDT(NA)}來監控複數個目標訊號（諸如驅動電壓{VCC, VCCQ, VCCQ2}及電壓轉換電路217所輸出的驅動電壓，其中NA = 4），但本發明不限於此。
III. 系統管理
第3圖為依據本發明一實施例之一種用來控制一記憶裝置的運作之方法300的流程圖，其中方法300可應用於電子裝置10及記憶裝置100，且可應用於該控制器諸如記憶體控制器110，尤其可應用於該處理電路諸如微處理器112（例如其內的動態映射控制模組212）。針對各種狀況，諸如在關於一驅動電壓（例如驅動電壓{VCC, VCCQ, VCCQ2}中之任一者）之一電壓降事件發生之前的狀況、該電壓降事件發生時的狀況、或當該電壓降事件結束時的狀況，記憶體控制器110可動態地進行映射控制以準確地控制記憶裝置100的運作。例如該驅動電壓可為驅動電壓VCCQ2，且因應驅動電壓VCCQ2的可能的範圍，某些步驟中所提到的參考電壓可對應地選自表1與表2中之任一者、或其帶有較大誤差的版本，但本發明不限於此。
於步驟310中，在該電壓降事件發生之前，記憶體控制器110可將上升參考電壓VRR與下降參考電壓VFR分別映射（map）至參考電壓產生電路VG(na)所產生之一第一參考電壓與一第二參考電壓，諸如對應於數位控制值0011之候選參考電壓{1.7051, 1.6121}、或帶有較大誤差的對應於數位控制值0011之候選參考電壓{1.73, 1.63}，以分別選擇該第一參考電壓（諸如1.7051或1.73）與該第二參考電壓（諸如1.6121或1.63）作為上升參考電壓VRR與下降參考電壓VFR，其中參考電壓產生電路VG(na)產生複數個候選參考電壓之至少一部分，該複數個候選參考電壓之上述至少一部分包含該第一參考電壓與該第二參考電壓，以及該第一參考電壓大於該第二參考電壓。
於步驟312中，藉由利用電壓偵測器VD(na)，記憶體控制器110可依據被選擇作為下降參考電壓VFR的該第二參考電壓（諸如1.6121或1.63）來監控（monitor）該驅動電壓，以判斷該電壓降事件是否發生。
於步驟314中，基於電壓偵測器VD(na)之至少一偵測結果，記憶體控制器110可檢查該電壓降事件是否發生。例如：上述至少一偵測結果中之一第一偵測結果可指出該驅動電壓小於被選擇作為下降參考電壓VFR的該第二參考電壓（諸如1.6121或1.63）。基於該第一偵測結果，當該驅動電壓小於被選擇作為下降參考電壓VFR的該第二參考電壓時，記憶體控制器110可判斷該電壓降事件發生。又例如：上述至少一偵測結果中之另一偵測結果可指出該驅動電壓大於或等於被選擇作為下降參考電壓VFR的該第二參考電壓（諸如1.6121或1.63），且在此狀況下，記憶體控制器110可判斷該電壓降事件尚未發生。當該電壓降事件發生時，進入步驟316；否則，進入步驟312。
於步驟316中，當該電壓降事件發生時，記憶體控制器110可暫停對非揮發性記憶體120之至少一存取運作（例如讀取或寫入運作），且將上升參考電壓VRR與下降參考電壓VFR分別映射至參考電壓產生電路VG(na)所產生之另一第一參考電壓與另一第二參考電壓，諸如對應於數位控制值0010之候選參考電壓{1.6117, 1.5195}、或帶有較大誤差的對應於數位控制值0010之候選參考電壓{1.63, 1.53}，以分別選擇該另一第一參考電壓與該另一第二參考電壓作為上升參考電壓VRR與下降參考電壓VFR，其中該複數個候選參考電壓之上述至少一部分包含該另一第一參考電壓（諸如1.6117或1.63）與該另一第二參考電壓（諸如1.5195或1.53），以及該另一第一參考電壓大於該另一第二參考電壓。例如：當該電壓降事件發生時，記憶體控制器110可暫停對非揮發性記憶體120之任何寫入運作，直到該電壓降事件結束為止。
於步驟318中，藉由利用電壓偵測器VD(na)，記憶體控制器110可依據被選擇作為上升參考電壓VRR的該另一第一參考電壓（諸如1.6117或1.63）來監控該驅動電壓，以判斷該電壓降事件是否結束。
於步驟320中，基於電壓偵測器VD(na)之至少一偵測結果，記憶體控制器110可檢查該電壓降事件是否結束。例如：上述至少一偵測結果中之一第二偵測結果可指出該驅動電壓大於被選擇作為上升參考電壓VRR的該另一第一參考電壓（諸如1.6117或1.63）。基於該第二偵測結果，當該驅動電壓大於被選擇作為上升參考電壓VRR的該另一第一參考電壓時，記憶體控制器110可判斷該電壓降事件結束。又例如：上述至少一偵測結果中之另一偵測結果可指出該驅動電壓小於或等於被選擇作為上升參考電壓VRR的該另一第一參考電壓（諸如1.6117或1.63），且在此狀況下，記憶體控制器110可判斷該電壓降事件尚未結束。當該電壓降事件結束時，進入步驟322；否則，進入步驟318。
於步驟322中，當該電壓降事件結束時，記憶體控制器110可將上升參考電壓VRR與下降參考電壓VFR分別映射至參考電壓產生電路VG(na)所產生之該第一參考電壓與該第二參考電壓，諸如對應於數位控制值0011之候選參考電壓{1.7051, 1.6121}、或帶有較大誤差的對應於數位控制值0011之候選參考電壓{1.73, 1.63}，以分別選擇該第一參考電壓（諸如1.7051或1.73）與該第二參考電壓（諸如1.6121或1.63）作為上升參考電壓VRR與下降參考電壓VFR。
於步驟322的運作之後，可進入步驟312，其中記憶體控制器110可偵測新的電壓降事件及進行對應於該新的電壓降事件的控制。
依據本實施例，被選擇作為上升參考電壓VRR的該另一第一參考電壓（諸如對應於數位控制值0010之候選參考電壓1.6117、或帶有較大誤差的對應於數位控制值0010之候選參考電壓1.63）以及被選擇作為下降參考電壓VFR的該第二參考電壓（諸如對應於數位控制值0011之候選參考電壓1.6121、或帶有較大誤差的對應於數位控制值0011之候選參考電壓1.63）可以彼此相近、或彼此相等。例如：被選擇作為上升參考電壓VRR的該另一第一參考電壓可以是對應於數位控制值0010之候選參考電壓1.6117，而被選擇作為下降參考電壓VFR的該第二參考電壓可以是對應於數位控制值0011之候選參考電壓1.6121，其中候選參考電壓1.6117與1.6121彼此相似。基於參考電壓產生電路VG(na)的一預定規格，這兩個候選參考電壓1.6117與1.6121之各自的典型值（typical value）（諸如1.6）可彼此相等。這樣，被選擇作為上升參考電壓VRR的該另一第一參考電壓的典型值（諸如候選參考電壓1.6117的典型值1.6）以及被選擇作為下降參考電壓VFR的該第二參考電壓的典型值（諸如候選參考電壓1.6121的典型值1.6）可彼此相等。另外，基於參考電壓產生電路VG(na)的電路設計，這兩個候選參考電壓1.6117與1.6121之各自的理想值（諸如1.6、1.61或1.612）可彼此相等，且它們的誤差可落在關於製程之合理的誤差範圍內，其中在忽略誤差的狀況下，這兩個候選參考電壓可視為彼此相等。又例如：被選擇作為上升參考電壓VRR的該另一第一參考電壓可以是帶有較大誤差的對應於數位控制值0010之候選參考電壓1.63，而被選擇作為下降參考電壓VFR的該第二參考電壓可以是帶有較大誤差的對應於數位控制值0011之候選參考電壓1.63，其中這兩個候選參考電壓1.63與1.63彼此相等。這樣，被選擇作為上升參考電壓VRR的該另一第一參考電壓（諸如候選參考電壓1.63）以及被選擇作為下降參考電壓VFR的該第二參考電壓（諸如候選參考電壓1.63）可彼此相等。
基於本發明的方法（諸如方法300），當候選參考電壓的誤差變大時，記憶體控制器110可避免誤差導致記憶裝置100當機。
第4圖繪示第3圖所示方法300於一實施例中所監控的驅動電壓VCCQ2，其中橫軸代表時間，且縱軸代表電壓（其單位是伏特）。為了便於理解，假設驅動電壓VCCQ2的電壓位準的典型值（typical value）是1.7 (V)。依據本實施例，可組態監控電路VDT(na)可持續地監控驅動電壓VCCQ2。例如電壓偵測器VD(na)可依據參考電壓產生電路VG(na)所輸出的一或多個最新的參考電壓（諸如該複數個候選參考電壓中之一或多個，由動態映射控制模組212所動態地決定或選擇）來偵測驅動電壓VCCQ2的電壓位準。於需要時（例如在記憶體控制器110存取非揮發性記憶體120之前或之後），動態映射控制模組212可進行檢查，尤其可從可組態監控電路VDT(na)取得一或多個最新的偵測結果，諸如步驟314與320中之任一者所述的至少一偵測結果。另外，不同的檢查時期（check period）可導致不同的效果及／或行為，且動態映射控制模組212可靈活地（flexibly）控制記憶裝置100的運作以確保記憶裝置100之最佳效能。例如：當驅動電壓VCCQ2的某一個電壓降事件發生在檢查時期A，動態映射控制模組212可使記憶體控制器110暫停任何對非揮發性記憶體120之存取、且等待直到這個電壓降事件結束（例如驅動電壓VCCQ2的電壓位準恢復到其典型值），然後觸發重新初始化（re-initial）非揮發性記憶體120與記憶體控制器110。又例如：若該處理電路諸如微處理器112在檢查時期A忙碌，則動態映射控制模組212可能無法檢查或處理電壓降事件。在檢查時期B，動態映射控制模組212可僅僅觸發重新初始化非揮發性記憶體120與記憶體控制器110，而不需要等待電壓恢復。
第5圖繪示第3圖所示方法300於一實施例中之觸發及釋放（trigger and release）控制方案。第5圖可指出可組態監控電路VDT(na)中之暫存器旗標VDT_OUT的狀態轉換（state transition）以及電源訊號VD33（例如該驅動電壓）的電壓位準之間的關係。為了便於理解，橫軸與縱軸分別標示為「VD33」與「VDT_OUT」。當電源訊號VD33的電壓位準突然下降且變成小於被選擇作為下降參考電壓VFR的該第二參考電壓（諸如1.6121或1.63），暫存器旗標VDT_OUT可（沿著第5圖中之向下箭頭）變成一較低值，其代表一觸發狀態，其中被選擇作為下降參考電壓VFR的該第二參考電壓可視為一觸發位準。當電源訊號VD33的電壓位準上升且變成大於被選擇作為上升參考電壓VRR的該另一第一參考電壓（諸如1.6117或1.63），暫存器旗標VDT_OUT可（沿著第5圖中之向上箭頭）變成一較高值，其代表一釋放狀態，其中被選擇作為上升參考電壓VRR的該另一第一參考電壓可視為一釋放位準。例如被選擇作為上升參考電壓VRR的該另一第一參考電壓可大約地比下降參考電壓VFR所取得的該第二參考電壓大0.1 (V)，但本發明不限於此。表1與表2中之至少一者（例如表1及／或表2）可適用於多種狀況（諸如電源訊號VD33是驅動電壓VCC的狀況以及電源訊號VD33是驅動電壓VCCQ2的狀況），但本發明不限於此。
依據某些實施例，記憶裝置100以及其多個複製品可以是同一型號的多個電子產品。針對記憶裝置100以及該多個複製品，該複數個候選參考電壓中之任一參考電壓的精確度可小於主裝置50所產生之該驅動電壓的精確度。另外，該複數個候選參考電壓可區分為兩組： 一第一組候選參考電壓（例如表1或表2中之候選參考電壓{1.4002, 1.5117, …, 2.8903}），其可被選擇作為上升參考電壓VRR，以供進行電壓偵測；以及 一第二組候選參考電壓（例如表1或表2中之候選參考電壓{1.3055, 1.4190, …, 2.7964}），其可被選擇作為下降參考電壓VFR，以供進行電壓偵測； 其中這兩組中之任一組中之任兩個相鄰電壓的典型值之間的電壓差可等於一預定電壓差。 表3 <TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td> 項目 名稱 </td><td> 差距 </td><td> 變化 </td><td> 實際 量測 結果 </td><td> 規格 </td><td> 單位 </td><td> 控制 暫存器 設定 </td></tr><tr><td> 最 小 值 </td><td> 典 型 值 </td><td> 最 大 值 </td></tr><tr><td> VRR </td><td> 0.02 </td><td> 1.43% </td><td> 1.42 </td><td> </td><td> 1.4 </td><td> </td><td> V </td><td> 0000 </td></tr><tr><td> 0.03 </td><td> 2.00% </td><td> 1.53 </td><td> </td><td> 1.5 </td><td> </td><td> V </td><td> 0001 </td></tr><tr><td> 0.04 </td><td> 2.50% </td><td> 1.64 </td><td> </td><td> 1.6 </td><td> </td><td> V </td><td> 0010 </td></tr><tr><td> 0.02 </td><td> 1.18% </td><td> 1.72 </td><td> </td><td> 1.7 </td><td> </td><td> V </td><td> 0011 </td></tr><tr><td> 0.05 </td><td> 2.78% </td><td> 1.85 </td><td> </td><td> 1.8 </td><td> </td><td> V </td><td> 0100 </td></tr><tr><td> 0.04 </td><td> 2.11% </td><td> 1.94 </td><td> </td><td> 1.9 </td><td> </td><td> V </td><td> 0101 </td></tr><tr><td> 0.05 </td><td> 2.50% </td><td> 2.05 </td><td> </td><td> 2.0 </td><td> </td><td> V </td><td> 0110 </td></tr><tr><td> 0.05 </td><td> 2.38% </td><td> 2.15 </td><td> </td><td> 2.1 </td><td> </td><td> V </td><td> 0111 </td></tr><tr><td> 0.01 </td><td> 0.45% </td><td> 2.21 </td><td> </td><td> 2.2 </td><td> </td><td> V </td><td> 1000 </td></tr><tr><td> -0.02 </td><td> -0.87% </td><td> 2.28 </td><td> </td><td> 2.3 </td><td> </td><td> V </td><td> 1001 </td></tr><tr><td> -0.05 </td><td> -2.08% </td><td> 2.35 </td><td> </td><td> 2.4 </td><td> </td><td> V </td><td> 1010 </td></tr><tr><td> -0.05 </td><td> -2.00% </td><td> 2.45 </td><td> </td><td> 2.5 </td><td> </td><td> V </td><td> 1011 </td></tr><tr><td> -0.05 </td><td> -1.92% </td><td> 2.55 </td><td> </td><td> 2.6 </td><td> </td><td> V </td><td> 1100 </td></tr><tr><td> -0.05 </td><td> -1.85% </td><td> 2.65 </td><td> </td><td> 2.7 </td><td> </td><td> V </td><td> 1101 </td></tr><tr><td> -0.04 </td><td> -1.43% </td><td> 2.76 </td><td> </td><td> 2.8 </td><td> </td><td> V </td><td> 1110 </td></tr><tr><td> -0.04 </td><td> -1.38% </td><td> 2.86 </td><td> </td><td> 2.9 </td><td> </td><td> V </td><td> 1111 </td></tr><tr><td> VFR </td><td> 0.01 </td><td> 0.77% </td><td> 1.31 </td><td> </td><td> 1.3 </td><td> </td><td> V </td><td> 0000 </td></tr><tr><td> 0.03 </td><td> 2.14% </td><td> 1.43 </td><td> </td><td> 1.4 </td><td> </td><td> V </td><td> 0001 </td></tr><tr><td> 0.04 </td><td> 2.67% </td><td> 1.54 </td><td> </td><td> 1.5 </td><td> </td><td> V </td><td> 0010 </td></tr><tr><td> 0.03 </td><td> 1.87% </td><td> 1.63 </td><td> </td><td> 1.6 </td><td> </td><td> V </td><td> 0011 </td></tr><tr><td> 0.05 </td><td> 2.94% </td><td> 1.75 </td><td> </td><td> 1.7 </td><td> </td><td> V </td><td> 0100 </td></tr><tr><td> 0.04 </td><td> 2.22% </td><td> 1.84 </td><td> </td><td> 1.8 </td><td> </td><td> V </td><td> 0101 </td></tr><tr><td> 0.05 </td><td> 2.63% </td><td> 1.95 </td><td> </td><td> 1.9 </td><td> </td><td> V </td><td> 0110 </td></tr><tr><td> 0.18 </td><td> 9.00% </td><td> 2.18 </td><td> </td><td> 2.0 </td><td> </td><td> V </td><td> 0111 </td></tr><tr><td> 0.22 </td><td> 10.48% </td><td> 2.32 </td><td> </td><td> 2.1 </td><td> </td><td> V </td><td> 1000 </td></tr><tr><td> 0.19 </td><td> 8.64% </td><td> 2.39 </td><td> </td><td> 2.2 </td><td> </td><td> V </td><td> 1001 </td></tr><tr><td> 0.15 </td><td> 6.52% </td><td> 2.45 </td><td> </td><td> 2.3 </td><td> </td><td> V </td><td> 1010 </td></tr><tr><td> 0.16 </td><td> 6.67% </td><td> 2.56 </td><td> </td><td> 2.4 </td><td> </td><td> V </td><td> 1011 </td></tr><tr><td> 0.16 </td><td> 6.40% </td><td> 2.66 </td><td> </td><td> 2.5 </td><td> </td><td> V </td><td> 1100 </td></tr><tr><td> 0.16 </td><td> 6.15% </td><td> 2.76 </td><td> </td><td> 2.6 </td><td> </td><td> V </td><td> 1101 </td></tr><tr><td> 0.16 </td><td> 5.93% </td><td> 2.86 </td><td> </td><td> 2.7 </td><td> </td><td> V </td><td> 1110 </td></tr><tr><td> 0.17 </td><td> 6.07% </td><td> 2.97 </td><td> </td><td> 2.8 </td><td> </td><td> V </td><td> 1111 </td></tr></TBODY></TABLE>
表3分別於其上半部與下半部列出該第一組候選參考電壓與該第二組候選參考電壓的相關資訊的例子，諸如它們的規格（例如典型值、最大值與最小值；為了簡明，後兩者的表格內容已省略）、單位（例如伏特，以「V」表示）、控制暫存器設定（例如數位控制值）、實際量測結果、變化（例如誤差，以百分比表示）以及差距（例如實際量測結果減去典型值所得的差值），其中表3所示典型值可透過對表1或表2中之候選參考電壓{{1.4002, 1.5117, …, 2.8903}, {1.3055, 1.4190, …, 2.7964}}進行四捨五入（rounding）運作而取得，但本發明不限於此。依據某些實施例，表3的表格內容可以變化。例如：規格可變化。又例如：實際量測結果以及對應的誤差與差距可變化。依據某些實施例，當考慮各種因素諸如溫度變化等等，誤差的範圍可達到[-3.3%, +3.3%]這麼廣，且對應的差距（諸如該差值）的絕對值可達到表3所示典型值的間距0.1 (V)的一半。例如：在第二組候選參考電壓中，透過數位控制值0011來指定的候選參考電壓1.6121 (V)的實際量測結果可能落於區間[1.56, 1.66] (V)中（其可依據誤差範圍[-3.3%, +3.3%]來計算而得）。在一實施例中，針對上述同一型號的多個電子產品的其中之一，這個候選參考電壓1.6121 (V)的實際量測結果可為1.63 (V)。
第6圖繪示第3圖所示方法300於一實施例中之誤差範圍收縮（error-range shrinking）控制方案。第6圖左半部可指出上升參考電壓VRR（尤其是該第一組候選參考電壓當中被選擇作為上升參考電壓VRR之某一參考電壓，諸如該另一第一參考電壓）與下降參考電壓VFR（尤其是該第二組候選參考電壓當中被選擇作為下降參考電壓VFR之某一參考電壓，諸如該第二參考電壓）、它們各自的誤差範圍[-3.3%, +3.3%]（或「±3.3%」）以及它們之間的電壓差ΔV，且電壓差ΔV可等於一預定電壓差諸如0.1V，但本發明不以此為限。例如被選擇作為上升參考電壓VRR的該參考電壓可能達到1.75 (V)（或更高），且於該電壓降事件發生之後，該驅動電壓恢復到其典型值1.7 (V)且只有輕微的電壓漂移（諸如[1.7 - 0.01, 1.7 + 0.01] (V)）；此狀況下，若核心邏輯電路205沒有啟用參考電壓動態映射架構210中之動態映射控制模組212且僅僅仰賴電壓偵測電路210VDT，核心邏輯電路205的運作可能被卡住（例如某一存取運作被暫停）以致記憶裝置100當機。如第6圖右半部所示，核心邏輯電路205可啟用參考電壓動態映射架構210中之動態映射控制模組212（而非僅僅仰賴電壓偵測電路210VDT）以進行動態映射控制，來拉近第6圖左半部所示之兩個誤差範圍並使它們大約或完全重疊。這樣，這兩個誤差範圍所佔的整個區間（諸如[1.56, 1.76] (V)）就可以收縮了，例如變成區間[1.56, 1.66] (V)，但本發明不限於此。基於該誤差範圍收縮控制方案，電壓偵測電路210VDT的誤差導致當機的機率可趨近於零。
第7圖繪示第6圖所示誤差範圍收縮控制方案於一實施例中之實施細節。藉由動態地改變上升參考電壓VRR與該第一組候選參考電壓之間的映射關係以及下降參考電壓VFR與該第二組候選參考電壓之間的映射關係，動態映射控制模組212可精確地偵測該驅動電壓，而不受到硬體誤差的限制。於時間點t1，動態映射控制模組212可以已完成步驟310的運作，例如已完成（預設的）門檻值設定VDTQ(16,17)：將上升參考電壓VRR與下降參考電壓VFR分別映射至該第一參考電壓與該第二參考電壓，諸如對應於數位控制值0011之候選參考電壓{1.7051, 1.6121}。於區間[t1, t2]中之一時間點，該電壓降事件發生。於時間點t2，動態映射控制模組212可進行步驟316的運作，例如進行門檻值設定VDTQ(15,16)：將上升參考電壓VRR與下降參考電壓VFR分別映射至該另一第一參考電壓與該另一第二參考電壓，諸如對應於數位控制值0010之候選參考電壓{1.6117, 1.5195}。於區間[t2, t3]中之一時間點，該電壓降事件結束。於時間點t3，動態映射控制模組212可進行步驟322的運作，例如進行門檻值設定VDTQ(16,17)：將上升參考電壓VRR與下降參考電壓VFR分別映射至該第一參考電壓與該第二參考電壓，諸如對應於數位控制值0011之候選參考電壓{1.7051, 1.6121}。透過動態地切換於門檻值設定VDTQ(16,17)與VDTQ(15,16)之間，上述兩個誤差範圍所佔的整個區間（諸如[1.56, 1.76] (V)）就可以收縮了，如第7圖最右側所示。
第8圖繪示第3圖所示方法300於一實施例中之忽略控制方案。訊號VDTPI_O可作為該驅動訊號之一例，而訊號VDTVIN可作為電壓偵測器VD(na)的輸出訊號之一例，其中該輸出訊號可載有電壓偵測器VD(na)之一或多個偵測結果，諸如步驟314或步驟320中所提到的偵測結果。電壓偵測器VD(na)可包含一濾波器，以排除時間過短的電壓降。當該電壓降的降幅（減少量）的一半的兩個時間點t12與t13之間的時間差W不超過一預定時間差諸如2.49微秒（microsecond），電壓偵測器VD(na)可利用該濾波器濾除該電壓降，以使訊號VDTVIN維持不變，如時間點t12與t13之間的波形所示；否則，訊號VDTVIN改變狀態，以指出該電壓降事件。訊號VDTVIN可使核心邏輯電路205中之某一暫存器上的旗標被舉起，但本發明不限於此。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧電子裝置
50‧‧‧主裝置
52‧‧‧處理器
54‧‧‧電源供應電路
100‧‧‧記憶裝置
110‧‧‧記憶體控制器
112‧‧‧微處理器
112C‧‧‧程式碼
112M‧‧‧唯讀記憶體
114‧‧‧控制邏輯電路
115,210VDT‧‧‧電壓偵測電路
116‧‧‧揮發性記憶體
118‧‧‧傳輸介面電路
120‧‧‧非揮發性記憶體
122-1,122-2,…,122-N‧‧‧非揮發性記憶體元件
205‧‧‧核心邏輯電路
210‧‧‧參考電壓動態映射架構
212‧‧‧動態映射控制模組
214,219,224‧‧‧輸入／輸出電路
217‧‧‧電壓轉換電路
218‧‧‧介面電路
222‧‧‧非揮發性記憶體元件陣列
300‧‧‧用來控制記憶裝置的運作之方法
310‧‧‧將上升參考電壓與下降參考電壓分別映射至第一參考電壓與第二參考電壓以選擇作為第一參考電壓與第二參考電壓之步驟
312‧‧‧依據被選擇作為下降參考電壓的第二參考電壓來監控驅動電壓以判斷電壓降事件是否發生之步驟
314‧‧‧檢查電壓降事件是否發生之步驟
316‧‧‧暫停存取運作且將上升參考電壓與下降參考電壓分別映射至另一第一參考電壓與另一第二參考電壓以選擇作為上升參考電壓與下降參考電壓之步驟
318‧‧‧依據被選擇作為上升參考電壓的另一第一參考電壓來監控驅動電壓以判斷電壓降事件是否結束之步驟
320‧‧‧檢查電壓降事件是否結束之步驟
322‧‧‧將上升參考電壓與下降參考電壓分別映射至第一參考電壓與第二參考電壓以選擇作為第一參考電壓與第二參考電壓之步驟
A,B‧‧‧檢查時期
t1,t2,t3,t11,t12,t13,t14‧‧‧時間點
VCC,VCCQ,VCCQ2‧‧‧驅動電壓
VDTPI_O,VDTVIN‧‧‧訊號
VDTQ(15,16),VDTQ(16,17)‧‧‧門檻值設定
VDT(0),VDT(1),…,VDT(NA)‧‧‧可組態電壓監控電路
VD(0),VD(1),…,VD(NA)‧‧‧電壓偵測器
VG(0),VG(1),…,VG(NA)‧‧‧參考電壓產生電路
VRR‧‧‧上升參考電壓
VFR‧‧‧下降參考電壓
W‧‧‧時間差
第1圖為依據本發明一實施例之一種電子裝置的示意圖。 第2圖繪示第1圖所示記憶裝置於一實施例中之實施細節。 第3圖為依據本發明一實施例之一種用來控制一記憶裝置的運作之方法的流程圖。 第4圖繪示第3圖所示方法於一實施例中所監控的驅動電壓。 第5圖繪示第3圖所示方法於一實施例中之觸發及釋放（trigger and release）控制方案。 第6圖繪示第3圖所示方法於一實施例中之誤差範圍收縮（error-range shrinking）控制方案。 第7圖繪示第6圖所示誤差範圍收縮控制方案於一實施例中之實施細節。 第8圖繪示第3圖所示方法於一實施例中之忽略控制方案。

Claims (19)

  1. 一種用來控制一記憶裝置的運作之方法，該記憶裝置包含一非揮發性記憶體（non-volatile memory, NV memory），該非揮發性記憶體包含至少一非揮發性記憶體元件（NV memory element），該方法包含有： 在關於一驅動電壓（driving voltage）之一電壓降事件（voltage-drop event）發生之前，將一上升參考電壓（rising reference voltage）與一下降參考電壓（falling reference voltage）分別映射（map）至該記憶裝置中之一參考電壓產生電路所產生之一第一參考電壓與一第二參考電壓，以分別選擇該第一參考電壓與該第二參考電壓作為該上升參考電壓與該下降參考電壓，其中該記憶裝置從一主裝置（host device）取得該驅動電壓，該參考電壓產生電路產生複數個候選（candidate）參考電壓之至少一部分，該複數個候選參考電壓之該至少一部分包含該第一參考電壓與該第二參考電壓，以及該第一參考電壓大於該第二參考電壓； 藉由利用該記憶裝置中之一電壓偵測器，依據被選擇作為該下降參考電壓的該第二參考電壓來監控（monitor）該驅動電壓，以判斷該電壓降事件是否發生； 當該電壓降事件發生時，暫停對該非揮發性記憶體之至少一存取（access）運作，且將該上升參考電壓與該下降參考電壓分別映射至該參考電壓產生電路所產生之另一第一參考電壓與另一第二參考電壓，以分別選擇該另一第一參考電壓與該另一第二參考電壓作為該上升參考電壓與該下降參考電壓，其中該複數個候選參考電壓之該至少一部分包含該另一第一參考電壓與該另一第二參考電壓，以及該另一第一參考電壓大於該另一第二參考電壓； 藉由利用該電壓偵測器，依據被選擇作為該上升參考電壓的該另一第一參考電壓來監控該驅動電壓，以判斷該電壓降事件是否結束；以及 當該電壓降事件結束時，將該上升參考電壓與該下降參考電壓分別映射至該參考電壓產生電路所產生之該第一參考電壓與該第二參考電壓，以分別選擇該第一參考電壓與該第二參考電壓作為該上升參考電壓與該下降參考電壓。
  2. 如申請專利範圍第1項所述之方法，其另包含： 當該電壓降事件發生時，暫停對該非揮發性記憶體之任何寫入運作，直到該電壓降事件結束為止。
  3. 如申請專利範圍第1項所述之方法，其中被選擇作為該上升參考電壓的該另一第一參考電壓的典型值（typical value）以及被選擇作為該下降參考電壓的該第二參考電壓的典型值彼此相等。
  4. 如申請專利範圍第1項所述之方法，其中被選擇作為該上升參考電壓的該另一第一參考電壓以及被選擇作為該下降參考電壓的該第二參考電壓彼此相等。
  5. 如申請專利範圍第1項所述之方法，其中該記憶裝置以及其多個複製品是同一型號的多個電子產品；以及針對該記憶裝置以及該多個複製品，該複數個候選參考電壓中之任一參考電壓的精確度小於該主裝置所產生之該驅動電壓的精確度。
  6. 如申請專利範圍第1項所述之方法，其另包含： 基於該電壓偵測器之一第一偵測結果，當該驅動電壓小於被選擇作為該下降參考電壓的該第二參考電壓時，判斷該電壓降事件發生；以及 基於該電壓偵測器之一第二偵測結果，當該驅動電壓大於被選擇作為該上升參考電壓的該另一第一參考電壓時，判斷該電壓降事件結束。
  7. 一種記憶裝置，包含有： 一非揮發性記憶體（non-volatile memory, NV memory），用來儲存資訊，其中該非揮發性記憶體包含至少一非揮發性記憶體元件（NV memory element）；以及 一控制器，耦接至該非揮發性記憶體，用來控制該記憶裝置之至少一運作，其中該控制器包含： 一處理電路，用來依據來自一主裝置（host device）的一指令控制該控制器，以容許該主裝置透過該控制器存取（access）該非揮發性記憶體，其中在該處理電路的控制下，該控制器進行下列運作： 在關於一驅動電壓（driving voltage）之一電壓降事件（voltage-drop event）發生之前，將一上升參考電壓（rising reference voltage）與一下降參考電壓（falling reference voltage）分別映射（map）至該記憶裝置中之一參考電壓產生電路所產生之一第一參考電壓與一第二參考電壓，以分別選擇該第一參考電壓與該第二參考電壓作為該上升參考電壓與該下降參考電壓，其中該記憶裝置從該主裝置取得該驅動電壓，該參考電壓產生電路產生複數個候選（candidate）參考電壓之至少一部分，該複數個候選參考電壓之該至少一部分包含該第一參考電壓與該第二參考電壓，以及該第一參考電壓大於該第二參考電壓； 藉由利用該記憶裝置中之一電壓偵測器，依據被選擇作為該下降參考電壓的該第二參考電壓來監控（monitor）該驅動電壓，以判斷該電壓降事件是否發生； 當該電壓降事件發生時，暫停對該非揮發性記憶體之至少一存取運作，且將該上升參考電壓與該下降參考電壓分別映射至該參考電壓產生電路所產生之另一第一參考電壓與另一第二參考電壓，以分別選擇該另一第一參考電壓與該另一第二參考電壓作為該上升參考電壓與該下降參考電壓，其中該複數個候選參考電壓之該至少一部分包含該另一第一參考電壓與該另一第二參考電壓，以及該另一第一參考電壓大於該另一第二參考電壓； 藉由利用該電壓偵測器，依據被選擇作為該上升參考電壓的該另一第一參考電壓來監控該驅動電壓，以判斷該電壓降事件是否結束；以及 當該電壓降事件結束時，將該上升參考電壓與該下降參考電壓分別映射至該參考電壓產生電路所產生之該第一參考電壓與該第二參考電壓，以分別選擇該第一參考電壓與該第二參考電壓作為該上升參考電壓與該下降參考電壓。
  8. 如申請專利範圍第7項所述之記憶裝置，其中當該電壓降事件發生時，該控制器暫停對該非揮發性記憶體之任何寫入運作，直到該電壓降事件結束為止。
  9. 如申請專利範圍第7項所述之記憶裝置，其中被選擇作為該上升參考電壓的該另一第一參考電壓的典型值（typical value）以及被選擇作為該下降參考電壓的該第二參考電壓的典型值彼此相等。
  10. 如申請專利範圍第7項所述之記憶裝置，其中被選擇作為該上升參考電壓的該另一第一參考電壓以及被選擇作為該下降參考電壓的該第二參考電壓彼此相等。
  11. 如申請專利範圍第7項所述之記憶裝置，其中該記憶裝置以及其多個複製品是同一型號的多個電子產品；以及針對該記憶裝置以及該多個複製品，該複數個候選參考電壓中之任一參考電壓的精確度小於該主裝置所產生之該驅動電壓的精確度。
  12. 如申請專利範圍第7項所述之記憶裝置，其中基於該電壓偵測器之一第一偵測結果，當該驅動電壓小於被選擇作為該下降參考電壓的該第二參考電壓時，該控制器判斷該電壓降事件發生；以及基於該電壓偵測器之一第二偵測結果，當該驅動電壓大於被選擇作為該上升參考電壓的該另一第一參考電壓時，該控制器判斷該電壓降事件結束。
  13. 一種電子裝置，其包含如申請專利範圍第7項所述之記憶裝置，且另包含： 該主裝置，耦接至該記憶裝置，其中該主裝置包含： 至少一處理器，用來控制該主裝置之運作；以及 一電源供應電路，耦接至該至少一處理器，用來提供電源予該至少一處理器與該記憶裝置、且輸出該驅動電壓至該記憶裝置； 其中該記憶裝置係用來提供儲存空間給該主裝置。
  14. 一種記憶裝置之控制器，該記憶裝置包含該控制器與一非揮發性記憶體（non-volatile memory, NV memory），該非揮發性記憶體包含至少一非揮發性記憶體元件（NV memory element），該控制器包含有： 一處理電路，用來依據來自一主裝置（host device）的一指令控制該控制器，以容許該主裝置透過該控制器存取（access）該非揮發性記憶體，其中在該處理電路的控制下，該控制器進行下列運作： 在關於一驅動電壓（driving voltage）之一電壓降事件（voltage-drop event）發生之前，將一上升參考電壓（rising reference voltage）與一下降參考電壓（falling reference voltage）分別映射（map）至該記憶裝置中之一參考電壓產生電路所產生之一第一參考電壓與一第二參考電壓，以分別選擇該第一參考電壓與該第二參考電壓作為該上升參考電壓與該下降參考電壓，其中該記憶裝置從該主裝置取得該驅動電壓，該參考電壓產生電路產生複數個候選（candidate）參考電壓之至少一部分，該複數個候選參考電壓之該至少一部分包含該第一參考電壓與該第二參考電壓，以及該第一參考電壓大於該第二參考電壓； 藉由利用該記憶裝置中之一電壓偵測器，依據被選擇作為該下降參考電壓的該第二參考電壓來監控（monitor）該驅動電壓，以判斷該電壓降事件是否發生； 當該電壓降事件發生時，暫停對該非揮發性記憶體之至少一存取運作，且將該上升參考電壓與該下降參考電壓分別映射至該參考電壓產生電路所產生之另一第一參考電壓與另一第二參考電壓，以分別選擇該另一第一參考電壓與該另一第二參考電壓作為該上升參考電壓與該下降參考電壓，其中該複數個候選參考電壓之該至少一部分包含該另一第一參考電壓與該另一第二參考電壓，以及該另一第一參考電壓大於該另一第二參考電壓； 藉由利用該電壓偵測器，依據被選擇作為該上升參考電壓的該另一第一參考電壓來監控該驅動電壓，以判斷該電壓降事件是否結束；以及 當該電壓降事件結束時，將該上升參考電壓與該下降參考電壓分別映射至該參考電壓產生電路所產生之該第一參考電壓與該第二參考電壓，以分別選擇該第一參考電壓與該第二參考電壓作為該上升參考電壓與該下降參考電壓。
  15. 如申請專利範圍第14項所述之控制器，其中當該電壓降事件發生時，該控制器暫停對該非揮發性記憶體之任何寫入運作，直到該電壓降事件結束為止。
  16. 如申請專利範圍第14項所述之控制器，其中被選擇作為該上升參考電壓的該另一第一參考電壓的典型值（typical value）以及被選擇作為該下降參考電壓的該第二參考電壓的典型值彼此相等。
  17. 如申請專利範圍第14項所述之控制器，其中被選擇作為該上升參考電壓的該另一第一參考電壓以及被選擇作為該下降參考電壓的該第二參考電壓彼此相等。
  18. 如申請專利範圍第14項所述之控制器，其中該記憶裝置以及其多個複製品是同一型號的多個電子產品；以及針對該記憶裝置以及該多個複製品，該複數個候選參考電壓中之任一參考電壓的精確度小於該主裝置所產生之該驅動電壓的精確度。
  19. 如申請專利範圍第14項所述之控制器，其中基於該電壓偵測器之一第一偵測結果，當該驅動電壓小於被選擇作為該下降參考電壓的該第二參考電壓時，該控制器判斷該電壓降事件發生；以及基於該電壓偵測器之一第二偵測結果，當該驅動電壓大於被選擇作為該上升參考電壓的該另一第一參考電壓時，該控制器判斷該電壓降事件結束。
TW106139197A 2017-11-13 2017-11-13 用來控制一記憶裝置的運作之方法、記憶裝置及其控制器以及電子裝置 TWI643191B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW106139197A TWI643191B (zh) 2017-11-13 2017-11-13 用來控制一記憶裝置的運作之方法、記憶裝置及其控制器以及電子裝置
CN201810490448.4A CN109783406B (zh) 2017-11-13 2018-05-21 控制记忆装置的方法、记忆装置及其控制器及电子装置
US15/992,160 US10431262B2 (en) 2017-11-13 2018-05-29 Method for controlling operations of memory device, associated memory device and controller thereof, and associated electronic device
US16/540,065 US10510379B1 (en) 2017-11-13 2019-08-14 Method for controlling operations of memory device, associated memory device and controller thereof, and associated electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106139197A TWI643191B (zh) 2017-11-13 2017-11-13 用來控制一記憶裝置的運作之方法、記憶裝置及其控制器以及電子裝置

Publications (2)

Publication Number Publication Date
TWI643191B true TWI643191B (zh) 2018-12-01
TW201919057A TW201919057A (zh) 2019-05-16

Family

ID=65431917

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106139197A TWI643191B (zh) 2017-11-13 2017-11-13 用來控制一記憶裝置的運作之方法、記憶裝置及其控制器以及電子裝置

Country Status (3)

Country Link
US (2) US10431262B2 (zh)
CN (1) CN109783406B (zh)
TW (1) TWI643191B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI643191B (zh) * 2017-11-13 2018-12-01 慧榮科技股份有限公司 用來控制一記憶裝置的運作之方法、記憶裝置及其控制器以及電子裝置
KR102674619B1 (ko) * 2018-07-11 2024-06-13 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
TWI735928B (zh) * 2019-08-02 2021-08-11 新唐科技股份有限公司 控制裝置及調整方法
CN112599175B (zh) * 2019-10-02 2023-11-21 慧荣科技股份有限公司 在记忆装置中进行自动电源控制的方法及设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888770B2 (en) * 2003-05-09 2005-05-03 Kabushiki Kaisha Toshiba Semiconductor memory device
US6906531B2 (en) * 2002-10-11 2005-06-14 Dell Products L.P. Adaptive reference voltage method and system
US7345931B2 (en) * 2005-08-01 2008-03-18 Infineon Technologies Ag Maintaining internal voltages of an integrated circuit in response to a clocked standby mode
TW200835123A (en) * 2007-02-14 2008-08-16 Lih-Yih Chiou An adjustable low dropout voltage regulator
US7477092B2 (en) * 2006-12-29 2009-01-13 Sandisk Corporation Unified voltage generation apparatus with improved power efficiency

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8582374B2 (en) * 2009-12-15 2013-11-12 Intel Corporation Method and apparatus for dynamically adjusting voltage reference to optimize an I/O system
JP2015039087A (ja) * 2011-12-20 2015-02-26 株式会社村田製作所 半導体集積回路装置および高周波電力増幅器モジュール
KR101928498B1 (ko) * 2012-04-06 2018-12-13 삼성전자주식회사 클록기반 소프트 스타트 회로 및 전력관리 집적회로소자
TWI460586B (zh) * 2012-07-05 2014-11-11 Silicon Motion Inc 資料儲存裝置與快閃記憶體操作方法
CN104346292B (zh) * 2013-08-05 2017-10-24 慧荣科技股份有限公司 用来管理一记忆装置的方法、记忆装置与控制器
KR102190694B1 (ko) * 2014-03-14 2020-12-14 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
TWI566253B (zh) * 2015-09-02 2017-01-11 慧榮科技股份有限公司 用來管理一記憶裝置之方法以及記憶裝置與控制器
KR102471393B1 (ko) * 2015-12-09 2022-11-29 삼성디스플레이 주식회사 전압 발생 회로, 전압 발생 회로의 동작 방법 및 표시 장치
TWI634408B (zh) * 2017-01-26 2018-09-01 群聯電子股份有限公司 參考電壓產生電路、記憶體儲存裝置及參考電壓產生方法
TWI643191B (zh) * 2017-11-13 2018-12-01 慧榮科技股份有限公司 用來控制一記憶裝置的運作之方法、記憶裝置及其控制器以及電子裝置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906531B2 (en) * 2002-10-11 2005-06-14 Dell Products L.P. Adaptive reference voltage method and system
US6888770B2 (en) * 2003-05-09 2005-05-03 Kabushiki Kaisha Toshiba Semiconductor memory device
US7345931B2 (en) * 2005-08-01 2008-03-18 Infineon Technologies Ag Maintaining internal voltages of an integrated circuit in response to a clocked standby mode
US7477092B2 (en) * 2006-12-29 2009-01-13 Sandisk Corporation Unified voltage generation apparatus with improved power efficiency
TW200835123A (en) * 2007-02-14 2008-08-16 Lih-Yih Chiou An adjustable low dropout voltage regulator

Also Published As

Publication number Publication date
CN109783406A (zh) 2019-05-21
TW201919057A (zh) 2019-05-16
US10510379B1 (en) 2019-12-17
CN109783406B (zh) 2022-07-22
US20190371369A1 (en) 2019-12-05
US10431262B2 (en) 2019-10-01
US20190147920A1 (en) 2019-05-16

Similar Documents

Publication Publication Date Title
TWI643191B (zh) 用來控制一記憶裝置的運作之方法、記憶裝置及其控制器以及電子裝置
US9646709B2 (en) Proxy wordline stress for read disturb detection
CN110277127B (zh) 非易失性存储器件
US9202530B2 (en) Semiconductor device including power-on reset circuit and operating method thereof
US11474722B2 (en) Non-volatile memory including selective error correction
US11630768B2 (en) Method for managing flash memory module and associated flash memory controller and electronic device
TWI693520B (zh) 用來於一記憶裝置中進行系統備份的方法、相關記憶裝置及其控制器、以及相關電子裝置
US20200183598A1 (en) Storage system and operating method thereof
US11327544B2 (en) Memory system and operation method thereof
US20210255783A1 (en) Method and apparatus for performing data storage management to enhance data reliability with aid of repeated write command detection
US20240168086A1 (en) Monitoring circuit and semiconductor device
TWI646548B (zh) 用來於一記憶裝置中進行刷新管理之方法以及記憶裝置及其控制器
US9531365B1 (en) Signal generator adjusting a duty cycle and semiconductor apparatus using the same
TWI648739B (zh) 記憶體管理方法與儲存控制器
US10191533B2 (en) Method of enabling sleep mode, memory control circuit unit and storage apparatus
KR20200137682A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
US20230152997A1 (en) Storage device sharing system and operating method thereof
US11145366B1 (en) Techniques to mitigate error during a read operation to a memory array
US9722597B2 (en) Initialization signal generation device and nonvolatile memory apparatus using the same
US20220199169A1 (en) Noise reduction during parallel plane access in a multi-plane memory device
CN114863965A (zh) 存储器装置及其操作方法以及半导体设备