CN108595345B - 管理闪存中所储存的数据的方法及相关记忆装置与控制器 - Google Patents

管理闪存中所储存的数据的方法及相关记忆装置与控制器 Download PDF

Info

Publication number
CN108595345B
CN108595345B CN201810219451.2A CN201810219451A CN108595345B CN 108595345 B CN108595345 B CN 108595345B CN 201810219451 A CN201810219451 A CN 201810219451A CN 108595345 B CN108595345 B CN 108595345B
Authority
CN
China
Prior art keywords
block
data table
detection result
controller
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810219451.2A
Other languages
English (en)
Other versions
CN108595345A (zh
Inventor
杨宗杰
甘礼升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW102116649A external-priority patent/TWI508068B/zh
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN108595345A publication Critical patent/CN108595345A/zh
Application granted granted Critical
Publication of CN108595345B publication Critical patent/CN108595345B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种记忆装置、记忆装置的控制器和一种管理一闪存中所储存的数据的方法，其中该闪存包含多个区块，且该方法包含有：提供一数据表，其中该数据表记录了该多个区块中已被写入数据的区块，以及其数据写入时间的顺序；侦测该多个区块中一第一区块的质量以产生一第一侦测结果，其中该第一区块为该数据表中所记录的数据写入时间最早的区块；以及依据该第一侦测结果来决定是否将该第一区块的内容搬移到一空白区块中，并将该第一区块的内容删除。本发明可以避免区块因为数据保留时间过长而造成记忆体单元的临界电压分布改变以及数据失真的情形。

Description

管理闪存中所储存的数据的方法及相关记忆装置与控制器
本发明要求中华人民共和国申请号201310318163.X(申请日2013年07月25日，标题为“管理闪存中所储存的数据的方法及相关记忆装置与控制器”)的优先权，以上申请案的所有内容以引用方式纳入。
技术领域
本发明涉及闪存(Flash Memory)，尤指一种管理闪存中所储存的数据的方法，及相关的记忆装置与控制器。
背景技术
闪存可通过电子式的抹除(erase)与写入/程序化(program)以进行数据储存，并且广泛地应用于记忆卡(memory card)、固态硬盘(solid-state drive)与可携式多媒体播放器等等。由于闪存为非挥发性(non-volatile)记忆体，因此，不需要额外电力来维持闪存所储存的信息，此外，闪存可提供快速的数据读取与较佳的抗震能力，而这些特性也说明了闪存为何会如此普及的原因。
闪存可区分为NOR型闪存与NAND型闪存。对于NAND型闪存来说，其具有较短的抹除及写入时间且每一记忆体单元需要较少的芯片面积，因而相较于NOR型闪存，NAND型闪存会允许较高的储存密度以及较低的每一储存位的成本。一般来说，闪存是以记忆体单元数组的方式来储存数据，而记忆体单元是由一浮动栅极晶体管(floating-gate transistor)来加以实作，且每一记忆体单元可通过适当地控制浮动栅极晶体管的浮动栅极上的电荷个数来设定导通该浮动栅极晶体管所实作的该记忆体单元的所需临界电压，进而储存单一个位的信息或者一个位以上的信息，如此一来，当一或多个预定控制栅极电压施加于浮动栅极晶体管的控制栅极之上，则浮动栅极晶体管的导通状态便会指示出浮动栅极晶体管中所储存的一或多个二进制数(binary digit)。
然而，由于某些因素，闪存单元中原本储存的电荷的个数可能会受到影响/扰乱，举例来说，闪存中所存在的干扰可能来自于保持干扰(retention disturbance)，且闪存单元中原本储存的电荷的个数也有可能因为高温而造成变化。因此，由于数据保留时间(retention time)及/或温度影响的缘故，闪存单元中的记忆体单元的临界电压分布(threshold voltage distribution)便会有所改变，因此，读取记忆体单元中所储存的信息可能会因为改变后的临界变压分布而无法正确地获得所储存的信息。
发明内容
因此，本发明的目的之一在于公开一种管理闪存中所储存的数据的方法，及相关的记忆装置与控制器，其可以避免记忆体单元中所储存的信息过度失真，以解决上述的问题。
依据本发明一实施例，公开一种管理一闪存中所储存的数据的方法，其中该闪存包含多个区块，该方法包含有：提供一数据表，其中该数据表记录了该多个区块中已被写入数据的区块，以及其数据写入时间的顺序；侦测该多个区块中一第一区块的质量以产生一第一侦测结果，其中该第一区块为该数据表中所记录的数据写入时间最早的区块；以及依据该第一侦测结果来决定是否将该第一区块的内容搬移到一空白区块中，并将该第一区块的内容删除。
依据本发明另一实施例，一种记忆装置包含有一闪存以及一控制器，其中该闪存包含多个区块，且该控制器包含有一记忆体以储存一数据表，其中该数据表记录了该多个区块中已被写入数据的区块，以及其数据写入时间的顺序，该控制器侦测该多个区块中一第一区块的质量以产生一第一侦测结果，其中该第一区块为该数据表中所记录的数据写入时间最早的区块；以及依据该第一侦测结果来决定是否将该第一区块的内容搬移到一空白区块中，并将该第一区块的内容删除。
依据本发明另一实施例，公开一种记忆装置的控制器，其中该控制器是用来存取一闪存，该闪存包含多个区块，且该控制器包含有一记忆体以及一微处理器，该记忆体是用来储存一程序代码以及一数据表，其中该数据表记录了该多个区块中已被写入数据的区块，以及其数据写入时间的顺序；该微处理器是用来执行该程序代码以控制对该闪存的存取以及管理该多个区块；其中该微处理器侦测该多个区块中一第一区块的质量以产生一第一侦测结果，其中该第一区块为该数据表中所记录的数据写入时间最早的区块；以及该微处理器依据该第一侦测结果来决定是否将该第一区块的内容搬移到一空白区块中，并将该第一区块的内容删除。
附图说明
图1为依据本发明一实施例的一种记忆装置的示意图。
图2所示为依据本发明一实施例的数据表的示意图。
图3为依据本发明一实施例的一种管理闪存中所储存的数据的方法的流程图。
图4为将写入时间最早的区块的内容搬移到一空白区块的示意图。
其中，附图标记说明如下：
100 记忆装置
110 记忆体控制器
112 微处理器
112C 程序代码
112M 记忆体
112P、200 数据表
114 控制逻辑
116 缓冲存储器
118 接口逻辑
120 闪存
300～310 步骤
410 备用区块表
具体实施方式
请参考图1，图1为依据本发明一实施例的一种记忆装置100的示意图，其中本实施例的记忆装置100为可携式记忆装置(例如：符合SD/MMC、CF、MS、XD标准的记忆卡)。记忆装置100包含有一闪存(Flash Memory)120以及一控制器，该控制器可为一记忆体控制器110，且用来存取闪存120。依据本实施例，记忆体控制器110包含一微处理器112、一记忆体112M、一控制逻辑114、一缓冲存储器116与一接口逻辑118。记忆体112M是用来储存一程序代码112C，而微处理器112则用来执行程序代码112C以控制对闪存120的存取(Access)。
在典型状况下，闪存120包含多个区块(Block)，而该控制器(例如：通过微处理器112执行程序代码112C的记忆体控制器110)对闪存120进行抹除等运作以区块为单位来进行。另外，一区块可记录特定数量的数据页(Page)，其中该控制器(例如：通过微处理器112执行程序代码112C的记忆体控制器110)对闪存120进行写入数据的运作以数据页为单位来进行写入。
通常状况下，通过微处理器112执行程序代码112C的记忆体控制器110可利用其本身内部的组件来进行诸多控制运作，例如：利用控制逻辑114来控制闪存120的存取运作(尤其是对至少一区块或至少一数据页的存取运作)、利用缓冲存储器116进行所需的缓冲处理、以及利用接口逻辑118来与一主装置(Host Device)沟通。
另外，记忆体112M中也储存有一数据表112P，记录了多个区块中已被写入数据的区块，以及其数据写入时间的顺序(相对时间)。举例来说，请参考图2，图2所示为依据本发明一实施例的数据表200的示意图，如图2所示，假设闪存120总共具有N个区块B1～BN，其中区块B2～B4、B7～B11、B14之前有被写入数据(program)过，且其写入时间的早晚顺序依序为区块B14、B2～B4、B7～B11，则此时数据表200可以依序记录区块B14、B2～B4、B7～B11，以用来表示区块数据写入时间的顺序。然而，需注意的是，图2所示的数据表200的内容仅为一范例说明，而并非作为本发明的限制，在本发明的其它实施例中，数据表200可以使用其它形式的纪录方式来描述闪存120中已被写入数据的区块，以及其数据写入时间的顺序。
请同时参考图1～3，图3为依据本发明一实施例的一种管理闪存120中所储存的数据的方法的流程图，流程叙述如下。
步骤300，流程开始。在步骤302中，当记忆体控制器110处于一闲置(idle)状态时(亦即记忆体控制器110没有接收及处理命令时)，微处理器112依据数据表112P的记录来侦测一区块的质量以产生一侦测结果，其中该区块为数据表112P中所记录的数据写入时间最早的区块，若是以图2所示的数据表200为例，微处理器112便是侦测区块B14的质量以产生该侦测结果。详细来说，微处理器112可以通过读取区块B14中至少一部分数据(例如至少一部分数据页(page))中的数据，并通过在译码过程中所得到的位错误率或位错误量来产生该侦测结果；而微处理器112也可以通过侦测区块B14中所包含的多个记忆体单元中至少一部分的记忆体单元(每一个记忆体单元是由一浮动栅极晶体管(floating-gatetransistor)来以实作)的临界电压位移(threshold voltage shifting)状态，以产生该侦测结果。
接着，在步骤304中，微处理器112判断该侦测结果所表示的区块质量是否符合标准，若是该侦测结果所表示的区块质量符合标准，则流程进入步骤306，反之则进入步骤308。详细来说，假设在步骤302中微处理器112是侦测区块B14中至少一部分数据的位错误率或位错误量来产生该侦测结果，则在步骤304中当该侦测结果指出区块B14中该至少一部分数据的位错误率或位错误量高于一临界值时，流程进入步骤308，而当该侦测结果指出区块B14中该至少一部分数据的位错误率或位错误量低于该临界值时，流程则进入步骤306；另外，假设在步骤302中微处理器112是侦测区块B14中所包含的多个记忆体单元中至少一部分的记忆体单元的临界电压位移状态以产生该侦测结果，则在步骤304中当该侦测结果指出该多个记忆体单元中该至少一部分的记忆体单元的临界电压位移状态不符合一标准时，流程进入步骤308，而当该侦测结果指出该多个记忆体单元中该至少一部分的记忆体单元的临界电压位移状态符合该标准时，流程则进入步骤306。
在步骤306中，由于区块B14的质量符合标准，因此，微处理器112便不会对区块B14中的数据做任何处理，也即区块B14中的数据不会做任何变动，以避免缩短闪存120的寿命。此外，由于区块B14是闪存120中写入时间最早的区块，因此，写入时间较区块B14晚的其它区块(B2～B4与B7～B11)应该不会有因为数据保留时间(retention time)过长而造成数据失真的问题，因此，微处理器112不需要对其他的区块进行侦测与判断的操作，流程便可直接进入步骤310以结束此流程。
在步骤308中，由于区块B14的质量不符合标准，因此，微处理器112将区块B14中的所有数据搬移到另一空白区块中，并将区块B14中的数据内容删除，以及更新数据表200中的内容。举例来说，请参考图4，假设区块B14中的所有数据搬移到区块B15中，则数据表200中有关区块B14的记录会被移除，并将区块B14中的数据内容删除，而程序代码112C中所内建的一备用区块表410(用来记录闪存120中哪些区块是空白的)会记录区块B14变为一空白区块；而数据表200另外会在尾端新增一笔有关于区块B15的记录。此外，由于在将区块B14中的所有数据搬移到区块B15的过程中，记忆体控制器110会进行数据译码以及错误更正的操作，因此，搬移到区块B15中的数据会具有较佳的质量。
在步骤308结束之后，流程回到步骤302以侦测区块B2的质量以产生一侦测结果，其中区块B2为更新后的数据表200中所记录的数据写入时间最早的区块，并重复上述流程。
简要归纳本发明，在本发明的管理闪存中所储存的数据的方法，及相关的记忆装置与控制器中，可以利用记忆体控制器闲置的时间来将写入时间最早(也即数据保留时间(retention time)最长)且质量不佳的区块中的内容搬移到另一区块中，因此，可以避免区块因为数据保留时间过长而造成记忆体单元的临界电压分布改变以及数据失真的情形。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (6)

1.一种管理一闪存中所储存的数据的方法，应用在一控制器中，其特征在于，该闪存包含多个区块，且该方法包含有：
提供一数据表，其中该数据表记录了该多个区块中已被写入数据的区块，以及其数据写入时间的顺序；
在该控制器的一闲置期间，参考该数据表以决定出一第一区块，其中该第一区块为该数据表中所记录的数据写入时间最早的区块；
在该闲置期间，侦测该第一区块的多个记忆体单元中至少一部分的记忆体单元的临界电压位移状态，以产生一第一侦测结果；
当该第一侦测结果指出该第一区块的该多个记忆体单元中该至少一部分的记忆体单元的临界电压位移状态不符合一标准时，将该第一区块的内容搬移到一空白区块中，并将该第一区块的内容删除；
当该第一侦测结果指出该多个记忆体单元中该至少一部分的记忆体单元的临界电压位移状态符合该标准时，不变动该第一区块的内容；以及
当该第一区块的内容搬移到该空白区块之后，更新该数据表以删除该第一区块的记录，以产生一更新后数据表。
2.如权利要求1所述的方法，其特征在于，还包含有：
当该第一区块的内容搬移到该空白区块之后：
侦测该多个区块中一第二区块的质量以产生一第二侦测结果，其中该第二区块为该更新后数据表中所记录的数据写入时间最早的区块；以及
依据该第二侦测结果来决定是否将该第二区块的内容搬移到另一空白区块中，并将该第二区块的内容删除。
3.一种记忆装置，其特征在于，包含有：
一闪存，其中该闪存包含多个区块；以及
一控制器，包含有一记忆体以储存一数据表，其中该数据表记录了该多个区块中已被写入数据的区块，以及其数据写入时间的顺序；
其中在该控制器的一闲置期间，该控制器参考该数据表以决定出一第一区块，其中该第一区块为该数据表中所记录的数据写入时间最早的区块；且该控制器侦测该第一区块中多个记忆体单元中至少一部分的记忆体单元的临界电压位移状态，以产生一第一侦测结果；以及当该第一侦测结果指出该第一区块中该多个记忆体单元中该至少一部分的记忆体单元的临界电压位移状态不符合一标准时，该控制器将该第一区块的内容搬移到一空白区块中，并将该第一区块的内容删除；及当该第一侦测结果指出该多个记忆体单元中该至少一部分的记忆体单元的临界电压位移状态符合该标准时，该控制器不变动该第一区块的内容；
其中依据该第一侦测结果以决定将该第一区块的内容搬移到该空白区块之后，该控制器更新该数据表以删除该第一区块的记录，以产生一更新后数据表。
4.如权利要求3所述的记忆装置，其特征在于，当依据该第一侦测结果以决定将该第一区块的内容搬移到该空白区块之后，该控制器侦测该多个区块中一第二区块的质量以产生一第二侦测结果，其中该第二区块为该更新后数据表中所记录的数据写入时间最早的区块；以及该控制器依据该第二侦测结果来决定是否将该第二区块的内容搬移到另一空白区块中，并将该第二区块的内容删除。
5.一种记忆装置的控制器，其特征在于，该控制器是用来存取一闪存，该闪存包含多个区块，且该控制器包含有：
一记忆体，用来储存一程序代码以及一数据表，其中该数据表记录了该多个区块中已被写入数据的区块，以及其数据写入时间的顺序；
一微处理器，用来执行该程序代码以控制对该闪存的存取以及管理该多个区块；
其中在该控制器的一闲置期间，该微处理器参考该数据表以决定出一第一区块，其中该第一区块为该数据表中所记录的数据写入时间最早的区块；且该微处理器侦测该第一区块中多个记忆体单元中至少一部分的记忆体单元的临界电压位移状态，以产生一第一侦测结果；以及当该第一侦测结果指出该第一区块中该多个记忆体单元中该至少一部分的记忆体单元的临界电压位移状态不符合一标准时，该微处理器将该第一区块的内容搬移到一空白区块中，并将该第一区块的内容删除；及当该第一侦测结果指出该多个记忆体单元中该至少一部分的记忆体单元的临界电压位移状态符合该标准时，该微处理器不变动该第一区块的内容；
其中依据该第一侦测结果以决定将该第一区块的内容搬移到该空白区块之后，该微处理器更新该数据表以删除该第一区块的记录，以产生一更新后数据表。
6.如权利要求5所述的控制器，其特征在于，当依据该第一侦测结果以决定将该第一区块的内容搬移到该空白区块之后，该微处理器侦测该多个区块中一第二区块的质量以产生一第二侦测结果，其中该第二区块为该更新后数据表中所记录的数据写入时间最早的区块；以及该微处理器依据该第二侦测结果来决定是否将该第二区块的内容搬移到另一空白区块中，并将该第二区块的内容删除。
CN201810219451.2A 2012-07-25 2013-07-25 管理闪存中所储存的数据的方法及相关记忆装置与控制器 Active CN108595345B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261675355P 2012-07-25 2012-07-25
US61/675,355 2012-07-25
TW102116649 2013-05-10
TW102116649A TWI508068B (zh) 2012-07-25 2013-05-10 管理快閃記憶體中所儲存之資料的方法，及相關的記憶裝置與控制器
CN201310318163.XA CN103577342B (zh) 2012-07-25 2013-07-25 管理闪存中所储存的数据的方法及相关记忆装置与控制器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201310318163.XA Division CN103577342B (zh) 2012-07-25 2013-07-25 管理闪存中所储存的数据的方法及相关记忆装置与控制器

Publications (2)

Publication Number Publication Date
CN108595345A CN108595345A (zh) 2018-09-28
CN108595345B true CN108595345B (zh) 2021-11-23

Family

ID=49996171

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810219451.2A Active CN108595345B (zh) 2012-07-25 2013-07-25 管理闪存中所储存的数据的方法及相关记忆装置与控制器
CN201310318163.XA Active CN103577342B (zh) 2012-07-25 2013-07-25 管理闪存中所储存的数据的方法及相关记忆装置与控制器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310318163.XA Active CN103577342B (zh) 2012-07-25 2013-07-25 管理闪存中所储存的数据的方法及相关记忆装置与控制器

Country Status (3)

Country Link
US (2) US9811414B2 (zh)
KR (1) KR20140133427A (zh)
CN (2) CN108595345B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108595345B (zh) * 2012-07-25 2021-11-23 慧荣科技股份有限公司 管理闪存中所储存的数据的方法及相关记忆装置与控制器
KR102221752B1 (ko) * 2014-03-20 2021-03-02 삼성전자주식회사 메모리 장치의 프로그램 방법 및 이를 포함하는 데이터 독출 방법
TWI527037B (zh) * 2014-04-10 2016-03-21 群聯電子股份有限公司 資料儲存方法、記憶體控制電路單元與記憶體儲存裝置
KR102291806B1 (ko) 2015-04-20 2021-08-24 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
TWI566253B (zh) * 2015-09-02 2017-01-11 慧榮科技股份有限公司 用來管理一記憶裝置之方法以及記憶裝置與控制器
TWI608350B (zh) * 2016-03-09 2017-12-11 慧榮科技股份有限公司 儲存裝置及其控制單元、可用於儲存裝置的資料搬移方 法
CN106776095B (zh) * 2016-12-22 2020-01-03 湖南国科微电子股份有限公司 Ssd固态硬盘数据可靠性智能检测方法及检测装置
CN108563397B (zh) 2018-01-04 2021-08-24 威盛电子股份有限公司 存储装置以及数据保存方法
CN108089994B (zh) * 2018-01-04 2021-06-01 威盛电子股份有限公司 存储装置以及数据保存方法
US10949113B2 (en) * 2018-01-10 2021-03-16 SK Hynix Inc. Retention aware block mapping in flash-based solid state drives
TWI687930B (zh) * 2018-11-07 2020-03-11 慧榮科技股份有限公司 快閃記憶體控制器、管理快閃記憶體模組的方法及相關的電子裝置
US11301343B2 (en) * 2020-06-12 2022-04-12 Taiwan Semiconductor Manufacturing Company Limited Memory block age detection
US11481123B1 (en) * 2021-04-27 2022-10-25 Micron Technology, Inc. Techniques for failure management in memory systems

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201036008Y (zh) * 2007-04-18 2008-03-12 福州瑞芯微电子有限公司 Bch纠错技术中的校验码写入装置
CN101510168A (zh) * 2008-11-07 2009-08-19 慧帝科技(深圳)有限公司 一种快闪记忆体的存取方法和记忆体装置
CN101689400A (zh) * 2007-02-20 2010-03-31 桑迪士克股份有限公司 基于阈值电压分布的动态检验
CN102043725A (zh) * 2009-10-20 2011-05-04 群联电子股份有限公司 用于闪存的数据写入方法及其控制器与储存系统
CN103577342B (zh) * 2012-07-25 2018-04-17 慧荣科技股份有限公司 管理闪存中所储存的数据的方法及相关记忆装置与控制器

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526186B1 (ko) 2003-04-04 2005-11-03 삼성전자주식회사 플래시 메모리의 오류블록 관리방법 및 장치
WO2007058617A1 (en) * 2005-11-17 2007-05-24 Chee Keng Chang A controller for non-volatile memories, and methods of operating the memory controller
US9213627B2 (en) * 2005-12-21 2015-12-15 Nxp B.V. Non-volatile memory with block erasable locations
US20100299494A1 (en) * 2005-12-22 2010-11-25 Nxp B.V. Memory with block-erasable locations and a linked chain of pointers to locate blocks with pointer information
JP2008033788A (ja) * 2006-07-31 2008-02-14 Matsushita Electric Ind Co Ltd 不揮発性記憶装置、データ記憶システム、およびデータ記憶方法
US20090265403A1 (en) * 2006-08-31 2009-10-22 Keiji Fukumoto File system
US8719501B2 (en) * 2009-09-08 2014-05-06 Fusion-Io Apparatus, system, and method for caching data on a solid-state storage device
KR100881669B1 (ko) * 2006-12-18 2009-02-06 삼성전자주식회사 비휘발성 데이터 저장장치의 정적 데이터 영역 검출 방법,마모도 평준화 방법 및 데이터 유닛 병합 방법과 그 장치
CN100504814C (zh) 2007-01-17 2009-06-24 忆正存储技术(深圳)有限公司 闪存的区块管理方法
JP4444314B2 (ja) * 2007-07-13 2010-03-31 株式会社東芝 半導体メモリ情報蓄積装置とその書き込み制御方法
US8533562B2 (en) * 2007-09-12 2013-09-10 Sandisk Technologies Inc. Data protection after possible write abort or erase abort
TW200926196A (en) 2007-12-07 2009-06-16 Apacer Technology Inc Method for flash memory storage device to store data
CN101632068B (zh) * 2007-12-28 2015-01-14 株式会社东芝 半导体存储装置
JP4489127B2 (ja) * 2008-02-29 2010-06-23 株式会社東芝 半導体記憶装置
KR101518199B1 (ko) * 2008-05-23 2015-05-06 삼성전자주식회사 오류 정정 장치, 그 방법 및 상기 장치를 포함하는 메모리장치
TWI373771B (en) * 2008-06-06 2012-10-01 Phison Electronics Corp Memory management method for non-volatile memory and controller using the same
TWI386800B (zh) 2008-10-03 2013-02-21 Silicon Motion Inc 快閃記憶體之更新資料的管理方法以及相關之記憶卡
CN101740123B (zh) 2008-11-10 2012-04-04 扬智科技股份有限公司 存储器的数据保护方法
US9141475B2 (en) * 2008-11-23 2015-09-22 Sandisk Technologies Methods for tag-grouping of blocks in storage devices
CN101552032B (zh) * 2008-12-12 2012-01-18 深圳市晶凯电子技术有限公司 用较大容量dram参与闪存介质管理构建高速固态存储盘的方法及装置
CN102004701B (zh) 2009-08-28 2013-01-09 炬才微电子（深圳）有限公司 一种次级内存的分配方法和装置
TWI450271B (zh) 2009-09-02 2014-08-21 Silicon Motion Inc 用來管理一快閃記憶體的複數個區塊之方法以及相關之記憶裝置及其控制器
TWI426528B (zh) * 2009-09-30 2014-02-11 Phison Electronics Corp 用於快閃記憶體的區塊管理方法、控制器與儲存系統
TWI437569B (zh) 2009-10-16 2014-05-11 Silicon Motion Inc 用來管理一快閃記憶體的複數個區塊之方法以及相關之記憶裝置及其控制器
US8589766B2 (en) * 2010-02-24 2013-11-19 Apple Inc. Codeword remapping schemes for non-volatile memories
JP2012203443A (ja) * 2011-03-23 2012-10-22 Toshiba Corp メモリシステムおよびメモリシステムの制御方法
KR101824068B1 (ko) 2011-07-28 2018-03-15 삼성전자주식회사 메모리 컨트롤러 구동방법, 및 메모리 컨트롤러를 포함하는 메모리 시스템, 메모리 카드 및 휴대용 전자장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101689400A (zh) * 2007-02-20 2010-03-31 桑迪士克股份有限公司 基于阈值电压分布的动态检验
CN201036008Y (zh) * 2007-04-18 2008-03-12 福州瑞芯微电子有限公司 Bch纠错技术中的校验码写入装置
CN101510168A (zh) * 2008-11-07 2009-08-19 慧帝科技(深圳)有限公司 一种快闪记忆体的存取方法和记忆体装置
CN102043725A (zh) * 2009-10-20 2011-05-04 群联电子股份有限公司 用于闪存的数据写入方法及其控制器与储存系统
CN103577342B (zh) * 2012-07-25 2018-04-17 慧荣科技股份有限公司 管理闪存中所储存的数据的方法及相关记忆装置与控制器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Flash存储卡文件系统的研究;阎航;《中国优秀硕士学位论文全文数据库 信息科技辑》;20070515;I137-11 *

Also Published As

Publication number Publication date
CN103577342A (zh) 2014-02-12
US10324786B2 (en) 2019-06-18
US9811414B2 (en) 2017-11-07
US20180018224A1 (en) 2018-01-18
KR20140133427A (ko) 2014-11-19
CN103577342B (zh) 2018-04-17
CN108595345A (zh) 2018-09-28
US20140032993A1 (en) 2014-01-30

Similar Documents

Publication Publication Date Title
CN108595345B (zh) 管理闪存中所储存的数据的方法及相关记忆装置与控制器
US9733857B2 (en) Flash memory controller
KR101122485B1 (ko) 메모리 시스템
US8132045B2 (en) Program failure handling in nonvolatile memory
US8448046B2 (en) Memory access method capable of reducing usage rate of problematic memory blocks
US10474573B2 (en) Method for managing flash memory module and associated flash memory controller and electronic device
US7979737B2 (en) Method for accessing a Flash memory, and associated memory device and controller thereof
US8433844B2 (en) Method for managing a memory device having multiple channels and multiple ways, and associated memory device and controller thereof
US20190065361A1 (en) Method for writing data into flash memory module and associated flash memory controller and electronic device
KR101468432B1 (ko) 제어된 스크럽 데이터 판독에 의해 트리거되는 플래시 메모리 리프레시 기술
CN108228093B (zh) 使用后台介质扫描来监控存储器的方法和装置
US20110093649A1 (en) Method for managing a plurality of blocks of a flash memory, and associated memory device and controller thereof
US11068201B2 (en) Flash memory controller, method for managing flash memory module and associated electronic device
US20110087828A1 (en) Method for enhancing performance of accessing a flash memory, and associated memory device and controller thereof
TWI508068B (zh) 管理快閃記憶體中所儲存之資料的方法，及相關的記憶裝置與控制器
US11487655B2 (en) Method for managing flash memory module and associated flash memory controller and electronic device based on timing of dummy read operations
US11210209B2 (en) Method for managing flash memory module and associated flash memory controller and electronic device
CN105761754B (zh) 存储单元编程方法、存储器控制电路单元与存储装置
US20100235563A1 (en) Method for enhancing performance of a flash memory, and associated portable memory device and controller thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant