CN201036008Y - Bch纠错技术中的校验码写入装置 - Google Patents
Bch纠错技术中的校验码写入装置 Download PDFInfo
- Publication number
- CN201036008Y CN201036008Y CNU2007200068194U CN200720006819U CN201036008Y CN 201036008 Y CN201036008 Y CN 201036008Y CN U2007200068194 U CNU2007200068194 U CN U2007200068194U CN 200720006819 U CN200720006819 U CN 200720006819U CN 201036008 Y CN201036008 Y CN 201036008Y
- Authority
- CN
- China
- Prior art keywords
- check code
- data
- flash
- chaudhuri
- bose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
本实用新型涉及一种用数据表示中的冗余码作错误检测或校正的编码装置，特别是一种BCH纠错技术中的校验码写入装置，其通常应用于闪存存储系统，本实用新型的要点在于提供了一种寄存器，使得在往闪存存储系统中写入数据时，可以连续地写入信息位的同时，对信息位进行编码计算，所得的校验码存储入该校验码寄存器，这样可以将校验码的处理与数据的写入分开同步进行，在写入数据时，完成一页或复数页的数据写入后，再一次性输入对应的校验码，从而实现闪存存储系统对数据信息写入的连续性，使操作简单化，并提高了闪存存储系统对数据写入的速度。
Description
技术领域
本实用新型涉及一种用数据表示中的冗余码作错误检测或校正的编码装置，特别是一种BCH纠错技术中的校验码写入装置，其通常应用于闪存存储系统。
背景技术
BCH码是循环码的一个重要子类，它具有纠多个错误的能力，BCH码有严密的代数理论，是目前研究最透彻的一类码。它的生成多项式与最小码距之间有密切的关系，人们可以根据所要求的纠错能力很容易构造出BCH码，它们的译码器也容易实现，是线性分组码中应用最普遍的一类码。
现有技术中，在数据写入闪存同时进行BCH编码，即在写完信息位后得到一组校验位，从而跟在信息位后形成一个完整的BCH码字，也就是校验码。在读出存储在闪存上的数据时，需要对编码的数据进行解码，并纠正在纠错能力范围内的错误的数据。然而，往闪存写入数据时，经常在写入信息位的同时就需要通过BCH编码器进行编码得到校验码，由于从BCH编码器得到的校验码都没有进行存储，因此必须实时发送，即在生成的同时就发送，否则容易丢失数据，因此当传送完一个512字节的信息位时，紧接着要往该信息位的冗余字节中写入校验码，而无法直接继续传送下个512字节的数据，必须写入完上一个信息位的校验码才能继续传送下个512字节的信息位；同样，当从闪存读取数据时，当读完512字节的信息位时，紧接着要读取对应的校验码，因此在每页数据的读写期间，对闪存操作的地址指针要变化多次，在信息位和校验位上不断变换，操作复杂，数据读写速度慢，特别是在SOC系统中，大多用DMA进行数据的读写，变换闪存的读写目标地质需要从新配制DMA寄存器，更是影响了总线的效率和传输速度。
实用新型构成
本实用新型的目的在于根据现有技术的不足之处而提供一种可以对信息码和校验码分别进行一次性操作的，使数据写入速度快的BCH纠错技术中的校验码写入装置。
本实用新型的实现是通过以下途径来实现的：
BCH纠错技术中的校验码写入装置，包括有闪存接口控制装置和BCH编码器，闪存接口控制装置的一个写入控制端与闪存存储系统连接，另一个控制输出端与BCH编码器传输连接，其结构要点在于，还包括有一校验码寄存器，其驱动控制端连接闪存接口控制装置，输入端与BCH编码器的输出端连接，输出端则与闪存存储系统连接。
当往闪存存储系统中写入数据时，存储系统将通过闪存接口控制装置触发BCH编解码器进行编码工作，将连续对多个信息位进行编码，并将编码的结果，即校验位，保存在校验码寄存器中，同时，通过闪存接口控制装置读取数据信息时，也可以连续读取，地址指针顺序移动，当写完一页数据后，再通过闪存接口控制装置触发校验码寄存器，由闪存存储系统从校验码寄存器中读取校验码写入对应信息码冗余字节的位置。
这样，在对闪存存储系统进行写入数据时，校验码的处理与信息位的读写可以分开处理，可实现对闪存存储系统写信息位的连续性，从而简化了操作，加快了数据的写入速度。
本实用新型所述的校验码写入装置可以进一步具体为：
闪存接口控制装置包括有依序连接的数据处理器、计数装置、比较装置和驱动触发装置以及与比较装置的基准端连接的基准装置，其中数据处理器连接闪存存储系统和BCH编码器，驱动触发装置则连接校验码寄存器。
闪存接口控制装置的数据处理器在处理所写入的数据的同时，将数据信息发送给计数装置，计数装置将对写入的信息位进行计算，而比较装置将计数装置所计数的结果与基准装置中的基准值进行比较，当计数结果达到基准值后，比较装置输出一控制信号给驱动触发装置，由驱动触发装置触发校验码寄存器，由闪存存储系统读取校验码寄存器中的该页对应的校验码，并写入该页冗余字节的对应位置。
这样可以控制批量处理数据的大小，根据需要对基准装置的基准值进行设置，如一页数据或者二页数据，甚至更多。也就是说计数装置计数的是数据量的大小，控制每读取一定量的数据后，进行校验码的写入。
本实用新型还可以进一步具体为：
闪存接口控制装置、BCH编码器、校验码寄存器均包含在一型号为RK435D的芯片中。
闪存接口控制装置、BCH编码器、校验码寄存器集成在一芯片中，该芯片实现了上述三者的用途。芯片的型号可以有多种，本说明书提供一种作为参考。
综上所述，本实用新型的要点在于提供了一种寄存器，使得在往闪存存储系统中写入数据时，可以连续地写入信息位的同时，对信息位进行编码计算，所得的校验码存储入该校验码寄存器，这样可以将校验码的处理与数据的写入分开同步进行，在写入数据时，完成一页或复数页的数据写入后，再一次性输入对应的校验码，从而实现闪存存储系统对数据信息写入的连续性，使操作简单化，并提高了闪存存储系统对数据写入的速度。
附图说明
图1所示为本实用新型所述BCH纠错技术中校验码写入装置的框架结构示意图；
图2所示为本实用新型所述校验码写入装置的电路示意图。
下面结合实施例对本实用新型做进一步描述。
具体实施例
参照附图1，BCH纠错技术中的校验码写入装置，包括闪存接口控制装置、校验码寄存器和BCH编码器，其中闪存接口控制装置包括有依序连接的数据处理器、计数装置、比较装置和驱动触发装置以及与比较装置的基准端连接的基准装置；数据处理器的一个写入控制端与一闪存存储系统连接，另一个控制输出端与BCH编码器传输连接；校验码积存器的驱动控制端连接闪存接口控制装置的驱动触发装置，输入端与BCH编码器的输出端连接，输出端则与闪存存储系统连接。
参照附图2，闪存接口控制装置、BCH编码器以及校验码寄存器均集成在一芯片中，该芯片的型号为RK435D。闪存存储系统则包括有一型号为HY27UF082G2M的存储芯片，其与芯片RK435D的连接如图2所示：RK435D的1、2、3、4、6、11、12、23、24脚分别对应与HY27UF082G2M的7、8、18、19、1、9、10、17、16脚连接，根据两芯片的支脚的名称对应连接，另外RK435D的数据端D0～D7，即36～43脚分别对应与闪存芯片HY27UF082G2M的数据端29～32和41～44脚对应连接。
其工作原理如下：往闪存存储装置中写入一个信息位，此时，闪存接口控制装置中的数据处理器触发BCH编码器；编码器开始对所写入的每一个信息位进行编码运算，从而得到一个校验码，并将所得到的校验码通过起输出端存储入校验码寄存器；闪存接口控制装置的数据处理器在处理所写入的数据的同时，将数据信息发送给计数装置，计数装置将对写入的信息位进行计算，而比较装置将计数装置所计数的结果与基准装置中的基准值进行比较，当计数结果达到基准值(如一页数据，4个信息位)后，比较装置输出一控制信号给驱动触发装置，由驱动触发装置触发校验码寄存器，由闪存存储系统读取校验码寄存器中的该页对应的校验码，并写入该页冗余字节的对应位置。计数装置清零。
本实用新型未述部分与现有技术相同。
Claims (3)
1.BCH纠错技术中的校验码写入装置，包括有闪存接口控制装置和BCH编码器，闪存接口控制装置的一个写入控制端与闪存存储系统连接，另一个控制输出端与BCH编码器传输连接，其特征在于，还包括有一校验码寄存器，其驱动控制端连接闪存接口控制装置，输入端与BCH编码器的输出端连接，输出端则与闪存存储系统连接。
2.根据权利要求1所述的BCH纠错技术中的校验码写入装置，其特征在于，闪存接口控制装置中包括有依序连接的数据处理器、计数装置、比较装置和驱动触发装置以及与比较装置的基准端连接的基准装置，其中数据处理器连接闪存存储系统和BCH编码器，驱动触发装置则连接校验码寄存器。
3.根据权利要求1所述的BCH纠错技术中的校验码写入装置，闪存接口控制装置、BCH编码器、校验码寄存器均包含在一型号为RK435D的芯片中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU2007200068194U CN201036008Y (zh) | 2007-04-18 | 2007-04-18 | Bch纠错技术中的校验码写入装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNU2007200068194U CN201036008Y (zh) | 2007-04-18 | 2007-04-18 | Bch纠错技术中的校验码写入装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201036008Y true CN201036008Y (zh) | 2008-03-12 |
Family
ID=39196897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNU2007200068194U Expired - Fee Related CN201036008Y (zh) | 2007-04-18 | 2007-04-18 | Bch纠错技术中的校验码写入装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201036008Y (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101894582B (zh) * | 2009-05-21 | 2014-06-25 | 华为数字技术（成都）有限公司 | 存储数据译码方法,装置以及设备 |
| CN108595345A (zh) * | 2012-07-25 | 2018-09-28 | 慧荣科技股份有限公司 | 管理闪存中所储存的数据的方法及相关记忆装置与控制器 |
-
2007
- 2007-04-18 CN CNU2007200068194U patent/CN201036008Y/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101894582B (zh) * | 2009-05-21 | 2014-06-25 | 华为数字技术（成都）有限公司 | 存储数据译码方法,装置以及设备 |
| CN108595345A (zh) * | 2012-07-25 | 2018-09-28 | 慧荣科技股份有限公司 | 管理闪存中所储存的数据的方法及相关记忆装置与控制器 |
| CN108595345B (zh) * | 2012-07-25 | 2021-11-23 | 慧荣科技股份有限公司 | 管理闪存中所储存的数据的方法及相关记忆装置与控制器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101162449B (zh) | Nand flash控制器及其与nand flash芯片的数据交互方法 | |
| CN1016010B (zh) | 字节写错误码的方法和装置 | |
| CN102938653B (zh) | 一种利用图形处理器gpu实现的并行rs译码方法 | |
| TW201434051A (zh) | 在記憶體控制器中之資料完整性及方法 | |
| CN102568603A (zh) | 数据传输装置、存储器控制装置和存储器系统 | |
| CN104246708A (zh) | 针对nand闪存上数据的存储的架构 | |
| CN103995785B (zh) | 信息处理方法和系统 | |
| CN105229592B (zh) | 用于生成用以由于错误而重新访问存储驱动器的非易失性半导体存储器的描述符的装置和方法 | |
| US20140006904A1 (en) | Encoding information in error correcting codes | |
| CN100559509C (zh) | Bch纠错技术中的校验码写入方法及其写入装置 | |
| US20150236716A1 (en) | Memory system and method of controlling memory system | |
| CN102129873B (zh) | 提高计算机末级高速缓存可靠性的数据压缩装置及其方法 | |
| CN101140543B (zh) | 支持flash页操作与流水线纠错码的数据交换装置与方法 | |
| CN201036008Y (zh) | Bch纠错技术中的校验码写入装置 | |
| US11755525B2 (en) | System including PIPE5 to PIPE4 converter and method thereof | |
| CN101848001B (zh) | Flash控制器中BCH编译码的数据长度扩展方法 | |
| CN106873905B (zh) | 数据存储的方法、装置及固态硬盘 | |
| CN100570754C (zh) | Bch纠错技术中的纠错信息处理方法及其处理装置 | |
| US10348335B2 (en) | Miscorrection avoidance for turbo product codes | |
| CN100557715C (zh) | 利用一组ecc电路并行处理多组数据的方法 | |
| CN102096610A (zh) | 利用纠错码和同步信息的数据行存储及传输 | |
| CN201036009Y (zh) | Bch纠错技术中的纠错信息处理装置 | |
| CN104298572A (zh) | 一种纠错方法、装置和系统 | |
| CN102541677A (zh) | 提高nandflash存储设备对照表加载速度的实现方法 | |
| CN101452722B (zh) | 错误检测码产生电路和使用该电路的编码电路及相关方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080312 Termination date: 20130418 |