发明构成
本发明的目的在于根据现有技术的不足之处而提供一种可以对信息码和校验码分别进行一次性操作的,使数据写入速度快的BCH纠错技术中的校验码写入方法和写入装置。
本发明中的校验码写入方法是通过以下途径来实现的:
BCH纠错技术中的校验码写入方法,其要点在于,包括如下步骤:
1、提供一种闪存存储系统、一种闪存接口控制装置、一种校验码寄存器和BCH编码器,闪存接口控制装置的一个读写控制端与闪存存储系统连接,另一个控制输出端与BCH编码器传输连接,而校验码寄存器的驱动控制端连接闪存接口控制装置,输入端与BCH编码器的输出端连接,校验码寄存器输出端则与闪存存储系统连接;
2、闪存接口控制装置中包括有依序连接的数据处理器、计数装置、比较装置和驱动触发装置以及与比较装置的基准端连接的基准装置,其中数据处理器连接闪存存储系统和BCH编码器,驱动触发装置则连接校验码寄存器;
3、往闪存存储系统中写入一个信息位,闪存存储系统通过闪存接口控制装置中的数据处理器触发BCH编码器;
4、BCH编码器对所写入的信息位进行编码运算,得到一个校验码,并将所得到的校验码通过输出端存储入校验码寄存器;
5、闪存接口控制装置的数据处理器在处理所写入的数据的同时,将数据信息发送给计数装置,计数装置将对写入的信息位进行计算,而比较装置将计数装置所计数的结果与基准装置中的基准值进行比较,当计数结果达到基准值后,比较装置输出一控制信号给驱动触发装置,由驱动触发装置触发校验码寄存器,由闪存存储系统读取校验码寄存器中的该页对应的校验码,并写入该页冗余字节的对应位置。
这样,在写入数据时,可以写完一页信息位后,再读取校验码,一次性写入对应信息位的冗余字节中,也就是说,在写入数据时,可以连续写入信息位后一次写入校验码,而不需要一边写信息位一边写校验码,不断改变写入的地址指针,从而简化了操作,提高了速度,即使得操作简单化,并大大提高了闪存系统的写入速度。
在早先的技术中,由于处理器,也就是闪存接口控制装置的处理速度很慢,多一个寄存器将导致处理器要多一个处理过程,因此也就影响了整个闪存系统的读写速度,所以此时的本领域技术人员更多考虑的是如何减轻处理器的负担,处理器的处理速度是技术的重要考虑因素。但实际上,随着技术的发展,现有的处理器处理速度已经获得极大的提高,而本领域的技术人员却仍未走出原有的技术框架,保留原有的技术架构,即一边写信息位一边写校验码,从而造成一种普遍存在的偏离客观事实的认识,即认为不再需要一个寄存器,就可以很好的完成技术方案,不再考虑寄存器应用于本技术的可能性。然而,本发明的技术人员却采用了本领域技术人员所舍弃的技术手段,采用了寄存器来存储编码运算的结果,并达到了非常好的技术效果,即可以对信息码和校验码分别进行一次性操作的,使闪存存储系统数据读写速度更快,更方便。
以上BCH纠错技术校验码写入方法所对应的写入装置是通过以下途径来实现的:
BCH纠错技术中的校验码写入装置,包括有闪存接口控制装置和BCH编码器,闪存接口控制装置的一个写入控制端与闪存存储系统连接,另一个控制输出端与BCH编码器传输连接,其结构要点在于,还包括有一校验码寄存器,其驱动控制端连接闪存接口控制装置,输入端与BCH编码器的输出端连接,输出端则与闪存存储系统连接。
当往闪存存储系统中写入数据时,存储系统将通过闪存接口控制装置触发BCH编解码器进行编码工作,将连续对多个信息位进行编码,并将编码的结果,即校验位,保存在校验码寄存器中,同时,通过闪存接口控制装置读取数据信息时,也可以连续读取,地址指针顺序移动,当写完一页数据后,再通过闪存接口控制装置触发校验码寄存器,由闪存存储系统从校验码寄存器中读取校验码写入对应信息码冗余字节的位置。
这样,在对闪存存储系统进行写入数据时,校验码的处理与信息位的读写可以分开处理,可实现对闪存存储系统写信息位的连续性,从而简化了操作,加快了数据的写入速度。
本发明所述的校验码写入装置可以进一步具体为:
闪存接口控制装置中包括有依序连接的数据处理器、计数装置、比较装置和驱动触发装置以及与比较装置的基准端连接的基准装置,其中数据处理器连接闪存存储系统和BCH编码器,驱动触发装置则连接校验码寄存器。
闪存接口控制装置的数据处理器在处理所写入的数据的同时,将数据信息发送给计数装置,计数装置将对写入的信息位进行计算,而比较装置将计数装置所计数的结果与基准装置中的基准值进行比较,当计数结果达到基准值后,比较装置输出一控制信号给驱动触发装置,由驱动触发装置触发校验码寄存器,由闪存存储系统读取校验码寄存器中的该页对应的校验码,并写入该页冗余字节的对应位置。
这样可以控制批量处理数据的大小,根据需要对基准装置的基准值进行设置,如一页数据或者二页数据,甚至更多。也就是说计数装置计数的是数据量的大小,控制每读取一定量的数据后,进行校验码的写入。
本发明还可以进一步具体为:
闪存接口控制装置、BCH编码器、校验码寄存器均包含在一型号为RK435D的芯片中。
闪存接口控制装置、BCH编码器、校验码寄存器集合在一芯片中,该芯片实现了上述三者的用途。芯片的型号可以有多种,本说明书提供一种作为参考。
综上所述,本发明的要点在于提供了一种寄存器,使得在往闪存存储系统中写入数据时,可以连续地写入信息位的同时,对信息位进行编码计算,所得的校验码存储入该校验码寄存器,这样可以将校验码的处理与数据的写入分开同步进行,在写入数据时,完成一页或复数页的数据写入后,再一次性输入对应的校验码,从而实现闪存存储系统对数据信息写入的连续性,使操作简单化,并提高了闪存存储系统对数据写入的速度。
具体实施例
参照附图1,BCH纠错技术中的校验码写入装置,包括闪存接口控制装置、校验码寄存器和BCH编码器,其中闪存接口控制装置包括有依序连接的数据处理器、计数装置、比较装置和驱动触发装置以及与比较装置的基准端连接的基准装置;数据处理器的一个写入控制端与一闪存存储系统连接,另一个控制输出端与BCH编码器传输连接;校验码积存器的驱动控制端连接闪存接口控制装置的驱动触发装置,输入端与BCH编码器的输出端连接,输出端则与闪存存储系统连接。
闪存接口控制装置、BCH编码器以及校验码寄存器均集成在一芯片中,该芯片的型号为RK435D。
根据附图2,以上BCH纠错技术中的校验码写入装置所对应的一种校验码写入方法,包括如下步骤:
1、提供一种如上所述的校验码写入装置和一种闪存存储系统,二者的连接关系如上述写入装置所述;
2、往闪存存储装置中写入一个信息位,此时,闪存接口控制装置中的数据处理器触发BCH编码器;
3、编码器开始对所写入的每一个信息位进行编码运算,从而得到一个校验码,并将所得到的校验码通过起输出端存储入校验码寄存器;
4、闪存接口控制装置的数据处理器在处理所写入的数据的同时,将数据信息发送给计数装置,计数装置将对写入的信息位进行计算,而比较装置将计数装置所计数的结果与基准装置中的基准值进行比较,当计数结果达到基准值(如一页数据,4个信息位)后,比较装置输出一控制信号给驱动触发装置,由驱动触发装置触发校验码寄存器,由闪存存储系统读取校验码寄存器中的该页对应的校验码,并写入该页冗余字节的对应位置。计数装置清零。
本发明未述部分与现有技术相同。