发明构成
本发明的目的在于根据现有技术的不足之处而提供一种可以对信息码和纠错信息分别进行一次性操作的,使数据读取速度快的BCH纠错技术中的纠错信息处理方法和处理装置。
本发明中所述的纠错信息处理方法是通过以下途径来实现的:
BCH纠错技术中的纠错信息处理方法,其要点在于,包括如下步骤:
1、提供一种闪存存储系统、一种闪存接口控制装置、一种纠错信息存储器和BCH解码器,闪存接口控制装置的一个读取控制端与闪存存储系统连接,另一个驱动控制端与BCH解码器传输连接,而纠错信息存储器的输出控制端连接闪存接口控制装置,输入端与BCH解码器的输出端连接,BCH解码器的输入端与闪存存储系统连接;
2、闪存接口控制装置中包括有依序连接的数据处理器、计数装置、比较装置和驱动触发装置以及与比较装置的基准端连接的基准装置,其中数据处理器的读取控制端连接闪存存储系统,驱动控制端连接BCH解码器,驱动触发装置则连接纠错信息存储器的驱动触发端;
3、闪存接口控制装置的数据处理器从闪存存储系统中读取一个信息位,同时该数据处理器发送一驱动信号给BCH解码器;
4、BCH解码器往闪存存储系统中读取校验码进行解码处理,从而得到一纠错信息,并将该纠错信息存储到纠错信息存储器中;
5、闪存接口控制装置的数据处理器在处理所读取的数据的同时,将数据信息发送给计数装置,计数装置将对写入的信息位的位数进行计算,而比较装置将计数装置所计数的结果与基准装置中的基准值进行比较,当计数结果达到基准值后,比较装置输出一控制信号给驱动触发装置,由驱动触发装置触发纠错信息存储器,将纠错信息存储器中的相应信息发送到数据处理器中,对之前所读取的对应信息数据进行纠错处理。
这样,在读取信息数据时,对信息数据的读取与对校验码的读取是分别同时进行的,信息数据可以实现连续读取,而BCH解码器也可以连续对校验码进行处理,所得到的纠错信息都存储在纠错信息存储器上,当读取一定范围内信息数据后,再使用纠错信息存储器上的纠错信息对之前所读取的对应数据进行批量纠错处理,因此可以大大提高信息数据的读取速度。
在早先的技术中,由于处理器,也就是闪存接口控制装置的处理速度很慢,多一个存储器将导致处理器要多一个处理过程,因此也就影响了整个闪存系统的读写速度,所以此时的本领域技术人员更多考虑的是如何减轻处理器的负担,处理器的处理速度是技术的重要考虑因素。但实际上,随着技术的发展,现有的处理器处理速度已经获得极大的提高,而本领域的技术人员却仍未走出原有的技术框架,保留原有的技术架构,即一边读取信息位一边读取校验码进行解码,从而造成一种普遍存在的偏离客观事实的认识,即认为不再需要一个存储器,就可以很好的完成技术方案,不再考虑存储器应用于本技术的可能性。然而,本发明的技术人员却采用了本领域技术人员所舍弃的技术手段,采用了存储器来存储解码运算的结果,并达到了非常好的技术效果,即可以对信息数据和纠错信息分别进行一次性操作的,使对闪存存储系统数据读取速度更快,更方便。
以上BCH纠错技术中的纠错信息处理方法对应的处理装置是通过以下途径来实现的:
BCH纠错技术中的纠错信息处理装置,包括有闪存接口控制装置和BCH解码器,闪存接口控制装置的一个读取控制端与闪存存储系统连接,另一个驱动控制输出端与BCH解码器传输连接,BCH解码器的输入端与闪存存储系统连接,其结构要点在于,还包括有一纠错信息存储器,其驱动控制端连接闪存接口控制装置,输入端与BCH解码器的输出端连接。
当往闪存存储系统中读取数据时,存储系统将通过闪存接口控制装置触发BCH解码器开始读取信息数据对应的校验码进行解码,并将解码的结果,即纠错信息,保存在纠错信息存储器中,这样对闪存系统数据的读取就可以连续不间断地进行,当读取完一定数量的信息数据后,闪存接口控制装置触发纠错信息存储器,将纠错信息存储器中的纠错信息读取出来,对所对应的信息数据进行纠错处理。这样,在对闪存存储系统进行读取操作时,纠错信息的处理与信息数据的读取可以分开处理,可实现对闪存存储系统读取信息数据的连续性,从而简化了操作,加快了数据的读取速度。
本发明所述的纠错信息处理装置可以进一步具体为:
闪存接口控制装置中包括有依序连接的数据处理器、计数装置、比较装置和驱动触发装置以及与比较装置的基准端连接的基准装置,其中数据处理器连接闪存存储系统和BCH解码器,驱动触发装置则连接纠错信息存储器。
闪存接口控制装置的数据处理器在处理所读取的数据同时,将数据信息发送给计数装置,计数装置将对写入的信息位进行计算,而比较装置将计数装置所计数的结果与基准装置中的基准值进行比较,当计数结果达到基准值后,比较装置输出一控制信号给驱动触发装置,由驱动触发装置触发纠错信息存储器,纠错信息存储器将其中的纠错信息传送给数据处理器,对所读取的对应信息数据进行纠错处理。
这样可以根据需要对基准装置的基准值进行设置,从而控制对数据处理的批量大小,如一页数据或者二页数据,甚至更多。也就是说计数装置计数的是数据量的大小,控制每读取一定量的数据后,使用纠错信息对所读取的数据进行纠错处理。
本发明还可以进一步具体为:
还包括有一校验码存储器,BCH解码器通过该校验码存储器与闪存存储系统连接。
校验码存储器是用以存储之前往闪存存储系统写入数据时通过BCH编码器编码的结果--校验码,这样BCH解码器就可以直接从校验码存储器中读取对应的校验码进行解码计算,而不用对闪存存储系统进行读取操作,更进一步简化了整个读取操作的步骤,使读取的速度更为快速、简单。
校验码存储器和纠错信息存储器都安装在同一存储器中,该存储器中具有两个存储空间,分别存储校验码和纠错信息。
这样,将两种存储器安装在同一存储器中,可以节省硬件成本和节约硬件空间。
闪存接口控制装置、BCH解码器、纠错信息存储器均包含在一型号为RK435D的芯片中。
闪存接口控制装置、BCH解码器、纠错信息存储器集合在一芯片中,该芯片实现了上述三者的用途。芯片的型号可以有多种,本说明书提供一种作为参考。
综上所述,本发明的要点在于提供了一种BCH纠错技术中的纠错信息处理方法及其处理装置,使得在往闪存存储系统中读取数据时,可以将纠错信息的处理与信息数据的读取分开来,在完成一页或复数页的信息数据读取后,再通过所得到的纠错信息对所读取的信息数据一次性进行纠错处理,从而实现闪存存储系统对数据读取的连续性,使操作简单化,并提高了闪存存储系统对数据读取的速度。
具体实施例
最佳实施例:
参照附图1,BCH纠错技术中的纠错信息处理装置,包括闪存接口控制装置、校验码存储器、纠错信息存储器和BCH解码器,闪存接口控制装置的一个读取控制端与一闪存存储系统连接,另一个驱动控制端与BCH解码器传输连接,而纠错信息存储器的输出控制端连接闪存接口控制装置,输入端与BCH解码器的输出端连接,BCH解码器的输入端通过校验码存储器与闪存存储系统连接;闪存接口控制装置中包括有依序连接的数据处理器、计数装置、比较装置和驱动触发装置以及与比较装置的基准端连接的基准装置,其中数据处理器的读取控制端连接闪存存储系统,驱动控制端连接BCH解码器,驱动触发装置则连接纠错信息存储器的驱动触发端。
参照附图2,闪存接口控制装置、BCH解码器以及校验码寄存器均集成在一芯片中,该芯片的型号为RK435D。闪存存储系统则包括有一型号为HY27UF082G2M的存储芯片,其与芯片RK435D的连接如图2所示:RK435D的1、2、3、4、6、11、12、23、24脚分别对应与HY27UF082G2M的7、8、18、19、1、9、10、17、16脚连接,根据两芯片的支脚的名称对应连接,另外RK435D的数据端D0~D7,即36~43脚分别对应与闪存芯片HY27UF082G2M的数据端29~32和41~44脚对应连接。
参照附图3,基于上述纠错信息处理装置的一种BCH纠错技术中的纠错信息处理方法,包括如下步骤:
1、提供一种如上所述的纠错信息处理装置和一种闪存存储系统,二者的连接关系如上述处理装置所述;
2、闪存接口控制装置的数据处理器从闪存存储系统中读取一个信息位,同时该数据处理器发送一驱动信号给BCH解码器;
3、BCH解码器往与闪存存储系统连接的校验码存储器中读取校验码进行解码计算,从而得到一纠错信息,并将该纠错信息存储到纠错信息存储器中;
4、闪存接口控制装置的数据处理器在处理所读取的数据的同时,将数据信息发送给计数装置,计数装置将对写入的信息位的位数进行计算,而比较装置将计数装置所计数的结果与基准装置中的基准值进行比较,当计数结果达到基准值后,比较装置输出一控制信号给驱动触发装置,由驱动触发装置触发纠错信息存储器,将纠错信息存储器中的相应信息发送到数据处理器中,对之前所读取的对应信息数据进行纠错处理。计数装置清零。
本发明未述部分与现有技术相同。