TWI508068B

TWI508068B - 管理快閃記憶體中所儲存之資料的方法，及相關的記憶裝置與控制器

Info

Publication number: TWI508068B
Application number: TW102116649A
Authority: TW
Inventors: Tsung Chieh Yang; Li Sheng Kan
Original assignee: Silicon Motion Inc
Priority date: 2012-07-25
Filing date: 2013-05-10
Publication date: 2015-11-11
Also published as: TW201405559A

Description

管理快閃記憶體中所儲存之資料的方法，及相關的記憶裝置與控制器

本發明係有關於快閃記憶體(Flash Memory)，尤指一種管理快閃記憶體中所儲存之資料的方法，及相關的記憶裝置與控制器。

快閃記憶體可透過電子式的抹除(erase)與寫入/程式化(program)以進行資料儲存，並且廣泛地應用於記憶卡(memory card)、固態硬碟(solid-state drive)與可攜式多媒體播放器等等。由於快閃記憶體係為非揮發性(non-volatile)記憶體，因此，不需要額外電力來維持快閃記憶體所儲存的資訊，此外，快閃記憶體可提供快速的資料讀取與較佳的抗震能力，而這些特性也說明了快閃記憶體為何會如此普及的原因。

快閃記憶體可區分為NOR型快閃記憶體與NAND型快閃記憶體。對於NAND型快閃記憶體來說，其具有較短的抹除及寫入時間且每一記憶體單元需要較少的晶片面積，因而相較於NOR型快閃記憶體，NAND型快閃記憶體會允許較高的儲存密度以及較低之每一儲存位元的成本。一般來說，快閃記憶體係以記憶體單元陣列的方式來儲存資料，而記憶體單元是由一浮動閘極電晶體(floating-gate transistor)來加以實作，且每一記憶體單元可透過適當地控制浮動閘極電晶體之浮動閘極上的電荷個數來設定導通該浮動閘極電晶體所實作之該記憶體單元的所需臨界電壓，進而儲存單一個位元的資訊或者一個位元以上的資訊，如此一來，當一或多個預定控制閘極電壓施加於浮動閘極電晶體的控制閘極之上，則浮動閘極電晶體的導通狀態便會指示出浮動閘極電晶體中所儲存的一或多個二進位數字(binary digit)。

然而，由於某些因素，快閃記憶體單元中原本儲存的電荷的個數可能會受到影響/擾亂，舉例來說，快閃記憶體中所存在的干擾可能來自於保持干擾(retention disturbance)，且快閃記憶體單元中原本儲存的電荷的個數亦有可能因為高溫而造成變化。因此，由於資料保留時間(retention time)及/或溫度影響的緣故，快閃記憶體單元中的記憶體單元的臨界電壓分佈(threshold voltage distribution)便會有所改變，因此，讀取記憶體單元中所儲存的資訊可能會因為改變後的臨界變壓分佈而無法正確地獲得所儲存的資訊。

因此，本發明的目的之一在於提供一種管理快閃記憶體中所儲存之資料的方法，及相關的記憶裝置與控制器，其可以避免記憶體單元中所儲存的資訊過度失真，以解決上述的問題。

依據本發明一實施例，係提供一種管理一快閃記憶體中所儲存之資料的方法，其中該快閃記憶體包含複數個區塊，該方法包含有：提供一資料表，其中該資料表記錄了該複數個區塊中已經有被寫入資料的區塊，以及其資料寫入時間的順序；偵測該複數個區塊中一第一區塊的品質以產生一第一偵測結果，其中該第一區塊為該資料表中所記錄之資料寫入時間最早的區塊；以及依據該第一偵測結果來決定是否將該第一區塊的內容搬移到一空白區塊中，並將該第一區塊的內容刪除。

依據本發明另一實施例，一種記憶裝置包含有一快閃記憶體以及一控制器，其中該快閃記憶體包含複數個區塊，且該控制器包含有一記憶體以儲存一資料表，其中該資料表記錄了該複數個區塊中已經有被寫入資料的區塊，以及其資料寫入時間的順序。該控制器偵測該複數個區塊中一第一區塊的品質以產生一第一偵測結果，其中該第一區塊為該資料表中所記錄之資料寫入時間最早的區塊；以及依據該第一偵測結果來決定是否將該第一區塊的內容搬移到一空白區塊中，並將該第一區塊的內容刪除。

依據本發明另一實施例，係提供一種記憶裝置之控制器，其中該控制器係用來存取一快閃記憶體，該快閃記憶體包含複數個區塊，且該控制器包含有一記憶體以及一微處理器。該記憶體係用來儲存一程式碼以及一資料表，其中該資料表記錄了該複數個區塊中已經有被寫入資料的區塊，以及其資料寫入時間的順序；該微處理器係用來執行該程式碼以控制對該快閃記憶體之存取以及管理該複數個區塊；其中該微處理器偵測該複數個區塊中一第一區塊的品質以產生一第一偵測結果，其中該第一區塊為該資料表中所記錄之資料寫入時間最早的區塊；以及該微處理器依據該第一偵測結果來決定是否將該第一區塊的內容搬移到一空白區塊中，並將該第一區塊的內容刪除。

100‧‧‧記憶裝置

110‧‧‧記憶體控制器

112‧‧‧微處理器

112C‧‧‧程式碼

112M‧‧‧記憶體

112P、200‧‧‧資料表

114‧‧‧控制邏輯

116‧‧‧緩衝記憶體

118‧‧‧介面邏輯

120‧‧‧快閃記憶體

300~310‧‧‧步驟

410‧‧‧備用區塊表

第1圖為依據本發明一實施例之一種記憶裝置的示意圖。

第2圖所示為依據本發明一實施例之資料表的示意圖。

第3圖為依據本發明一實施例之一種管理快閃記憶體中所儲存之資料的方法的流程圖。

第4圖為將寫入時間最早之區塊的內容搬移到一空白區塊的示意圖。

請參考第1圖，第1圖為依據本發明一實施例之一種記憶裝置100的示意圖，其中本實施例之記憶裝置100尤其係為可攜式記憶裝置(例如：符合SD/MMC、CF、MS、XD標準之記憶卡)。記憶裝置100包含有一快閃記憶體(Flash Memory)120以及一控制器，該控制器可為一記憶體控制器110，且係用來存取快閃記憶體120。依據本實施例，記憶體控制器110包含一微處理器112、一記憶體112M、一控制邏輯114、一緩衝記憶體116、與一介面邏輯118。記憶體112M係用來儲存一程式碼112C，而微處理器112則用來執行程式碼112C以控制對快閃記憶體120之存取(Access)。

於典型狀況下，快閃記憶體120包含複數個區塊(Block)，而該控制器(例如：透過微處理器112執行程式碼112C之記憶體控制器110)對快閃記憶體120進行抹除等運作係以區塊為單位來進行。另外，一區塊可記錄特定數量的資料頁(Page)，其中該控制器(例如：透過微處理器112執行程式碼112C之記憶體控制器110)對快閃記憶體120進行寫入資料之運作係以資料頁為單位來進行寫入。

實作上，透過微處理器112執行程式碼112C之記憶體控制器110可利用其本身內部之元件來進行諸多控制運作，例如：利用控制邏輯114來控制快閃記憶體120之存取運作(尤其是對至少一區塊或至少一資料頁之存取運作)、利用緩衝記憶體116進行所需之緩衝處理、以及利用介面邏輯118來與一主裝置(Host Device)溝通。

另外，記憶體112M中亦儲存有一資料表112P，記錄了複數個區塊中已經有被寫入資料的區塊，以及其資料寫入時間的順序(相對時間)。舉例來說，請參考第2圖，第2圖所示為依據本發明一實施例之資料表200的示意圖，如第2圖所示，假設快閃記憶體120總共具有N個區塊B1~BN，其中區塊B2~B4、B7~B11、B14之前有被寫入資料(program)過，且其寫入時間的早晚順序依序為區塊B14、B2~B4、B7~B11，則此時資料表200可以依序記錄區塊B14、B2~B4、B7~B11，以用來表示區塊資料寫入時間的順序。然而，需注意的是，第2圖所示之資料表200的內容僅為一範例說明，而並非作為本發明的限制，於本發明之其他實施例中，資料表200可以使用其他形式的紀錄方式來描述快閃記憶體120中已經有被寫入資料的區塊，以及其資料寫入時間的順序。

請同時參考第1~3圖，第3圖為依據本發明一實施例之一種管理快閃記憶體120中所儲存之資料的方法的流程圖，流程敘述如下。

於步驟300，流程開始。於步驟302中，當記憶體控制器110處於一閒置(idle)狀態時(亦即記憶體控制器110沒有接收及處理命令時)，微處理器112依據資料表112P的記錄來偵測一區塊的品質以產生一偵測結果，其中該區塊為資料表112P中所記錄之資料寫入時間最早的區塊，若是以第2圖所示之資料表200為例，微處理器112便是偵測區塊B14的品質以產生該偵測結果。詳細來說，微處理器112可以藉由讀取區塊B14中至少一部分資料(例如至少一部分資料頁(page))中的資料，並藉由在解碼過程中所得到的位元錯誤率或是位元錯誤量來產生該偵測結果；而微處理器112亦可以藉由偵測區塊B14中所包含之複數個記憶體單元中至少一部分的記憶體單元(每一個記憶體單元是由一浮動閘極電晶體(floating-gate transistor)來以實作)的臨界電壓位移(threshold voltage shifting)狀態，以產生該偵測結果。

接著，於步驟304中，微處理器112判斷該偵測結果所表示之區塊品質是否符合標準，若是該偵測結果所表示之區塊品質符合標準，則流程進入步驟306，反之則進入步驟308。詳細來說，假設於步驟302中微處理器112係偵測區塊B14中至少一部分資料的位元錯誤率或是位元錯誤量來產生該偵測結果，則於步驟304中當該偵測結果指出區塊B14中該至少一部分資料的位元錯誤率或是位元錯誤量高於一臨界值時，流程進入步驟308，而當該偵測結果指出區塊B14中該至少一部分資料的位元錯誤率或是位元錯誤量低於該臨界值時，流程則進入步驟306；另外，假設於步驟302中微處理器112係偵測區塊B14中所包含之複數個記憶體單元中至少一部分的記憶體單元的臨界電壓位移狀態以產生該偵測結果，則於步驟304中當該偵測結果指出該複數個記憶體單元中該至少一部分的記憶體單元的臨界電壓位移狀態不符合於一標準時，流程進入步驟308，而當該偵測結果指出該複數個記憶體單元中該至少一部分的記憶體單元的臨界電壓位移狀態符合於該標準時，流程則進入步驟306。

於步驟306中，由於區塊B14的品質符合標準，因此，微處理器112便不會對區塊B14中的資料做任何處理，亦即區塊B14中的資料不會做任何變動，以避免縮短快閃記憶體120的壽命。此外，由於區塊B14是快閃記憶體120中寫入時間最早的區塊，因此，寫入時間較區塊B14晚的其他區塊(B2~B4與B7~B11)應該不會有因為資料保留時間(retention time)過長而造成資料失真的問題，因此，微處理器112不需要對其他的區塊進行偵測與判斷的操作，流程便可直接進入步驟310以結束此流程。

於步驟308中，由於區塊B14的品質不符合標準，因此，微處理器112將區塊B14中的所有資料搬移到另一空白區塊中，並將區塊B14中的資料內容刪除，以及更新資料表200中的內容。舉例來說，請參考第4圖，假設區塊B14中的所有資料搬移到區塊B15中，則資料表200中有關區塊B14的記錄會被移除，並將區塊B14中的資料內容刪除，而程式碼112C中所內建的一備用區塊表410(用來記錄快閃記憶體120中哪些區塊是空白的)會記錄區塊B14變為一空白區塊；而資料表200另外會在尾端新增一筆有關於區塊B15的記錄。此外，由於在將區塊B14中的所有資料搬移到區塊B15 的過程中，記憶體控制器110會進行資料解碼以及錯誤更正的操作，因此，搬移到區塊B15中的資料會具有較佳的品質。

在步驟308結束之後，流程回到步驟302以偵測區塊B2的品質以產生一偵測結果，其中區塊B2為更新後之資料表200中所記錄之資料寫入時間最早的區塊，並重複上述流程。

簡要歸納本發明，於本發明之管理快閃記憶體中所儲存之資料的方法，及相關的記憶裝置與控制器中，可以利用記憶體控制器閒置的時間來將寫入時間最早(亦即資料保留時間(retention time)最長)且品質不佳之區塊中的內容搬移到另一區塊中，因此，可以避免區塊因為資料保留時間過長而造成記憶體單元的臨界電壓分佈改變以及資料失真的情形。

300~310‧‧‧步驟

Claims

一種管理一快閃記憶體中所儲存之資料的方法，其中該快閃記憶體包含複數個區塊，且該方法包含有：提供一資料表，其中該資料表記錄了該複數個區塊中已經有被寫入資料的區塊，以及其資料寫入時間的順序；偵測該複數個區塊中一第一區塊的品質以產生一第一偵測結果，其中該第一區塊為該資料表中所記錄之資料寫入時間最早的區塊；以及依據該第一偵測結果來決定是否將該第一區塊的內容搬移到一空白區塊中，並將該第一區塊的內容刪除。
如申請專利範圍第1項所述之方法，其中偵測該複數個區塊中該第一區塊的品質以產生該第一偵測結果的步驟包含有：偵測該第一區塊中至少一部分資料的位元錯誤率或是位元錯誤量，以產生該第一偵測結果。
如申請專利範圍第2項所述之方法，其中依據該第一偵測結果來決定是否將該第一區塊的內容搬移到該空白區塊中，並將該第一區塊的內容刪除的步驟包含有：當該第一偵測結果指出該第一區塊中該至少一部分資料的位元錯誤率或是位元錯誤量高於一臨界值時，將該第一區塊的內容搬移到該空白區塊中，並將該第一區塊的內容刪除；以及當該第一偵測結果指出該第一區塊中該至少一部分資料的位元錯誤率或是位元錯誤量低於該臨界值時，不變動該第一區塊的內容。
如申請專利範圍第1項所述之方法，其中該第一區塊包含有複數個記憶體單元，以及偵測該複數個區塊中該第一區塊的品質以產生該第一偵測結果的步驟包含有：偵測該複數個記憶體單元中至少一部分的記憶體單元的臨界電壓位移(threshold voltage shifting)狀態，以產生該第一偵測結果。
如申請專利範圍第4項所述之方法，其中依據該第一偵測結果來決定是否將該第一區塊的內容搬移到該空白區塊中，並將該第一區塊的內容刪除的步驟包含有：當該第一偵測結果指出該複數個記憶體單元中該至少一部分的記憶體單元的臨界電壓位移狀態不符合於一標準時，將該第一區塊的內容搬移到該空白區塊中，並將該第一區塊的內容刪除；以及當該第一偵測結果指出該複數個記憶體單元中該至少一部分的記憶體單元的臨界電壓位移狀態符合於該標準時，不變動該第一區塊的內容。
如申請專利範圍第1項所述之方法，另包含有：當依據該第一偵測結果以決定將該第一區塊的內容搬移到該空白區塊之後：更新該資料表以產生一更新後資料表；偵測該複數個區塊中一第二區塊的品質以產生一第二偵測結果，其中該第二區塊為該更新後資料表中所記錄之資料寫入時間最早的區塊；以及依據該第二偵測結果來決定是否將該第二區塊的內容搬移到另一空白區塊中，並將該第二區塊的內容刪除。
一種記憶裝置，其包含有：一快閃記憶體(Flash Memory)，其中該快閃記憶體包含複數個區塊；以及一控制器，包含有一記憶體以儲存一資料表，其中該資料表記錄了該複數個區塊中已經有被寫入資料的區塊，以及其資料寫入時間的順序；其中該控制器偵測該複數個區塊中一第一區塊的品質以產生一第一偵測結果，其中該第一區塊為該資料表中所記錄之資料寫入時間最早的區塊；以及依據該第一偵測結果來決定是否將該第一區塊的內容搬移到一空白區塊中，並將該第一區塊的內容刪除。
如申請專利範圍第7項所述之記憶裝置，其中該控制器偵測該第一區塊中至少一部分資料的位元錯誤率或是位元錯誤量，以產生該第一偵測結果。
如申請專利範圍第8項所述之記憶裝置，其中當該第一偵測結果指出該第一區塊中該至少一部分資料的位元錯誤率或是位元錯誤量高於一臨界值時，該控制器將該第一區塊的內容搬移到該空白區塊中，並將該第一區塊的內容刪除；以及當該第一偵測結果指出該第一區塊中該至少一部分資料的位元錯誤率或是位元錯誤量低於該臨界值時，該控制器不變動該第一區塊的內容。
如申請專利範圍第7項所述之記憶裝置，其中該第一區塊包含有複數個記憶體單元，以及該控制器偵測該複數個記憶體單元中至少一部分的記憶體單元的臨界電壓位移(threshold voltage shifting)狀態，以產生該第一偵測結果。
如申請專利範圍第10項所述之記憶裝置，其中當該第一偵測結果指出該複數個記憶體單元中該至少一部分的記憶體單元的臨界電壓位移狀態不符合於一標準時，該控制器將該第一區塊的內容搬移到該空白區塊中，並將該第一區塊的內容刪除；以及當該第一偵測結果指出該複數個記憶體單元中該至少一部分的記憶體單元的臨界電壓位移狀態符合於該標準時，該控制器不變動該第一區塊的內容。
如申請專利範圍第7項所述之記憶裝置，其中當依據該第一偵測結果以決定將該第一區塊的內容搬移到該空白區塊之後，該控制器更新該資料表以產生一更新後資料表，並偵測該複數個區塊中一第二區塊的品質以產生一第二偵測結果，其中該第二區塊為該更新後資料表中所記錄之資料寫入時間最早的區塊；以及該控制器依據該第二偵測結果來決定是否將該第二區塊的內容搬移到另一空白區塊中，並將該第二區塊的內容刪除。
如申請專利範圍第7項所述之記憶裝置，其中該控制器於一閒置期間(idle period)偵測該複數個區塊中該第一區塊的品質以產生該第一偵測結果。
一種記憶裝置之控制器，該控制器係用來存取(Access)一快閃記憶體(Flash Memory)，其中該快閃記憶體包含複數個區塊，且該控制器包含有：一記憶體，用來儲存一程式碼以及一資料表，其中該資料表記錄了該複數個區塊中已經有被寫入資料的區塊，以及其資料寫入時間的順序；一微處理器，用來執行該程式碼以控制對該快閃記憶體之存取以及管理該複數個區塊；其中該微處理器偵測該複數個區塊中一第一區塊的品質以產生一第一偵測結果，其中該第一區塊為該資料表中所記錄之資料寫入時間最早的區塊；以及該微處理器依據該第一偵測結果來決定是否將該第一區塊的內容搬移到一空白區塊中，並將該第一區塊的內容刪除。
如申請專利範圍第14項所述之控制器，其中該微處理器偵測該第一區塊中至少一部分資料的位元錯誤率或是位元錯誤量，以產生該第一偵測結果。
如申請專利範圍第15項所述之控制器，其中當該第一偵測結果指出該第一區塊中該至少一部分資料的位元錯誤率高或是位元錯誤量於一臨界值時，該微處理器將該第一區塊的內容搬移到該空白區塊中，並將該第一區塊的內容刪除；以及當該第一偵測結果指出該第一區塊中該至少一部分資料的位元錯誤率或是位元錯誤量低於該臨界值時，該微處理器不變動該第一區塊的內容。
如申請專利範圍第14項所述之控制器，其中該第一區塊包含有複數個記憶體單元，以及該微處理器偵測該複數個記憶體單元中至少一部分的記憶體單元的臨界電壓位移(threshold voltage shifting)狀態，以產生該第一偵測結果。
如申請專利範圍第17項所述之控制器，其中當該第一偵測結果指出該複數個記憶體單元中該至少一部分的記憶體單元的臨界電壓位移狀態不符合於一標準時，該微處理器將該第一區塊的內容搬移到該空白區塊中，並將該第一區塊的內容刪除；以及當該第一偵測結果指出該複數個記憶體單元中該至少一部分的記憶體單元的臨界電壓位移狀態符合於該標準時，該微處理器不變動該第一區塊的內容。
如申請專利範圍第14項所述之控制器，其中當依據該第一偵測結果以決定將該第一區塊的內容搬移到該空白區塊之後，該微處理器更新該資料表以產生一更新後資料表，並偵測該複數個區塊中一第二區塊的品質以產生一第二偵測結果，其中該第二區塊為該更新後資料表中所記錄之資料寫入時間最早的區塊；以及該微處理器依據該第二偵測結果來決定是否將該第二區塊的內容搬移到另一空白區塊中，並將該第二區塊的內容刪除。
如申請專利範圍第14項所述之控制器，其中該微處理器於一閒置期間(idle period)偵測該複數個區塊中該第一區塊的品質以產生該第一偵測結果。