CN103325414A - 一种rram存储器读电路 - Google Patents
一种rram存储器读电路 Download PDFInfo
- Publication number
- CN103325414A CN103325414A CN2013101909869A CN201310190986A CN103325414A CN 103325414 A CN103325414 A CN 103325414A CN 2013101909869 A CN2013101909869 A CN 2013101909869A CN 201310190986 A CN201310190986 A CN 201310190986A CN 103325414 A CN103325414 A CN 103325414A
- Authority
- CN
- China
- Prior art keywords
- current
- multistage
- rram
- resistive
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提出一种的RRAM存储器读电路,包括:阻变单元阵列,包括多个串并联的RRAM阻变单元,用于实现数据存储功能;参考单元阵列,包括多个串并联的RRAM阻变单元,用于提供参考电压;多级调节电流模块,包括译码器和多级参考支路模块,多级参考支路模块具有多级参考支路,多级参考支路对应多级参考电流值;电流镜,电流镜的两端分别与灵敏放大器和多级参考支路模块相连,用于实现电流镜像;灵敏放大器,灵敏放大器的正输入端与阻变单元阵列相连,负输入端与电流镜相连,输出端输出数据。本发明克服了阻值漂移现象,有效延长阵列的可操作次数,具有低功耗高速、稳定耐用的优点。
Description
技术领域
本发明涉及阻变存储器设计技术领域,尤其涉及一种RRAM存储器读电路。
背景技术
阻变存储器(RRAM)因其在各方面的性能优势,如存储单元结构简单、工作速度快、功耗低、信息保持稳定、具有不挥发性、而且易于实现三维立体集成和多值存储等,已经成为存储器的研究热点。阻变存储器中变阻材料的阻值可以通过对其上下电极施加电压或者电流的不同而改变,呈现出低阻和高阻两种状态,用这两种状态来存储逻辑‘0’和逻辑‘1’。对阻变单元的写操作存在置位(set)和复位(reset)两个过程,其中置位过程是将变阻由高阻状态变成低阻状态,复位过程是将变阻由低阻状态变成高阻状态。
存储器的读参考单元一般采用阵列单元的高阻状态和低阻状态串并联取中间值的形式,或是只采用高阻状态单元或低阻状态单元做参考单元。对于WOx阻变材料而言,读参考单元只能采用阻变单元低阻串并联的形式,原因如下:
1.高低阻值窗口较大,能达到100以上,此时参考支路的电流主要由低阻参考单元决定。
2.阻变存储器的低阻状态体现欧姆特性,但高阻状态体现肖特基特性,高阻阻值会随着施加的读电压不同而呈现不同的阻值。
因此,这对电路设计来说高阻状态不可用,因为失配以及参考支路布局布线的细微不同,就会导致高阻阻值变化过大,产生严重的不确定性。
发明内容
本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的商业选择。为此,本发明的一个目的在于提出一种低功耗高速、稳定耐用的RRAM存储器读电路。
根据本发明实施例的RRAM存储器读电路,包括:
阻变单元阵列,包括多个串并联的RRAM阻变单元,用于实现数据存储功能;
参考单元阵列,包括多个串并联的RRAM阻变单元,用于提供参考电压;
多级调节电流模块,包括译码器和多级参考支路模块,所述多级参考支路模块具有多级参考支路,所述多级参考支路对应多级参考电流值;
电流镜,所述电流镜的两端分别与灵敏放大器和多级参考支路模块相连,用于实现电流镜像;
所述灵敏放大器,所述灵敏放大器的正输入端与所述阻变单元阵列相连,负输入端与所述电流镜相连,输出端输出数据。
在本发明的一个实施例中,所述多级参考支路对应多级参考电流值,记取Iref=xIRlow,其中Iref为参考电流,IRlow为阻变材料为低阻时的读通路电流,x=0.1~2。
本发明的RRAM存储器读电路克服了阻值漂移现象,有效延长阵列的可操作次数(即器件寿命),具有低功耗高速、稳定耐用的优点。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是RRAM存储器读电路图;
图2是置位读操作流程图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
本发明提出了一种读电路及其相应的读策略,试图通过一套有效地算法去解决阻值随操作测试增多而发生漂移的问题。以置位操作为例,当存储阵列读写操作次数增加时,变阻高低阻值将向中间值发生偏移,而参考阵列单元相对存储阵列单元来说操作次数少(一般情况下只操作过一次),阻值相对保持不变。致使最开始用于操作验证的参考支路电流已不适用。为了适应这种阻值漂移的现象,从而有效地改善延长阵列的可操作次数,本发明提出了一种RRAM存储器读电路。
根据本发明实施例的读电路结构图如图1所示,包括:
阻变单元阵列100,包括多个串并联的RRAM阻变单元,用于实现数据存储功能;
参考单元阵列200,包括多个串并联的RRAM阻变单元,用于提供参考电压;
多级调节电流模块300,包括译码器310和多级参考支路模块320,多级参考支路模块320具有多级参考支路,多级参考支路对应多级参考电流值;
电流镜400,电流镜400的两端分别与灵敏放大器500和多级参考支路模块320相连,用于实现电流镜像;
灵敏放大器500,灵敏放大器500的正输入端与阻变单元阵列100相连,负输入端与电流镜400相连,输出端输出数据。
在本发明的一个实施例中,多级参考支路对应多级参考电流值,记取Iref=xIRlow,其中Iref为参考电流,IRlow为阻变材料为低阻时的读通路电流,x=0.1~2。
为使本领域技术人员更好地理解本发明,具体操作策略流程以置位操作过程为例。
如图2所示:当对存储阵列单元进行置位操作时后,我们首先读取存储单元支路电流与参考单元支路电流进行比较,当存储单元支路电流较大时说明置位成功。而当存储单元支路电流较小时说明置位失败,此时我们再次通过置位操作算法对存储单元进行置位操作,重复循环直至置位操作成功或置位操作次数超过预定的最大值。对于操作成功的存储单元我们将不再进行任何操作,而对超过预定操作次数的单元再次进行判断:首先将图1读电路中读电路译码器地址加1,从而适当减小参考单元支路电流系数。再与存储单元支路电流进行比较,若此时存储单元支路电流较参考支路电流大时则存储成功。而当存储单元支路电流较参考支路电流小时再次判断地址是否超过预定最大值,如果没有超过最大值则循环往复以上操作直到操作成功或者读译码模块地址超过预定最大值则报错为止。
综上所述,本发明的RRAM存储器读电路克服了阻值漂移现象,有效延长阵列的可操作次数(即器件寿命),具有低功耗高速、稳定耐用的优点。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (2)
1.一种RRAM存储器读电路,包括:
阻变单元阵列,包括多个串并联的RRAM阻变单元,用于实现数据存储功能;
参考单元阵列,包括多个串并联的RRAM阻变单元,用于提供参考电压;
多级调节电流模块,包括译码器和多级参考支路模块,所述多级参考支路模块具有多级参考支路,所述多级参考支路对应多级参考电流值;
电流镜,所述电流镜的两端分别与灵敏放大器和多级参考支路模块相连,用于实现电流镜像;
所述灵敏放大器,所述灵敏放大器的正输入端与所述阻变单元阵列相连,负输入端与所述电流镜相连,输出端输出数据。
2.如权利要求1所述的RRAM存储器读电路,其特征在于,所述多级参考支路对应多级参考电流值,记取Iref=xIRlow,其中Iref为参考电流,IRlow为阻变材料为低阻时的读通路电流,x=0.1~2。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013101909869A CN103325414A (zh) | 2013-05-21 | 2013-05-21 | 一种rram存储器读电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013101909869A CN103325414A (zh) | 2013-05-21 | 2013-05-21 | 一种rram存储器读电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103325414A true CN103325414A (zh) | 2013-09-25 |
Family
ID=49194108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2013101909869A Pending CN103325414A (zh) | 2013-05-21 | 2013-05-21 | 一种rram存储器读电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103325414A (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104778963A (zh) * | 2015-04-01 | 2015-07-15 | 山东华芯半导体有限公司 | 一种rram灵敏放大器 |
CN105070735A (zh) * | 2015-07-10 | 2015-11-18 | 清华大学 | 三维阻变存储器件及其操作方法 |
CN106251895A (zh) * | 2016-08-15 | 2016-12-21 | 中国科学院微电子研究所 | 阻变存储器的阻态读取电路及阻变存储器 |
CN107993685A (zh) * | 2018-01-12 | 2018-05-04 | 厦门理工学院 | 一种用于阻变存储器的双参考源的自调谐写驱动电路 |
CN108847262A (zh) * | 2018-06-05 | 2018-11-20 | 王梅玉 | 存储器的读取电路 |
CN113192543A (zh) * | 2021-05-08 | 2021-07-30 | 中国科学院微电子研究所 | 一种灵敏放大器 |
US11588103B2 (en) | 2020-11-25 | 2023-02-21 | International Business Machines Corporation | Resistive memory array |
CN116312679A (zh) * | 2023-04-13 | 2023-06-23 | 深圳亘存科技有限责任公司 | Mram读出电路及其信号输出方法和装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6501697B1 (en) * | 2001-10-11 | 2002-12-31 | Hewlett-Packard Company | High density memory sense amplifier |
CN103021458A (zh) * | 2012-12-06 | 2013-04-03 | 华中科技大学 | 一种阻变存储器的写前读电路及其操作方法 |
-
2013
- 2013-05-21 CN CN2013101909869A patent/CN103325414A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6501697B1 (en) * | 2001-10-11 | 2002-12-31 | Hewlett-Packard Company | High density memory sense amplifier |
CN103021458A (zh) * | 2012-12-06 | 2013-04-03 | 华中科技大学 | 一种阻变存储器的写前读电路及其操作方法 |
Non-Patent Citations (1)
Title |
---|
于杰等: "基于 阻变材料的PRAM电路设计", 《固体电子学研究与进展》, vol. 33, no. 2, 25 April 2013 (2013-04-25) * |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104778963A (zh) * | 2015-04-01 | 2015-07-15 | 山东华芯半导体有限公司 | 一种rram灵敏放大器 |
CN104778963B (zh) * | 2015-04-01 | 2017-04-12 | 山东华芯半导体有限公司 | 一种rram灵敏放大器 |
CN105070735A (zh) * | 2015-07-10 | 2015-11-18 | 清华大学 | 三维阻变存储器件及其操作方法 |
CN105070735B (zh) * | 2015-07-10 | 2017-08-11 | 清华大学 | 三维阻变存储器件及其操作方法 |
CN106251895A (zh) * | 2016-08-15 | 2016-12-21 | 中国科学院微电子研究所 | 阻变存储器的阻态读取电路及阻变存储器 |
CN107993685A (zh) * | 2018-01-12 | 2018-05-04 | 厦门理工学院 | 一种用于阻变存储器的双参考源的自调谐写驱动电路 |
CN108847262A (zh) * | 2018-06-05 | 2018-11-20 | 王梅玉 | 存储器的读取电路 |
US11588103B2 (en) | 2020-11-25 | 2023-02-21 | International Business Machines Corporation | Resistive memory array |
CN113192543A (zh) * | 2021-05-08 | 2021-07-30 | 中国科学院微电子研究所 | 一种灵敏放大器 |
CN113192543B (zh) * | 2021-05-08 | 2022-09-02 | 中国科学院微电子研究所 | 一种灵敏放大器 |
CN116312679A (zh) * | 2023-04-13 | 2023-06-23 | 深圳亘存科技有限责任公司 | Mram读出电路及其信号输出方法和装置 |
CN116312679B (zh) * | 2023-04-13 | 2023-12-12 | 深圳亘存科技有限责任公司 | Mram读出电路及其信号输出方法和装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103325414A (zh) | 一种rram存储器读电路 | |
US8654559B2 (en) | Semiconductor memory device | |
US8560923B2 (en) | Semiconductor memory device | |
CN102859604B (zh) | 参考单元电路及使用该电路的可变电阻型非易失性存储装置 | |
US8136017B2 (en) | Multi-layer semiconductor memory device comprising error checking and correction (ECC) engine and related ECC method | |
CN105431906A (zh) | 用于交叉点存储器结构的电压控制 | |
US20140009997A1 (en) | Semiconductor memory device | |
KR20110105257A (ko) | 적층 구조를 갖는 반도체 메모리 장치 및 에러 정정 방법 | |
US8411487B2 (en) | Semiconductor memory device | |
JP2012531004A (ja) | 可逆抵抗切替素子の書き込み | |
CN102347073B (zh) | 非易失性可变电阻元件的电阻控制方法 | |
US9053787B2 (en) | Crosspoint nonvolatile memory device and method of driving the same | |
US8514607B2 (en) | Semiconductor memory device | |
CN103051307A (zh) | 一种基于忆阻器的非挥发d触发器 | |
CN106251895A (zh) | 阻变存储器的阻态读取电路及阻变存储器 | |
CN103198860B (zh) | 一种rram写电路 | |
KR101361690B1 (ko) | 스위칭 장치 및 이를 이용하는 가변 저항 메모리 장치 | |
US20230102468A1 (en) | Performing refresh operations on memory cells | |
US8045367B2 (en) | Phase change memory | |
US8861265B2 (en) | Semiconductor storage device and data control method thereof | |
CN103247654B (zh) | 非易失性存储器元件及其阵列 | |
CN209980790U (zh) | 存储器及电子设备 | |
CN105788631B (zh) | 电阻式随机存取存储器以及其制作方法 | |
US11868211B2 (en) | Error detection and correction in memory | |
US9934849B2 (en) | Asymmetrically selecting memory elements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130925 |