CN107993685A - 一种用于阻变存储器的双参考源的自调谐写驱动电路 - Google Patents

一种用于阻变存储器的双参考源的自调谐写驱动电路 Download PDF

Info

Publication number
CN107993685A
CN107993685A CN201810028854.9A CN201810028854A CN107993685A CN 107993685 A CN107993685 A CN 107993685A CN 201810028854 A CN201810028854 A CN 201810028854A CN 107993685 A CN107993685 A CN 107993685A
Authority
CN
China
Prior art keywords
signal
resistance
write
storing device
variable storing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201810028854.9A
Other languages
English (en)
Inventor
陈铖颖
黄新栋
尹华
尹华一
许新愉
魏聪
易璐茗
张琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen University of Technology
Original Assignee
Xiamen University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen University of Technology filed Critical Xiamen University of Technology
Priority to CN201810028854.9A priority Critical patent/CN107993685A/zh
Publication of CN107993685A publication Critical patent/CN107993685A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种用于阻变存储器的双参考源的自调谐写驱动电路，包括双参考源自调谐模块、判决模块、写脉冲发生器、写驱动电压产生器和极性选择器，写脉冲发生器在初始状态下，产生逐渐升高的阶梯脉冲写电压信号，写驱动电压产生器输入阶梯脉冲写电压信号，增强写电压的驱动能力，同时输出两路信号，第一路信号输出到极性选择器，产生位线信号BL和源线信号SL；第二路信号输出到双参考源自调谐模块，分别与高阈值参考电压Ref_high和低阈值参考电压Ref_low进行比较，确定此时阻变存储器的阻值状态，并输出到判决模块中，判决模块依据此时阻变存储器的阻值状态，判断其是否已完成写入操作，从而继续增大或终止阶梯脉冲写电压信号。本发明精度高、功耗低。

Description

一种用于阻变存储器的双参考源的自调谐写驱动电路
技术领域
本发明属于电路技术领域，具体地涉及一种用于阻变存储器的双参考源的自调谐写驱动电路。
背景技术
近年来，随着半导体制造工艺水平的不断提高，非易失性存储器在集成度、存取速度、存储容量等方面得到极大的发展。目前，主流的闪存(Flash)技术在32nm工艺下遇到不可突破的瓶颈。因此，寻找一种新的存储机制来替代闪存技术成为存储器发展的必然趋势。在多种新型存储技术中，阻变存储器(RRAM)具有结构简单、读写速度快、制造成本低、功耗低、特征尺寸可缩小等特点，被认为是取代闪存技术的次世代存储器。但阻变存储器的写入电压值范围较大，传统的斜坡脉冲电压写入技术，虽然可以完成写入操作。但写入完成后，斜坡脉冲电压仍会持续增加，增加了电路功耗；此外，由于阻变存储器在不同温度下，阻值分布较为分散，使用单参考源进行逻辑值判断，容易造成高、低逻辑电平窗口受限，降低了写入良率。
发明内容
本发明的目的在于提供一种用于阻变存储器的双参考源的自调谐写驱动电路用以解决上述的问题。
为实现上述目的，本发明采用的技术方案为：一种用于阻变存储器的双参考源的自调谐写驱动电路，包括双参考源自调谐模块、判决模块、写脉冲发生器、写驱动电压产生器和极性选择器，写脉冲发生器在初始状态下，产生逐渐升高的阶梯脉冲写电压信号，写驱动电压产生器输入阶梯脉冲写电压信号，增强写电压的驱动能力，同时输出两路信号，第一路信号输出到极性选择器，产生位线信号BL和源线信号SL；第二路信号输出到双参考源自调谐模块，分别与高阈值参考电压Ref_high和低阈值参考电压Ref_low进行比较，确定此时阻变存储器的阻值状态，并输出到判决模块中，判决模块依据此时阻变存储器的阻值状态，判断其是否已完成写入操作，从而继续增大或终止阶梯脉冲写电压信号。
进一步的，所述双参考源自调谐模块包括比较器comp1、比较器comp2、施密特触发器sch1、施密特触发器sch2、与非门NAND1、与非门NAND2和与非门NAND3，比较器comp1和比较器comp2将写驱动电压产生器的第二路信号分别与高阈值参考电压Ref_high和低阈值参考电压Ref_low进行比较，确定此时阻变存储器的阻值状态，施密特触发器sch1和sch2分别连接到比较器comp1和comp2的输出端，将比较结果进行锁存，施密特触发器sch1和sch2的输出信号与判决模块的输入信号DATA及其反向信号DATA_N分别输入到与非门NAND1和NAND2中进行运算，并最终输出到第三个与非门NAND3中，产生判决模块的反馈控制信号FB_N。
更进一步的，所述判决模块包括反向器INV1、反向器INV2、NMOS晶体管NM1、NMOS晶体管NM2、同或门XNOR、PMOS晶体管PM1和与门AND1，输入信号DATA经过反向器INV1变成反向信号DATA_N，输入信号DATA与反馈控制信号FB_N输入到同或门XNOR中产生复位或置位信号set_rst；PMOS晶体管PM1为上拉晶体管，接在电源与同或门XNOR的输出端之间，PMOS晶体管PM1的栅极由使能控制信号WEN经过延迟单元后的延迟信号PU进行控制，NMOS晶体管NM1的栅极由复位或置位信号set_rst信号经过反向器INV2产生的信号进行控制，NMOS晶体管NM2的栅极由输入信号DATA信号进行控制，NMOS晶体管NM1与NM2串联，NMOS晶体管NM1的漏极连接至同或门XNOR的用于输入反馈控制信号FB_N的输入端，NMOS晶体管NM2的源极接地，与门AND1的输入分别为复位或者置位信号set_rst和使能控制信号WEN，当二者同时为“1”时，产生写脉冲发生器使能信号J-out，写脉冲发生器开始产生阶梯脉冲写电压信号。
更进一步的，所述写脉冲发生器由33个串联的电阻和复用器组成，从电源到地电位上分为32个电压值，由信号IN[4:0]控制产生5bit阶梯脉冲电压。
进一步的，所述写驱动电压产生器包括跨导放大器OTA、NMOS管NM3、PMOS晶体管PM2、PMOS晶体管PM3和电阻R1，电阻R1的阻值为阻变存储器阻值，PMOS晶体管PM2和PMOS晶体管PM3组成一个电流镜，跨导放大器OTA的同相输入端输入阶梯脉冲写电压信号，跨导放大器OTA的反相输入端与NMOS管NM3的源极连接，跨导放大器OTA的的输出端接NMOS管NM3的栅极，NMOS管NM3的漏极接PMOS晶体管PM2的漏极，NMOS管NM3的源极输出第一路信号到极性选择器，电阻R1接在PMOS晶体管PM3的漏极与地之间，PMOS晶体管PM3的漏极与电阻R1之间的节点为第二路信号的输出端。
更进一步的，所述极性选择器包括反向器INV3、反向器INV4、与门AND2、与非门NAND4、与非门NAND5、反向器INV5、传输门TG1-TG4以及延迟单元，输入信号DATA和使能控制信号WEN经过反向器INV3、反向器INV4、与门AND2、与非门NAND4、与非门NAND5、反向器INV5以及延迟单元运算后，产生传输门控制信号DSB_N、DSB、DS_N和DS以及延迟信号PU；传输门TG1-TG4在传输门控制信号DSB_N、DSB、DS_N和DS的控制下，将第一路信号和地电位交替输出为位线信号BL和源线信号SL。
本发明的有益技术效果：
本发明利用两个比较器分别与高阈值参考电压、低阈值参考电压进行比较，增大了高阻和低阻的分辨率窗口，提高了写入良率；同时通过反馈机制，在完成写入操作后，关断阶梯脉冲写脉冲发生器，降低电路功耗，满足了阻变存储器高精度、低功耗应用的需求。
附图说明
图1为本发明具体实施例的电路原理图；
图2为本发明实施例中由于阻变存储器高阻和低阻延伸造成的写入错误示意图；图3为本发明具体实施例的双参考源判别机制示意图；
图4为本发明具体实施例的经过200次写入的结果图。
具体实施方式
现结合附图和具体实施方式对本发明进一步说明。
如图1所示，一种用于阻变存储器的双参考源的自调谐写驱动电路，包括双参考源自调谐模块100、判决模块200、写脉冲发生器300、写驱动电压产生器400和极性选择器500，写脉冲发生器300在初始状态下，产生逐渐升高的阶梯脉冲写电压信号，写驱动电压产生器400输入阶梯脉冲写电压信号，增强写电压的驱动能力，同时输出两路信号，第一路信号输出到极性选择器500，产生位线信号BL和源线信号SL；第二路信号V_res输出到双参考源自调谐模块100，分别与高阈值参考电压Ref_high和低阈值参考电压Ref_low进行比较，确定此时阻变存储器的阻值状态，并输出到判决模块200中，判决模块200依据此时阻变存储器的阻值状态，判断其是否已完成写入操作，从而继续增大或终止阶梯脉冲写电压信号。
本具体实施例中，所述双参考源自调谐模块100包括比较器comp1、比较器comp2、施密特触发器sch1、施密特触发器sch2、与非门NAND1、与非门NAND2和与非门NAND3，比较器comp1和比较器comp2将写驱动电压产生器的第二路信号V_res分别与高阈值参考电压Ref_high和低阈值参考电压Ref_low进行比较，确定此时阻变存储器的阻值状态，施密特触发器sch1和sch2分别连接到比较器comp1和comp2的输出端，将比较结果进行锁存，施密特触发器sch1和sch2的输出信号与判决模块的输入信号DATA及其反向信号DATA_N分别输入到与非门NAND1和NAND2中进行运算，即施密特触发器sch1的输出信号与判决模块的输入信号DATA输入到与非门NAND1中进行运算，施密特触发器sch2的输出信号与判决模块的反向信号DATA_N输入到与非门NAND2中进行运算，并最终输出到第三个与非门NAND3中，产生判决模块的反馈控制信号FB_N。
本具体实施例中，所述判决模块包括反向器INV1、反向器INV2、NMOS晶体管NM1、NMOS晶体管NM2、同或门XNOR、PMOS晶体管PM1和与门AND1，输入信号DATA经过反向器INV1变成反向信号DATA_N，输入信号DATA与反馈控制信号FB_N输入到同或门XNOR中产生复位或置位信号set_rst；PMOS晶体管PM1为上拉晶体管，接在电源与同或门XNOR的输出端之间，在初始上电阶段关断判决模块200，使得写脉冲发生器300不会产生阶梯脉冲写电压信号，PMOS晶体管PM1的栅极由使能控制信号WEN经过延迟单元后的延迟信号PU进行控制，NMOS晶体管NM1的栅极由复位或置位信号set_rst信号经过反向器INV2产生的信号进行控制，NMOS晶体管NM2的栅极由输入信号DATA信号进行控制，NMOS晶体管NM1与NM2串联，NMOS晶体管NM1的漏极连接至同或门XNOR的用于输入反馈控制信号FB_N的输入端，NMOS晶体管NM2的源极接地，当置位完成后，阶梯脉冲写电压信号关闭时，此时输入信号DATA为“1”，反馈控制信号FB_N也拉低到“0”，复位或置位信号set_rst信号跳变为“0”，NMOS晶体管NM1和NM2导通，锁定反馈控制信号FB_N为“0”；与门AND1的输入分别为复位或者置位信号set_rst和使能控制信号WEN，当二者同时为“1”时，产生写脉冲发生器使能信号J-out，写脉冲发生器300开始产生阶梯脉冲写电压信号。
本具体实施例中，所述写脉冲发生器300由33个串联的电阻和复用器组成，从电源到地电位上分为32个电压值，由信号IN[4:0]控制产生5bit阶梯脉冲电压。
本具体实施例中，所述写驱动电压产生器400包括跨导放大器OTA、NMOS管NM3、PMOS晶体管PM2、PMOS晶体管PM3和电阻R1，电阻R1的阻值为阻变存储器阻值，PMOS晶体管PM2和PMOS晶体管PM3组成一个电流镜，跨导放大器OTA的同相输入端输入阶梯脉冲写电压信号，跨导放大器OTA的反相输入端与NMOS管NM3的源极连接，跨导放大器OTA的的输出端接NMOS管NM3的栅极，跨导放大器OTA和NMOS管NM3构成一个稳压器，保证阶梯脉冲写电压信号的稳定，NMOS管NM3的漏极接PMOS晶体管PM2的漏极，NMOS管NM3的源极输出第一路信号到极性选择器，电阻R1接在PMOS晶体管PM3的漏极与地之间，PMOS晶体管PM3的漏极与电阻R1之间的节点为第二路信号V_res的输出端，输出与阻变存储器阻值(即电阻R1的阻值)成正比的第二路信号V_res到两个比较器中comp1和comp2中，与高阈值参考电压Ref_high和低阈值参考电压Ref_low进行比较。
本具体实施例中，所述极性选择器500包括反向器INV3、反向器INV4、与门AND2、与非门NAND4、与非门NAND5、反向器INV5、传输门TG1-TG4以及延迟单元，输入信号DATA和使能控制信号WEN经过反向器INV3、反向器INV4、与门AND2、与非门NAND4、与非门NAND5、反向器INV5以及延迟单元运算后，产生传输门控制信号DSB_N、DSB、DS_N和DS以及延迟信号PU；传输门TG1-TG4在传输门控制信号DSB_N、DSB、DS_N和DS的控制下，将第一路信号和地电位交替输出为位线信号BL和源线信号SL。
工作机制：
当电路开始工作时，设置使能控制信号WEN信号为“1”，这时，使能控制信号WEN的延迟信号PU仍然为“0”，使得PMOS晶体管PM1导通一小段时间。之后写脉冲发生器使能信号J-out跳变为“1”，使得写脉冲发生器300开始输出阶梯脉冲写电压信号，当PMOS晶体管PM1关断后，同或门XNOR的输出决定了复位或置位信号set_rst，当进行置位操作时，输入信号DATA为“1”，而反馈控制信号FB_N从“0”跳变为“1”；当置位完成后，阶梯脉冲写电压信号关闭，因为此时输入信号DATA信号为“1”，反馈控制信号FB_N也拉低到“0”，复位或置位信号set_rst信号跳变为“0”。因此NMOS晶体管NM1和NM2导通，锁定反馈控制信号FB_N为“0”，同时，写脉冲发生器使能信号J-out信号也拉低为“0”，关闭写脉冲发生器300。写脉冲发生器300由电阻分压器和复用器组成，从电源到地电位上分为32个电压值，由信号IN[4:0]控制产生5bit阶梯电压。跨导放大器OTA和NMOS管NM3构成一个稳压器，保证阶梯脉冲写电压信号的稳定。
如图2所示，阻变存储器的高阻和低阻值分布会有部分延伸，当采用单参考源时，会造成写入错误。使用双参考源进行比较时，当第二路信号V_res小于低阈值参考电压Ref_low时，两个比较器comp1和comp2输出“00”，表示此时阻变存储器为低阻状态；而当第二路信号V_res大于高阈值参考电压Ref_high时，两个比较器comp1和comp2输出“11”，表示此时阻变存储器为高阻状态；而当比较器comp1和comp2输出为“10”时，我们认为此时的输出为无效，具体如图3所示，因此双参考源机制可以有效消除高、低阻值分布延伸的问题，从而提高写入良率。最终比较器comp1和comp2的输出由两个施密特触发器sch1和sch2进行保持，并通过数个逻辑门转换为反馈控制信号FB_N。
图4是本具体实施例中经过200次写入后，高、低阻值的分布结果，可见高阻和低阻分辨明显，写入良率接近百分之百，技术效果良好。
综上所述，本发明通过采用双参考源、反馈自调谐结构，实现了一种高精度、低功耗的阻变存储器写驱动电路，适用于新型阻变存储器中；双参考源自调谐模块100利用两个比较器分别与高阈值参考电压、低阈值参考电压进行比较，增大了高阻和低阻的分辨率窗口，提高了写入良率；双参考源自调谐模块100同时通过反馈机制，在完成写入操作后，关断阶梯脉冲写脉冲发生器300，降低电路功耗，满足了阻变存储器高精度、低功耗应用的需求。
尽管结合优选实施方案具体展示和介绍了本发明，但所属领域的技术人员应该明白，在不脱离所附权利要求书所限定的本发明的精神和范围内，在形式上和细节上可以对本发明做出各种变化，均为本发明的保护范围。

Claims (6)

1.一种用于阻变存储器的双参考源的自调谐写驱动电路，其特征在于：包括双参考源自调谐模块、判决模块、写脉冲发生器、写驱动电压产生器和极性选择器，写脉冲发生器在初始状态下，产生逐渐升高的阶梯脉冲写电压信号，写驱动电压产生器输入阶梯脉冲写电压信号，增强写电压的驱动能力，同时输出两路信号，第一路信号输出到极性选择器，产生位线信号BL和源线信号SL；第二路信号输出到双参考源自调谐模块，分别与高阈值参考电压Ref_high和低阈值参考电压Ref_low进行比较，确定此时阻变存储器的阻值状态，并输出到判决模块中，判决模块依据此时阻变存储器的阻值状态，判断其是否已完成写入操作，从而继续增大或终止阶梯脉冲写电压信号。
2.根据权利要求1所述的用于阻变存储器的双参考源的自调谐写驱动电路，其特征在于：所述双参考源自调谐模块包括比较器comp1、比较器comp2、施密特触发器sch1、施密特触发器sch2、与非门NAND1、与非门NAND2和与非门NAND3，比较器comp1和比较器comp2将写驱动电压产生器的第二路信号分别与高阈值参考电压Ref_high和低阈值参考电压Ref_low进行比较，确定此时阻变存储器的阻值状态，施密特触发器sch1和sch2分别连接到比较器comp1和comp2的输出端，将比较结果进行锁存，施密特触发器sch1和sch2的输出信号与判决模块的输入信号DATA及其反向信号DATA_N分别输入到与非门NAND1和NAND2中进行运算，并最终输出到第三个与非门NAND3中，产生判决模块的反馈控制信号FB_N。
3.根据权利要求2所述的用于阻变存储器的双参考源的自调谐写驱动电路，其特征在于：所述判决模块包括反向器INV1、反向器INV2、NMOS晶体管NM1、NMOS晶体管NM2、同或门XNOR、PMOS晶体管PM1和与门AND1，输入信号DATA经过反向器INV1变成反向信号DATA_N，输入信号DATA与反馈控制信号FB_N输入到同或门XNOR中产生复位或置位信号set_rst；PMOS晶体管PM1为上拉晶体管，接在电源与同或门XNOR的输出端之间，PMOS晶体管PM1的栅极由使能控制信号WEN经过延迟单元后的延迟信号PU进行控制，NMOS晶体管NM1的栅极由复位或置位信号set_rst信号经过反向器INV2产生的信号进行控制，NMOS晶体管NM2的栅极由输入信号DATA信号进行控制，NMOS晶体管NM1与NM2串联，NMOS晶体管NM1的漏极连接至同或门XNOR的用于输入反馈控制信号FB_N的输入端，NMOS晶体管NM2的源极接地，与门AND1的输入分别为复位或者置位信号set_rst和使能控制信号WEN，当二者同时为“1”时，产生写脉冲发生器使能信号J-out，写脉冲发生器开始产生阶梯脉冲写电压信号。
4.根据权利要求3所述的用于阻变存储器的双参考源的自调谐写驱动电路，其特征在于：所述写脉冲发生器由33个串联的电阻和复用器组成，从电源到地电位上分为32个电压值，由信号IN[4:0]控制产生5bit阶梯脉冲电压。
5.根据权利要求3或4所述的用于阻变存储器的双参考源的自调谐写驱动电路，其特征在于：所述写驱动电压产生器包括跨导放大器OTA、NMOS管NM3、PMOS晶体管PM2、PMOS晶体管PM3和电阻R1，电阻R1的阻值为阻变存储器阻值，PMOS晶体管PM2和PMOS晶体管PM3组成一个电流镜，跨导放大器OTA的同相输入端输入阶梯脉冲写电压信号，跨导放大器OTA的反相输入端与NMOS管NM3的源极连接，跨导放大器OTA的的输出端接NMOS管NM3的栅极，NMOS管NM3的漏极接PMOS晶体管PM2的漏极，NMOS管NM3的源极输出第一路信号到极性选择器，电阻R1接在PMOS晶体管PM3的漏极与地之间，PMOS晶体管PM3的漏极与电阻R1之间的节点为第二路信号的输出端。
6.根据权利要求5所述的用于阻变存储器的双参考源的自调谐写驱动电路，其特征在于：所述极性选择器包括反向器INV3、反向器INV4、与门AND2、与非门NAND4、与非门NAND5、反向器INV5、传输门TG1-TG4以及延迟单元，输入信号DATA和使能控制信号WEN经过反向器INV3、反向器INV4、与门AND2、与非门NAND4、与非门NAND5、反向器INV5以及延迟单元运算后，产生传输门控制信号DSB_N、DSB、DS_N和DS以及延迟信号PU；传输门TG1-TG4在传输门控制信号DSB_N、DSB、DS_N和DS的控制下，将第一路信号和地电位交替输出为位线信号BL和源线信号SL。
CN201810028854.9A 2018-01-12 2018-01-12 一种用于阻变存储器的双参考源的自调谐写驱动电路 Withdrawn CN107993685A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810028854.9A CN107993685A (zh) 2018-01-12 2018-01-12 一种用于阻变存储器的双参考源的自调谐写驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810028854.9A CN107993685A (zh) 2018-01-12 2018-01-12 一种用于阻变存储器的双参考源的自调谐写驱动电路

Publications (1)

Publication Number Publication Date
CN107993685A true CN107993685A (zh) 2018-05-04

Family

ID=62040898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810028854.9A Withdrawn CN107993685A (zh) 2018-01-12 2018-01-12 一种用于阻变存储器的双参考源的自调谐写驱动电路

Country Status (1)

Country Link
CN (1) CN107993685A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110890116A (zh) * 2018-09-07 2020-03-17 上海磁宇信息科技有限公司 一种磁存储器及其写状态检测方法
US10910036B2 (en) 2019-05-13 2021-02-02 Winbond Electronics Corp. Semiconductor memory device
CN112465134A (zh) * 2020-11-26 2021-03-09 重庆邮电大学 一种基于lif模型的脉冲神经网络神经元电路
CN114678048A (zh) * 2022-01-27 2022-06-28 北京大学 Mram存储单元写入电路及存储芯片
CN117316223A (zh) * 2023-11-22 2023-12-29 晶铁半导体技术(广东)有限公司 数据写入控制电路及数据写入控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5321699A (en) * 1991-03-12 1994-06-14 Kabushiki Kaisha Toshiba Electrically erasable and programmable non-volatile memory system with write-verify controller using two reference levels
US20050141277A1 (en) * 2002-12-20 2005-06-30 Fujitsu Limited Non-volatile memory and write method of the same
CN101783183A (zh) * 2009-01-21 2010-07-21 中国科学院微电子研究所 一种用于测试阻变存储器性能指标的限流电路
CN103325414A (zh) * 2013-05-21 2013-09-25 清华大学 一种rram存储器读电路
CN207966494U (zh) * 2018-01-12 2018-10-12 厦门理工学院 一种用于阻变存储器的双参考源的自调谐写驱动电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5321699A (en) * 1991-03-12 1994-06-14 Kabushiki Kaisha Toshiba Electrically erasable and programmable non-volatile memory system with write-verify controller using two reference levels
US20050141277A1 (en) * 2002-12-20 2005-06-30 Fujitsu Limited Non-volatile memory and write method of the same
CN101783183A (zh) * 2009-01-21 2010-07-21 中国科学院微电子研究所 一种用于测试阻变存储器性能指标的限流电路
CN103325414A (zh) * 2013-05-21 2013-09-25 清华大学 一种rram存储器读电路
CN207966494U (zh) * 2018-01-12 2018-10-12 厦门理工学院 一种用于阻变存储器的双参考源的自调谐写驱动电路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110890116A (zh) * 2018-09-07 2020-03-17 上海磁宇信息科技有限公司 一种磁存储器及其写状态检测方法
US10910036B2 (en) 2019-05-13 2021-02-02 Winbond Electronics Corp. Semiconductor memory device
CN112465134A (zh) * 2020-11-26 2021-03-09 重庆邮电大学 一种基于lif模型的脉冲神经网络神经元电路
CN112465134B (zh) * 2020-11-26 2022-05-03 重庆邮电大学 一种基于lif模型的脉冲神经网络神经元电路
CN114678048A (zh) * 2022-01-27 2022-06-28 北京大学 Mram存储单元写入电路及存储芯片
CN117316223A (zh) * 2023-11-22 2023-12-29 晶铁半导体技术(广东)有限公司 数据写入控制电路及数据写入控制方法
CN117316223B (zh) * 2023-11-22 2024-07-30 晶铁半导体技术(广东)有限公司 数据写入控制电路及数据写入控制方法

Similar Documents

Publication Publication Date Title
CN107993685A (zh) 一种用于阻变存储器的双参考源的自调谐写驱动电路
TW536703B (en) Low power CAM match line circuit
US6147891A (en) Match line control circuit for content addressable memory
US8964490B2 (en) Write driver circuit with low voltage bootstrapping for write assist
TWI309886B (en) Latch type sense amplifier
Bishnoi et al. Asynchronous asymmetrical write termination (AAWT) for a low power STT-MRAM
CN207966494U (zh) 一种用于阻变存储器的双参考源的自调谐写驱动电路
TWI503821B (zh) 靜態隨機存取記憶裝置及其位元線電壓控制電路
CN102956264A (zh) 非挥发性静态随机存取存储器装置及其操作方法
CN103871461A (zh) 一种适用于静态随机存储器的写复制电路
CN101546604A (zh) 应用于eeprom的灵敏放大器
CN102169722B (zh) 降低初始化或置位操作功耗的电阻随机存储器及其操作方法
CN112185445B (zh) 利用隧道场效应管抑制漏电的混合非易失性随机存储器
CN105741870A (zh) 一种基于忆阻的非易失性d触发器电路
CN109074833A (zh) 用于加快存储器访问的输出锁存器
CN109979505B (zh) Sram写电路
CN112599166B (zh) 用于高速sram的高可靠可编程复制位线时钟控制系统
US8427899B2 (en) Self-adaptive sensing design
CN203799670U (zh) 一种适用于静态随机存储器的写复制电路
CN104008774B (zh) 字线驱动器及相关方法
CN111899775A (zh) 一种可实现多种逻辑功能和bcam运算的sram存储单元电路
TWI835081B (zh) 靈敏放大器及儲存裝置
Bhavani et al. Optimization of the aspect ratio to enhance the power and noise-margin of a standard 6T (S6T)-SRAM cell
TWI538407B (zh) 脈波寬度調節裝置
CN110993001B (zh) 一种stt-mram的双端自检写电路及数据写入方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20180504

WW01 Invention patent application withdrawn after publication