CN105869672B - 一种基于rram的非易失fpga编程点电路及其操作方法 - Google Patents

一种基于rram的非易失fpga编程点电路及其操作方法 Download PDF

Info

Publication number
CN105869672B
CN105869672B CN201610181424.1A CN201610181424A CN105869672B CN 105869672 B CN105869672 B CN 105869672B CN 201610181424 A CN201610181424 A CN 201610181424A CN 105869672 B CN105869672 B CN 105869672B
Authority
CN
China
Prior art keywords
rram
nmos tube
circuit
elements
volatile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610181424.1A
Other languages
English (en)
Other versions
CN105869672A (zh
Inventor
孙华军
陆家豪
缪向水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201610181424.1A priority Critical patent/CN105869672B/zh
Publication of CN105869672A publication Critical patent/CN105869672A/zh
Application granted granted Critical
Publication of CN105869672B publication Critical patent/CN105869672B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods

Landscapes

  • Logic Circuits (AREA)

Abstract

本发明公开了一种基于RRAM的新型非易失FPGA编程点电路，该编程点电路采用一种由两个RRAM元件同向串联组成的新颖结构，通过本发明，充分利用RRAM自身所具备的存储与计算结合的能力来实现配置、非易失以及掉电迅速恢复的功能，所设计的非易失FPGA编程点电路不仅具备传统FPGA编程点电路的可配置功能，而且具有非易失以及掉电后迅速恢复的特点，适用于电源不稳定的应用领域，实现电路数据的掉电恢复和运算的持续进行。

Description

一种基于RRAM的非易失FPGA编程点电路及其操作方法
技术领域
本发明属于数字电路技术领域，更具体地，涉及一种基于RRAM的非易失FPGA编程点电路及其操作方法。
背景技术
可编程逻辑门阵列(Field-Programmable Gate Arrays，FPGA)是一种可以由用户编程来实现各种数字电路的集成电路器件。用FPGA设计数字系统具有灵活、低成本、低风险、时间短等优势。FPGA可编程功能是通过编程点电路实现的，在FPGA的器件内部包含了许多编程点电路，无论是基本逻辑单元中查找表还是互联矩阵中的选择器都包含有编程点电路，正是这些编程点电路给FPGA提供了可修改配置的数据，从而实现FPGA灵活的可编程逻辑功能。
目前FPGA的编程技术主要以基于SRAM(Static Random Access Memory，静态随机存储器)技术、基于反熔断丝技术以及基于FLASH技术为主。其中基于SRAM的技术凭借可无限次编程、工艺更新换代快等优点成为最主流的FPGA编程技术，但是其不具有非易失性，在断电后需要对其重新编程；基于反熔断丝和FLASH的技术虽然具有非易失性，但前者只能编程一次，后者只能有限次编程，且都工艺复杂、成本更高。随着新一代非易失存储器研究的深入，出现了基于新的非易失存储器比如RRAM的FPGA编程点技术。RRAM(Resistive RandomAccess Memory，阻变式存储器)是一种两端器件，通过控制两端电压而改变它的电阻值，RRAM的高阻态和低阻态可以用来表示逻辑信号“0”和“1”，且具有低功耗、高速、高集成度等优点。
中国发明专利《非易失FPGA编程点电路》(申请号：CN201310191791)中公开了一种10T2R型的新型非易失FPGA编程点电路，其中通过在原SRAM的基础上添加两个RRAM元件来实现非易失的功能。然而，该方案仍然存在着一些缺陷或不足：第一，电路的结构只是在SRAM的基础上增加两个RRAM元件，具体的编程功能仍由SRAM完成，RRAM元件只起到了存储的功能，并没有充分利用RRAM自身特有的计算能力，电路结构没有创新性的突破因此造成面积略大而且工作效率低下；第二，电路在重新上电后，需要三步才能将原先存储在RRAM元件中的数据重新恢复，数据掉电恢复过程缓慢且繁琐；第三，电路只有在断电前对两个RRAM元件执行写入操作才能实现非易失的特点，在电路突然断电的情况下，并不能实现数据的非易失。
发明内容
针对现有技术的以上缺陷或技术需求，本发明的目的在于提供一种新型基于RRAM的非易失FPGA编程点电路，其中通过将RRAM元件作为编程电路的组成部分并设计相应电路结构，这样既可利用RRAM元件的阻变特性来实现编程功能，又能有效实现非易失的存储特点，尤其适用于一些供电不稳定条件下对设备掉电前后工作连续性要求较高的场合。
按照本发明，提供了一种基于RRAM的非易失FPGA编程点电路，其特征在于，该编程点电路采用一种由两个同向串联的RRAM元件组成的RRAM结构，通过该RRAM结构实现电路的配置、非易失以及掉电迅速恢复的功能。
按照本发明，还提供了一种基于RRAM的非易失FPGA编程点电路的操作方法，其特征在于，采用了配置加工作的模式，当工作信号输入端施加的为低电平则电路处于“配置模式”，如果配置输入端施加的是高电平电压，则RRAM结构的两端都是高电平电压，因为反相器的反相作用所以RRAM结构的中间点处为低电平电压，由于第一RRAM元件两端的正向电压超过了其阈值则第一RRAM元件变成了低阻态，而第二RRAM元件两端的负向电压超过了其阈值导致第二RRAM元件变成了高阻态。与此类似，如果配置输入端施加的是低电平电压，则第一RRAM元件变成了高阻态而第二RRAM元件变成了低阻态。而当工作信号输入端施加的为高电平则电路处于“工作模式”，通过两个串联RRAM元件的电阻分压原理输出之前配置的数据；类似的，在掉电恢复的状态下，只要给工作信号输入端恢复恒定高电平电压，就能重新输出掉电前的配置数据。基于以上特性，本发明中可以通过控制配置信号端VCON电压的电平高低来控制各个RRAM元件的不同阻值状态，相应地，在实现传统FPGA编程点电路功能的同时，还能具备非易失的特点，因而适用于电源不稳定的应用领域，实现电路数据的掉电恢复和运算的持续进行。
按照本发明，还提供了一种基于RRAM的非易失FPGA编程点电路的掉电迅速恢复方法，在掉电后只需对电路进行一步操作，即将工作信号输入端设置为高电平，通过串联电阻分压原理自动输出掉电前所存储的配置信号。
作为进一步优选地，除了所述RRAM模块之外，还包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管和PMOS管共同构成的反相器，其中：
所述第一NMOS管的栅极与工作信号VW的反相信号相连，其漏极与RRAM结构中第一RRAM元件的正极相连，其源极与配置信号输入端VCON相连；
所述第二NMOS管的栅极与工作信号VW的反相信号相连，其漏极与RRAM结构的中间端点相连，其源极与反相器的输出端相连；
所述第三NMOS管的栅极与工作信号VW的反相信号相连，其漏极与RRAM结构中第二RRAM元件的负极相连，其源极与配置信号输入端VCON相连；
所述第四NMOS管的栅极和漏极与工作信号输入端相连，其源极与RRAM结构中第一RRAM元件的正极相连；
所述第五NMOS管的栅极与工作信号输入端相连，其漏极接地，其源极与RRAM结构中第二RRAM元件的负极相连；
所述第六NMOS管的栅极与工作信号输入端相连，其漏极与输出端VZ相连，其源极与RRAM结构的中间端点相连；
所述反相器的输入端作为配置信号VCON的输入端，输出端与第二NMOS管的源极相连。
作为进一步优选地，所述反相器可替换为比较器。
作为进一步优选地，所述第一至第六NMOS管可替换为传输门或者压控开关。
作为进一步优选地，所述RRAM元件可替换为忆阻器。
总体而言，按照本发明的基于RRAM的非易失FPGA编程点电路与现有技术相比，主要具备以下的技术特点：
1、电路结构新颖，采用一种由两个RRAM元件同向串联组成的结构，不同于一些在SRAM基础上增加RRAM的结构，使得电路面积更小，并且，RRAM的制备工艺与现有的CMOS制造工艺兼容性更强，成本更低；
2、两个RRAM元件同向串联的结构不仅利用了RRAM自身非易失的能力，通过简单的串联电阻分压原理更是充分利用了RRAM自身的计算能力，提高了电路的工作效率；
3、不管电路处在“配置模式”或者“工作模式”中，在电路断电后，仅需对电路进行一步操作，就可以将断电前的数据迅速恢复。
附图说明
图1是单个RRAM元件所表现出的电流—电压曲线图；
图2是按照本发明的基于RRAM的非易失FPGA编程点电路结构示意图；
图3是图2所示非易失FPGA编程点电路在“配置模式”下的简化示意图；
图4是图2所示非易失FPGA编程点电路在“工作模式”下的简化示意图；
图5是图2中所示非易失FPGA编程点电路的时序图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
图1是单个RRAM元件所表现出的电流—电压特性曲线图。从图中可以看出，当正向电压值大于RRAM元件的阈值Vtp时，RRAM元件会变成低阻态；当负向电压大于RRAM元件的阈值Vtn时，RRAM元件会变成高阻态，而当RRAM元件两端的电压差值在Vtn和Vtp之间时，RRAM元件的阻值状态保持不变。
正是基于RRAM的上述特性分析，本发明中期望利用配置信号以及其反相信号同时对两个同向串联的RRAM元件加以控制，由此达到控制各个RRAM元件状态的目的。例如，在“配置模式”时如果配置信号为高电平时，第一和第二RRAM元件的状态将分别变为低阻态和高阻态；如果配置信号为低电平时，第一和第二RRAM元件的状态将分别变为高阻态和低阻态。相应地，可以利用体现以上特性的RRAM元件来构建编程点电路，由此在执行配置功能的同时，还能实现非易失的功能。
按照本发明的FPGA编程点电路，其核心部分是由两个同向串联的RRAM元件构成，通过RRAM元件的非易失阻变特性以及电阻串联的分压特性来实现非易失的配置功能。
图2是按照本发明的基于RRAM的非易失FPGA编程点电路结构示意图。如图2中所示，该编程点电路包括第一NMOS管(M1)、第二NMOS管(M2)、第三NMOS管(M3)、第四NMOS管(M4)、第五NMOS管(M5)、第六NMOS管(M6)、由第七NMOS管(M7)和PMOS管(M8)共同构成的反相器，以及两个同向串联的RRAM元件。其中，上述M1、M2和M3的栅极与工作信号VW的反相信号相连，M1和M3的源极和配置信号输入端VCON相连，M2的源极与反相器的输出端相连，M1的漏极与RRAM结构中第一RRAM元件的正极相连，M2的漏极与RRAM结构的中间端点相连，M3的漏极与RRAM结构中第二RRAM元件的负极相连，M4、M5、M6的栅极以及M4的漏极与工作信号VW相连，M4的源极与RRAM结构的第一端相连，M5的漏极接地、源极与RRAM结构的第二端相连，M6的漏极与输出端VZ相连、源极与RRAM结构的中间端点相连。
在编程点电路不断电正常工作情况下，如果工作电压VW为低电平，则编程点电路进入“配置模式”，M1、M2和M3导通而M4、M5和M6截止，编程点电路等价于如图3所示的简化情况，此时RRAM结构会根据配置信号VCON的变化而产生相应的变化，比如配置信号VCON为高电平，则第一RRAM元件变成低阻态而第二RRAM元件变成高阻态；配置信号VCON为低电平，则第一RRAM元件变成高阻态而第二RRAM元件变成低阻态。
在编程点电路不断电正常工作情况下，如果工作电压VW为高电平，则编程点电路进入“工作模式”，M1、M2和M3截止而M4、M5和M6导通，编程点电路等价于如图4所示的简化情况，此时不管配置信号如何变化，RRAM结构的阻值状态都不会发生改变，编程点电路的输出端VZ的电压等于RRAM结构中间端点处的电压。如果电路被配置的是逻辑“0”信号(即配置信号VCON为低电平的情况)，则RRAM结构中间点的电压值为即VZ输出逻辑“0”信号；如果电路被配置的是逻辑“1”信号(即配置信号VCON为高电平的情况)，则RRAM结构中间点的电压值为即VZ输出逻辑“1”信号。
下面将参照图5所示的时序图来具体解释按照本发明的编程点电路的工作原理及非易失特性。
当电源电压Vdd为高电平时，电路正常工作。如果工作电压VW为低电平，则编程点电路进入“配置模式”，第一RRAM元件和第二RRAM元件的阻值会随着配置电压的变化而变化，具体的，配置电压为高电平则第一RRAM元件为低阻而第二RRAM元件为高阻，配置电压为低电平则第一RRAM元件为高阻而第二RRAM元件为低阻；如果工作电压VW为低电平，则编程点电路进入“工作模式”，此时第一RRAM元件和第二RRAM元件的阻值不会改变，输出端VZ会根据之前RRAM结构存储的信息输出相应的信号，图5中RRAM结构在“配置模式”下最后存储的逻辑“1”信号，所以VZ在“工作模式”下输出的也是逻辑“1”信号。
当电源Vdd变为低电平时，电路变成断电状态，此时整个电路停止工作，VZ输出为0，且两个RRAM单元凭借其非易失的特性依然保持了掉电前的阻值状态，图5中第一RRAM元件保存的是低阻态而第二RRAM元件保存的是高阻态。
当电源Vdd仍为低电平但工作电压VW为高电平时，电路处于掉电恢复状态，此时凭借RRAM单元的非易失以及串联电阻的分压原理，VZ重新输出断电时的逻辑“1”信号，实现了电路数据的掉电恢复并能保证运算的持续进行。
当电源Vdd重新变成高电平时，电路再次正常工作，根据工作电压VW的电平高低分别进入“工作模式”或者“配置模式”。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种基于RRAM的非易失FPGA编程点电路，其特征在于，该编程点电路包括由第一RRAM元件与第二RRAM元件同向串联组成的RRAM结构，还包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管和PMOS管共同构成的反相器，其中：
所述第一NMOS管的栅极与工作信号VW的反相信号相连，其漏极与RRAM结构中第一RRAM元件的正极相连，其源极与配置信号输入端相连；
所述第二NMOS管的栅极与工作信号VW的反相信号相连，其漏极与RRAM结构的中间端点相连；
所述第三NMOS管的栅极与工作信号VW的反相信号相连，其漏极与RRAM结构中第二RRAM元件的负极相连，其源极与配置信号输入端相连；
所述第四NMOS管的栅极和漏极与工作信号输入端相连，其源极与RRAM结构中第一RRAM元件的正极相连；
所述第五NMOS管的栅极与工作信号输入端相连，其漏极接地，其源极与RRAM结构中第二RRAM元件的负极相连；
所述第六NMOS管的栅极与工作信号输入端相连，其漏极与输出端VZ相连，其源极与RRAM结构的中间端点相连；
所述反相器的输入端作为配置信号VCON的输入端，输出端与第二NMOS管的源极相连。
2.如权利要求1所述的非易失FPGA编程点电路，其特征在于，所述反相器可替换为比较器。
3.如权利要求1或2所述的非易失FPGA编程点电路，其特征在于，所述第一至第六NMOS管可替换为传输门或者压控开关。
4.如权利要求1或2所述的非易失FPGA编程点电路，其特征在于，所述RRAM元件可替换为忆阻器。
5.一种基于权利要求1至4任一项所述的非易失FPGA编程点电路的操作方法，其特征在于，采用配置加工作的模式，具体步骤为：
S1：将工作信号VW设为低电平，电路进入“配置模式”，并从配置信号输入端输入配置信号来改变第一RRAM元件和第二RRAM元件的阻值状态：
其中，当配置信号为高电平时，第一RRAM元件改变为低阻态，第二RRAM元件改变为高阻态；当配置信号为低电平时，第一RRAM元件改变为高阻态，第二RRAM元件改变为低阻态；
S2：将工作信号VW设为高电平，电路进入“工作模式”，通过串联电阻分压原理输出S1步骤所存储的配置信号。
6.一种基于权利要求1至4任一项所述的非易失FPGA编程点电路的掉电迅速恢复方法，其特征在于，在掉电后将工作信号输入端设置为高电平，使电路通过串联电阻分压原理自动输出掉电前所存储的配置信号。
CN201610181424.1A 2016-03-28 2016-03-28 一种基于rram的非易失fpga编程点电路及其操作方法 Active CN105869672B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610181424.1A CN105869672B (zh) 2016-03-28 2016-03-28 一种基于rram的非易失fpga编程点电路及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610181424.1A CN105869672B (zh) 2016-03-28 2016-03-28 一种基于rram的非易失fpga编程点电路及其操作方法

Publications (2)

Publication Number Publication Date
CN105869672A CN105869672A (zh) 2016-08-17
CN105869672B true CN105869672B (zh) 2018-05-22

Family

ID=56625065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610181424.1A Active CN105869672B (zh) 2016-03-28 2016-03-28 一种基于rram的非易失fpga编程点电路及其操作方法

Country Status (1)

Country Link
CN (1) CN105869672B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966128B1 (en) * 2017-03-20 2018-05-08 Globalfoundries Inc. Storage structure with non-volatile storage capability and a method of operating the same
CN108111162B (zh) * 2017-12-17 2020-12-08 华中科技大学 一种运算电路及操作方法
CN113724662A (zh) * 2021-07-08 2021-11-30 芯颖科技有限公司 一种显示模组、显示装置以及补偿方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169711A (zh) * 2010-02-25 2011-08-31 复旦大学 带电阻随机存储器模块的单芯片结构可编程逻辑器
CN103310841A (zh) * 2013-05-22 2013-09-18 复旦大学 非易失fpga编程点电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8674724B2 (en) * 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169711A (zh) * 2010-02-25 2011-08-31 复旦大学 带电阻随机存储器模块的单芯片结构可编程逻辑器
CN103310841A (zh) * 2013-05-22 2013-09-18 复旦大学 非易失fpga编程点电路

Also Published As

Publication number Publication date
CN105869672A (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
CN108092658B (zh) 一种逻辑电路操作方法
CN104124960B (zh) 一种非易失性布尔逻辑运算电路及其操作方法
CN101663816B (zh) 使用自旋转移力矩磁阻装置的软件可编程逻辑
CN105356876B (zh) 基于忆阻器的逻辑门电路
CN105869672B (zh) 一种基于rram的非易失fpga编程点电路及其操作方法
US11171650B2 (en) Reversible logic circuit and operation method thereof
CN108182959B (zh) 基于阻变器件交叉阵列结构实现逻辑计算的方法
CN110111827B (zh) 一种基于多个单值阻变存储器的多值阻变结构
CN103051307B (zh) 一种基于忆阻器的非挥发d触发器
CN110827898B (zh) 一种基于忆阻器的电压-电阻式可逆逻辑电路及其操作方法
JP2017538347A (ja) 再構成可能回路およびその利用方法
CN108920788B (zh) 基于忆阻器非实质蕴涵逻辑的编、译码电路的操作方法
CN110445489A (zh) 一种数位比较电路及其操作方法
CN103761991A (zh) 一种用于可编程芯片的查找表及查找表电路
CN102882514B (zh) 与逻辑电路和芯片
CN104851456A (zh) 一种基于忆阻器的通用编程模块及其操作方法
CN204808189U (zh) 一种电源控制装置、存储器和设备
US20170131910A1 (en) Register having non-volatile memory for backing up and restoring volatile memory
CN104008775B (zh) 多次可规划非易失性查找表及输出位产生方法
CN105741872A (zh) 适用于宇航用fpga的加固配置存储器阵列及配置方法
CN106160704A (zh) 非易失性t触发器电路
CN109660246A (zh) 包括功率门控电路的半导体装置
CN103928053A (zh) 低功耗单栅非挥发性存储器
CN103198860A (zh) 一种rram写电路
CN109684762B (zh) 芯片及其引脚的设置电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant