CN104124960B - 一种非易失性布尔逻辑运算电路及其操作方法 - Google Patents

一种非易失性布尔逻辑运算电路及其操作方法 Download PDF

Info

Publication number
CN104124960B
CN104124960B CN201410279445.8A CN201410279445A CN104124960B CN 104124960 B CN104124960 B CN 104124960B CN 201410279445 A CN201410279445 A CN 201410279445A CN 104124960 B CN104124960 B CN 104124960B
Authority
CN
China
Prior art keywords
input
resistive element
state
logic
low level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410279445.8A
Other languages
English (en)
Other versions
CN104124960A (zh
Inventor
缪向水
周亚雄
李祎
孙华军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201410279445.8A priority Critical patent/CN104124960B/zh
Priority to PCT/CN2014/081870 priority patent/WO2015192414A1/zh
Publication of CN104124960A publication Critical patent/CN104124960A/zh
Priority to US14/867,030 priority patent/US9473137B2/en
Application granted granted Critical
Publication of CN104124960B publication Critical patent/CN104124960B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0002—Multistate logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0021—Modifications of threshold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/0813—Threshold logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种非易失性布尔逻辑运算电路及其操作方法，布尔逻辑运算电路具有两个输入端和一个输出端，包括第一阻变元件M1和第二阻变元件M2；第一阻变元件M1的负极作为逻辑运算电路的第一输入端，第二阻变元件M2的负极作为逻辑运算电路的第二输入端，第二阻变元件M2的正极与第一阻变元件M1的正极连接后作为逻辑运算电路的输出端。本发明通过对非易失性布尔逻辑运算电路进行操作可实现至少16种基本布尔逻辑操作。通过两个阻变元件搭建的逻辑电路，可根据需求实现至少16种基本布尔逻辑运算，逻辑运算的结果直接存储在阻变元件的电阻状态中，实现了计算和存储的融合，并且逻辑电路所需的器件数少、操作简单，因此，可以节省计算功耗和时间，提高计算效率。

Description

一种非易失性布尔逻辑运算电路及其操作方法
技术领域
本发明属于数字电路领域，更具体的，涉及一种非易失性16种基本布尔逻辑的运算电路及其操作方法。
背景技术
忆阻器(Memristor)被认为是电阻、电容、电感外的第四种基本电路元件，能够记忆流经的电荷量，其电阻值能够通过控制电流变化而随之改变。忆阻器的高阻态和低阻态可以用来存储“0”和“1”，用于信息存储，具有非易失性、低功耗、高速、高集成度等优点。此外，忆阻器还被提出可以实现状态逻辑运算，逻辑运算的结果直接存储在器件的电阻状态中。也就是说，利用忆阻器可以将计算与存储在同一器件或是电路中完成，实现信息存储和计算的融合，提高信息处理的效率，从功能的角度推动信息存储器的发展。这样一种信息存储和计算融合的架构被认为是突破传统计算机发展所面临的冯诺依曼瓶颈的有力途径。而如何基于忆阻器实现非易失性的布尔逻辑运算，是开发非易失性逻辑运算电路、芯片、系统，以及发展新型计算机架构的关键基础。
中国发明专利《一种基于忆阻器的逻辑门电路》(申请号：201210234665.X，申请日：2012年7月9日)所示的电路，采用了3个忆阻器、1个单向导通元件和1个电阻能够实现与逻辑和或逻辑，然而，该装置无法实现完备的16种布尔逻辑，且忆阻器储存的状态采用电流读出方式，不利于数字逻辑的级联。
发明内容
针对现有技术的缺陷，本发明的目的在于提供一种可以实现16种布尔逻辑运算的非易失性布尔逻辑运算电路。
本发明提供的非易失性布尔逻辑运算电路具有两个输入端和一个输出端，其包括第一阻变元件M1和第二阻变元件M2；第一阻变元件M1的负极511作为逻辑运算电路的第一输入端，第二阻变元件M2的负极521作为逻辑运算电路的第二输入端，第二阻变元件M2的正极522与第一阻变元件M1的正极512连接后作为逻辑运算电路的输出端。逻辑运算电路的两个输入端用于接收输入信号；逻辑电路的输出端用于输出信号；阻变元件的正极和负极是指当从正极施加足够大的正向偏置时，能使阻变元件从高阻态变为低阻态；当从负极施加足够大的正向偏置时，能使阻变元件从低阻态变为高阻态。
第一阻变元件M1的阻态随正极和负极之间的电压的变化而变化。
第二阻变元件M2的阻态随正极和负极之间的电压的变化而变化。
结合本发明第一方面，在本发明第一方面的第一种可能的实现方式中，所述阻变元件为忆阻器，所述忆阻器的正极为所述阻变元件的第一端，所述忆阻器的负极为所述阻变元件的第二端。
所述的正极是指从正极施加大于阈值电压的偏置，会使阻变元件从高阻状态转变为低阻状态；所述的负极是指从负极极施加小于阈值电压的偏置，会使阻变元件从低阻状态转变为高阻状态。
本发明实施例还提供了一种非易失性布尔逻辑电路操作方法，包括下述步骤：
S11：通过给第一输入端输入高电平信号或低电平信号，并给第二输入端输入与所述第一输入端相反的电平信号来控制第一阻变元件和第二阻变元件的初始状态；
其中，当第一输入端的输入信号为高电平，且第二输入端的输入信号为低电平时，第一阻变元件的初始状态写为高阻状态；第二阻变元件的初始状态写为低阻状态；将上述初始状态的写入方式称为正向写入W＝1；
当第一输入端的输入信号为低电平，且第二输入端的输入信号为高电平时，第一阻变元件的初始写入状态为低阻状态；第二阻变元件的初始写入状态为高阻状态；将上述初始写入状态称为反向写入
其中，阻变元件的高阻状态代表和存储着逻辑0，阻变元件的低阻状态代表和存储着逻辑1；
S12：通过给第一输入端输入第信号A，并给第二输入端输入信号B来改变第一阻变元件和第二阻变元件的存储状态；
当A为低电平，且B为高电平时，第一阻变元件的存储状态从初始状态变为低阻态，第二阻变元件的存储状态从初始状态变为高阻态；
当A为高电平，且B为低电平时，第一阻变元件的存储状态从初始状态变为高阻态，第二阻变元件的存储状态从初始状态变为低阻态；
当A和B同时为高电平或同时为低电平时，第一阻变元件和第二阻变元件会保持初始状态不变；
S13：通过给第一输入端或第二输入端输入读电压实现输出端的读操作；
当第一输入端输入读电压，且第二输入端悬空时，通过读取输出端的第一阻变元件的电流获得第一阻变元件的存储状态；这种读取方式记为R＝1；
当第一输入端悬空，且第二输入端输入读电压时，通过读取输出端的第二阻变元件的电流获得第二阻变元件的存储状态；这种读取方式记为
其中，读电压是幅值小于阻变元件发生阻态变化的电压，即小于阻变元件的阈值电压；
S14：根据所述A、B、R、W获得逻辑运算结果
其中A为第一输入端输入的信号，B为第二输入端输入的信号，W为初始化的写入方向，R为逻辑运算结果的读出方向。
通过控制A、B、W、R的值，至少可以如下的16种基本布尔逻辑操作。
0逻辑的实现：A＝0，B＝0，W＝0，R＝0；
即进行逻辑操作0时，为反向写入，第一输入端A输入0，第二输入端B输入0，反向读出；
1逻辑的实现：A＝1，B＝0，W＝0，R＝0；
即进行逻辑操作1时，为反向写入，第一输入端A输入1，第二输入端B输入0，反向读出；
P逻辑的实现：A＝P，B＝0，W＝0，R＝0；
即进行逻辑操作P时，为反向写入，第一输入端A输入P，第二输入端B输入0，反向读出；
Q逻辑的实现：A＝0，B＝Q，W＝1，R＝1；
即进行逻辑操作Q时，为正向写入，第一输入端A输入0，第二输入端B输入Q，正向读出；
逻辑的实现：A＝P，B＝1，W＝1，R＝1；
即进行逻辑操作时，为正向写入，第一输入端A输入P，第二输入端B输入1，正向读出；
逻辑的实现：A＝1，B＝Q，W＝0，R＝0；
即进行逻辑操作时，为反向写入，第一输入端A输入1，第二输入端B输入Q，反向读出；
逻辑的实现：A＝P，B＝Q，W＝1，R＝0；
即进行逻辑操作时，为正向写入，第一输入端A输入P，第二输入端B输入Q，反向读出；
逻辑的实现：A＝P，B＝Q，W＝0，R＝1；
即进行逻辑操作时，为反向写入，第一输入端A输入P，第二输入端B输入Q，正向读出；
逻辑的实现：A＝P，B＝Q，W＝1，R＝1；
即进行逻辑操作时，为正向写入，第一输入端A输入P，第二输入端B输入Q，正向读出；
逻辑的实现：A＝P，B＝Q，W＝0，R＝0；
即进行逻辑操作时，为反向写入，第一输入端A输入P，第二输入端B输入Q，反向读出；
P·Q逻辑的实现：A＝Q，B＝P，W＝0，R＝Q；
即进行逻辑操作P·Q时，为反向写入，第一输入端A输入Q，第二输入端B输入P，读出方向同Q；
逻辑的实现：A＝Q，B＝P，W＝1，R＝Q；
即进行逻辑操作时，为正向写入，第一输入端A输入Q，第二输入端B输入P，读出方向同Q；
P+Q逻辑的实现：A＝Q，B＝P，W＝0，R＝P；
即进行逻辑操作P+Q时，为反向写入，第一输入端A输入Q，第二输入端B输入P，读出方向同P；
逻辑的实现：A＝Q，B＝P，W＝1，R＝P；
即进行逻辑操作时，为正向写入，第一输入端A输入Q，第二输入端B输入P，读出方向同P；
逻辑的实现：A＝P，B＝0，W＝0，R＝Q；
即进行异或逻辑操作时，为反向写入，第一输入端A输入P，第二输入端B输入0，读出方向同Q；
逻辑的实现：A＝0，B＝P，W＝1，R＝Q。
即进行同或操作时，为正向写入，第一输入端A输入P，第二输入端B输入0，读出方向同Q；
本发明实施例提供的非易失性布尔逻辑电路的结构，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：
非易失性布尔逻辑运算电路具有两个输入端和一个输出端，其包括第三阻变元件M3和第四阻变元件M4；第三阻变元件M3的正极712作为逻辑运算电路的第一输入端，第四阻变元件M4的正极722作为逻辑运算电路的第二输入端，第四阻变元件M4的负极721与第三阻变元件M3的负极711连接后作为逻辑运算电路的输出端。逻辑运算电路的两个输入端用于接收输入信号；逻辑电路的输出端用于输出信号；
阻变元件的正极和负极是指当从正极施加足够大的正向偏置时，能使阻变元件从高阻态变为低阻态；当从负极施加足够大的正向偏置时，能使阻变元件从低阻态变为高阻态。
第三阻变元件M3的阻态随正极和负极之间的电压的变化而变化。
第四阻变元件M4的阻态随正极和负极之间的电压的变化而变化。
结合本发明第三方面，在本发明第三方面的第一种可能的实现方式中，所述阻变元件为忆阻器，所述忆阻器的正极为所述阻变元件的第一端，所述忆阻器的负极为所述阻变元件的第二端。
所述的正极是指从正极施加大于阈值电压的偏置，会使阻变元件从高阻状态转变为低阻状态；所述的负极是指从负极极施加小于阈值电压的偏置，会使阻变元件从低阻状态转变为高阻状态。
本发明还提供了一种非易失性布尔逻辑电路操作方法包括：
S21：通过给第三输入端输入高电平信号或低电平信号，并给第四输入端输入与所述第三输入端相反的电平信号来控制第三阻变元件和第四阻变元件的初始状态；
其中，当第三输入端的输入信号为高电平，且第四输入端的输入信号为低电平时，第三阻变元件的初始状态写为低阻状态；第四阻变元件的初始状态写为高阻状态；将上述初始状态的写入方式称为正向写入，记为W＝1；
当第三输入端的输入信号为低电平，且第二输入端的输入信号为低电平时，第三阻变元件的初始写入状态为高阻状态；第四阻变元件的初始写入状态为低阻状态；将上述初始写入状态称为反向写入，记为
其中，阻变元件的高阻状态代表和存储着逻辑0，阻变元件的低阻状态代表和存储着逻辑1；
S22：通过给第三输入端输入信号D，并给第四输入端输入信号E来改变第三阻变元件和第四阻变元件的存储状态；
当D为低电平，且E为高电平时，第三阻变元件的存储状态从初始状态变为高阻态，第四阻变元件的存储状态从初始状态变为低阻态；
当D为高电平，且E为低电平时，第三阻变元件的存储状态从初始状态变为低阻态，第四阻变元件的存储状态从初始状态变为高阻态；
当D和E同时为高电平或同时为低电平时，第三阻变元件和第四阻变元件会保持初始状态不变；
S23：通过给第三输入端或第四输入端输入读电压实现输出端的读操作；
当第三输入端输入读电压，且第四输入端悬空时，通过读取输出端的第三阻变元件的电流获得第三阻变元件的存储状态；这种读取方式记为R＝1；
当第三输入端悬空，且第四输入端输入读电压时，通过读取输出端的第四阻变元件的电流获得第四阻变元件的存储状态；这种读取方式记为
其中，读电压是幅值小于阻变元件发生阻态变化的电压，即小于阻变元件的阈值电压。
S24：根据所述D、E、R、W获得逻辑运算结果
其中D为第一输入端输入的信号，E为第二输入端输入的信号，W为初始化的写入方向，R为逻辑运算结果的读出方向。
通过控制D、E、W、R的值，至少可以如下的16种基本布尔逻辑操作。
0逻辑的实现：D＝0，E＝0，W＝0，R＝1；
即进行逻辑操作0时，为反向写入，第三输入端D的输入为0，第四输入端E的输入为0，正向读出；
1逻辑的实现：D＝1，E＝0，W＝0，R＝1；
即进行逻辑操作1时，为反向写入，第三输入端D的输入为1，第四输入端E的输入为0，正向读出；
P逻辑的实现：D＝P，E＝0，W＝0，R＝1；
即进行逻辑操作P时，为反向写入，第三输入端D的输入为P，第四输入端E的输入为0，正向读出；
Q逻辑的实现：D＝0，E＝Q，W＝1，R＝0；
即进行逻辑操作Q时，为正向写入，第三输入端D的输入为0，第四输入端E的输入为Q，反向读出；
逻辑的实现：D＝P，E＝1，W＝1，R＝0；
即进行逻辑操作时，为正向写入，第三输入端D的输入为P，第四输入端E的输入为1，反向读出；
逻辑的实现：D＝1，E＝Q，W＝0，R＝1；
即进行逻辑操作时，为反向写入，第三输入端D的输入为1，第四输入端E的输入为Q，正向读出；
逻辑的实现：D＝P，E＝Q，W＝1，R＝1；
即进行逻辑操作时，为正向写入，第三输入端D的输入为P，第四输入端E的输入为Q，正向读出；
逻辑的实现：D＝P，E＝Q，W＝0，R＝0；
即进行逻辑操作时，为反向写入，第三输入端D的输入为P，第四输入端E的输入为Q，反向读出；
逻辑的实现：D＝P，E＝Q，W＝1，R＝0；
即进行逻辑操作时，为正向写入，第三输入端D的输入为P，第四输入端E的输入为Q，反向读出；
逻辑的实现：D＝P，E＝Q，W＝0，R＝1；
即进行逻辑操作时，为反向写入，第三输入端D的输入为P，第四输入端E的输入为Q，正向读出；
P·Q逻辑的实现：D＝P，E＝Q，W＝1，R＝Q；
即进行逻辑操作P·Q时，为正向写入，第三输入端D的输入为P，第四输入端E的输入为Q，读出方向同Q；
逻辑的实现：D＝P，E＝Q，W＝0，R＝Q；
即进行逻辑操作时，为反向写入，第三输入端D的输入为P，第四输入端E的输入为Q，读出方向同Q；
P+Q逻辑的实现：D＝P，E＝Q，W＝1，R＝P；
即进行逻辑操作P+Q时，为正向写入，第三输入端D的输入为P，第四输入端E的输入为Q，读出方向同P；
逻辑的实现：D＝P，E＝Q，W＝0，R＝P；
即进行逻辑操作时，为反向写入，第三输入端D的输入为P，第四输入端E的输入为Q，读出方向同P；
逻辑的实现：D＝0，E＝P，W＝1，R＝Q；
即进行异或操作时，为正向写入，第三输入端D的输入为0，第四输入端E的输入为P，读出方向同Q；
逻辑的实现：D＝P，E＝0，W＝0，R＝Q。
即进行同或操作时，为反向写入，第三输入端D的输入为P，第四输入端E的输入为0，读出方向同Q；
本发明实施例还提供的非易失性布尔逻辑运算电路的结构，非易失性布尔逻辑运算电路具有两个输入端和一个输出端，包括：例三实施例给出的第五阻变元件M5、第六阻变元件M6；还有用于分压的第一电阻R1、第一开关元件S1、第一电压转换器。其中，第五阻变元件M5的负极(911)作为逻辑运算电路的第一输入端，第六阻变元件M6的负极(921)作为逻辑运算电路的第二输入端，第六阻变元件M6的正极(922)和第五阻变元件M5的正极(912)连接后与第一开关元件的第一端相连。第一开关元件的第二端接地。第一电压转换器的第一端与第一电阻的第一端相连，第二端作为逻辑运算电路的输出端。逻辑电路的第一输入端和第二输入端用于输入信号；逻辑电路的输出端用于输出信号。
结合本发明的第五方面的第一种可能的实现方式，本发明第五方面的第一种可能实现方式中，所述的阻变元件为忆阻器。
结合本发明的第五方面以及第一种可能的实现方式，本发明第五方面的第二种可能实现方式中，所述的分压电路为分压电阻。
结合本发明的第五方面以及第一至第二种可能的实现方式，本发明第五方面的第四种可能实现方式中，所述的第一电压转换器输入端的电压为R/(R+Rm)Vr，第一电压转换器会将电压小于R/(R+R1)Vr的电压转化为标准低电平，第一电压转换器会将电压大于R/(R+Rh)Vr的电压转化为标准高电平，故电压转换器的阈值为R/(R+R1)Vr到R/(R+Rh)Vr区间内的一个值。若第一电压转换器满足阈值条件，则前一条对分压电阻的要求将降低，可不限制分压电阻的阻值。其中，R为所述第一电阻阻值，Rm为所述阻变元件阻值，R1为所述阻变元件低阻时的阻值，Rh为所述阻变元件高阻时的阻值，Vr为读电压的大小。
其中，第一开关元件S1为第一压控开关；所述第一电压转换器包括第二压控开关和第三压控开关；所述第一压控开关为高电平导通且低电平关断的开关元件；所述第二压控开关为高电平导通且低电平关断的开关元件；所述第三压控开关为低电平导通且高电平关断的开关元件。
其中，所述第一压控开关和所述第二压控开关为N型场效应晶体管，所述第三压控开关为P型场效应晶体管。
本发明通过两个阻变元件搭建的逻辑电路，可根据需求实现至少16种基本布尔逻辑运算，逻辑运算的结果直接存储在阻变元件的电阻状态中，实现了计算和存储的融合，并且逻辑电路所需的器件数少、操作简单，因此，可以节省计算功耗和时间，提高计算效率。
附图说明
图1为忆阻器的伏安特性曲线示意图；
图2为互补型忆阻器的伏安特性曲线示意图；
图3为双极性忆阻器的状态转换图；
图4为两种互补型忆阻器的状态转换图；
图5为本发明非易失性布尔逻辑电路实施例一的结构示意图；
图6为本发明非易失性布尔逻辑电路操作方法实施例一的流程示意图；
图7为本发明非易失性布尔逻辑电路实施例二的结构示意图；
图8为本发明非易失性布尔逻辑电路操作方法实施例二的流程示意图；
图9为本发明非易失性布尔逻辑电路电压读出实施例三的示意图；
图10为本发明非易失性布尔逻辑电路电压读出实施例四的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
针对现有技术的以上缺陷和改进需求，本发明的目的在于提供一种非易失性布尔逻辑电路及其操作方法，以在一个电路中实现16种布尔逻辑运算，存储结果可直接非易失性的存储在电路状态中，从而实现计算和存储的融合。
图5示出了本发明实施例第一方面提供的非易失性布尔逻辑运算电路实施例一的结构，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明及上述附图中的术语“第一”、“第二”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在介绍本发明的技术方案之前，首先介绍以忆阻器为代表的阻变器件的一些特性，图1为双极性忆阻器的伏安特性曲线示意图，图2为互补型忆阻器的伏安特性曲线。从图1可以看出，当加在忆阻器两端的正向电压大于等于第一阻变阈值V1时，忆阻器从高阻态变为低阻态，当加在忆阻器的负向电压小于等于第二阻变阈值V2时，忆阻器从低阻态变为高阻态。其状态转换图如图3所示，当忆阻器处于高阻状态时，只有正向偏置会使得它的状态由高阻变为低阻，反向偏置或是无电压偏置，都不会使得它的状态发生变化；当忆阻器处于低阻状态时，只有反向偏置会使得它的状态由低阻变为高阻，正向偏置或是无电压偏置，都不会使得它的状态发生变化。
基于上述忆阻器的特性，本发明中通过控制忆阻器两端的电压，达到控制忆阻器阻态的目的，通过忆阻器阻态的变化来存储逻辑“0”和“1”。例如当忆阻器为低阻时，忆阻器存储逻辑1，当忆阻器为高阻时，忆阻器存储逻辑0，当然，也可以在忆阻器为低阻时，忆阻器存储逻辑0，当忆阻器为高阻时，忆阻器存储逻辑1。
值得一提的是，本发明中所采用的两个背靠背连接的忆阻器可称为互补型忆阻器或互补型阻变开关(CRS)，可以采用一定的工艺把它直接做成一个三端器件，其状态图如图4所示，当忆阻器处于低阻/高阻状态时，只有正向偏置会使得它的状态由低阻/高阻变为高阻/低阻，反向偏置或是无电压偏置，都不会使得它的状态发生变化；当忆阻器处于低阻状态时，只有反向偏置会使得它的状态由低阻变为高阻，正向偏置或是无电压偏置，都不会使得它的状态发生变化。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
图5为本发明非易失性布尔逻辑电路实施例一的结构示意图，为了便于图示，图5中的阻变器件以忆阻器为例标出，本领域技术人员可以理解，阻变器件还可以是磁随机存储器(包括自旋转移力矩磁阻存储器STT-MRAM、磁隧道结单元MTJ以及自旋阀等)、阻变存储器、相变存储器或者其他类型的可在高阻态和低阻态下可逆转变的阻变器件，如图5所示，本发明实施例提供的逻辑运算电路包括：第一阻变元件M1、第二阻变元件M2；
其中，第一阻变元件M1的第一端511作为逻辑运算电路的第一输入端，第二阻变元件M2的第一端521作为逻辑运算电路的第二输入端，第二阻变元件M2的第二端522和第一阻变元件M1的第二端512连接后作为逻辑运算电路的第一输出端；第一输入端和第二输入端用于输入信号；第一输出端用于输出信号。
其中，阻变元件的第一端为阻变元件的负极，阻变元件的第二端为阻变元件的正极。
阻变元件的正极和负极是指当从正极施加足够大的正向偏置时，能使阻变元件从高阻态变为低阻态；当从负极施加足够大的正向偏置时，能使阻变元件从低阻态变为高阻态。
在这里需指出本实施例中，当第一输入端为低电平，而第二输入端为高电平时，第一阻变元件M1的存储状态会变为低阻，即进行1的存储，第二阻变元件M2的存储状态会变为高阻，即进行0的存储；当第一输入端为高电平，而第二输入端为低电平时，第一阻变元件M1的存储状态会变为高阻，即进行0的存储，第二阻变元件M2的存储状态会变为低阻，即进行1的存储；当第一输入端和第二输入端同时输入高电平或同时输入低电平时，第一阻变元件M1和第二阻变元件M2会保持初始状态不变。而在读操作过程中所施加的读电压不会使得阻变元件的状态发生变化。
本发明在完成布尔逻辑操作过程需要进行三步操作，下面将以实施例给出：首先需要对逻辑电路中的阻变元件进行初始状态的写入。我们把施加在第一输入端为高电平，第二输入端为低电平的写操作记为W，称为正向写入；而把施加在第一输入端为低电平，第二输入端为高电平的写操作记为称为反向写入。故在初始状态写入步骤中，若第一输入端为高电平，第二输入端为低电平，则W＝1，完成此步操作后，第一阻变元件M1变为高阻态，第二阻变元件M2变为低阻态。而在初始状态写入步骤中，若第一输入端为低电平，第二输入端为高电平，则W＝0，完成此步操作后，第一阻变元件M1变为低阻态，第二阻变元件M2变为高阻态。
然后是对逻辑电路进行逻辑操作的步骤。此步骤是在第一输入端输入信号A，在第二输入端输入信号B，通过此步骤完成布尔逻辑操作，但此步骤并没有直接产生操作结果，而是将操作结果存储在第一阻变元件M1和第二阻变元件M2中。如：当初始状态为W＝1时，有第一阻变元件M1初始状态为高阻态，第二阻变元件M2初始状态为低阻态。当A＝0，B＝0时，第一阻变元件M1保持为高阻态，第二阻变元件M2保持为低阻态；当A＝1，B＝1时，第一阻变元件M1保持为高阻态，第二阻变元件M2保持为低阻态；当A＝1，B＝0时，第一阻变元件M1保持为高阻态，第二阻变元件M2保持为低阻态；只有当A＝0，B＝1时，第一阻变元件M1变为低阻态，第二阻变元件M2变为高阻态。当初始状态为时，有第一阻变元件M1初始状态为低阻态，第二阻变元件M2初始状态为高阻态。当A＝0，B＝0时，第一阻变元件M1保持为低阻态，第二阻变元件M2保持为高阻态；当A＝1，B＝1时，第一阻变元件M1保持为低阻态，第二阻变元件M2保持为高阻态；当A＝0，B＝1时，第一阻变元件M1保持为低阻态，第二阻变元件M2保持为高阻态；只有当A＝1，B＝0时，第一阻变元件M1变为高阻态，第二阻变元件M2变为低阻态。
最后是操作结果的读出，我们把读出第一阻变元件M1的阻态记为R，而把读出第二阻变元件M2的阻态记为即当进行读操作，若读操作作用在第一阻变元件M1时，有R＝1，若读操作作用在第二阻变元件M2时，有R＝0，通过这三步操作我们可以知道操作结果，而操作结果不仅与初始状态相关，与逻辑操作步相关，也与读操作的方向相关。如：当R＝1时，若第一阻变元件M1为低阻态，则读出1；若第一阻变元件M1为高阻态，则读出0。当时，若第二阻变元件M2为低阻态，则读出1；若第二阻变元件M2为高阻态，则读出0。
故完成以上三步可以进行完整的逻辑操作，其逻辑操作的逻辑表达式为其中A为第一输入端输入的信号，B为第二输入端输入的信号，W为初始化的写入方向，R为逻辑运算结果的读出方向。
其中，W＝1为正向初始化写入，W＝0为反向初始化写入；R＝1为读出第一阻变元件M1存储状态，R＝0为读出第二阻变元件M2存储状态。......
下面我们来列出怎样用上面的逻辑表达式完成16种布尔逻辑的实现形式，显然这不是本表达式能实现的所有逻辑操作，而且利用本表达式实现16种布尔逻辑的方法不唯一。基于本发明中的本表达式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
0逻辑的实现：A＝0，B＝0，W＝0，R＝0；
即进行逻辑操作0时，为反向写入，第一输入端A输入0，第二输入端B输入0，反向读出；
1逻辑的实现：A＝1，B＝0，W＝0，R＝0；
即进行逻辑操作1时，为反向写入，第一输入端A输入1，第二输入端B输入0，反向读出；
P逻辑的实现：A＝P，B＝0，W＝0，R＝0；
即进行逻辑操作P时，为反向写入，第一输入端A输入P，第二输入端B输入0，反向读出；
Q逻辑的实现：A＝0，B＝Q，W＝1，R＝1；
即进行逻辑操作Q时，为正向写入，第一输入端A输入0，第二输入端B输入Q，正向读出；
逻辑的实现：A＝P，B＝1，W＝1，R＝1；
即进行逻辑操作时，为正向写入，第一输入端A输入P，第二输入端B输入1，正向读出；
逻辑的实现：A＝1，B＝Q，W＝0，R＝0；
即进行逻辑操作时，为反向写入，第一输入端A输入1，第二输入端B输入Q，反向读出；
逻辑的实现：A＝P，B＝Q，W＝1，R＝0；
即进行逻辑操作时，为正向写入，第一输入端A输入P，第二输入端B输入Q，反向读出；
逻辑的实现：A＝P，B＝Q，W＝0，R＝1；
即进行逻辑操作时，为反向写入，第一输入端A输入P，第二输入端B输入Q，正向读出；
逻辑的实现：A＝P，B＝Q，W＝1，R＝1；
即进行逻辑操作时，为正向写入，第一输入端A输入P，第二输入端B输入Q，正向读出；
逻辑的实现：A＝P，B＝Q，W＝0，R＝0；
即进行逻辑操作时，为反向写入，第一输入端A输入P，第二输入端B输入Q，反向读出；
P·Q逻辑的实现：A＝Q，B＝P，W＝0，R＝Q；
即进行逻辑操作P·Q时，为反向写入，第一输入端A输入Q，第二输入端B输入P，读出方向同Q；
逻辑的实现：A＝Q，B＝P，W＝1，R＝Q；
即进行逻辑操作时，为正向写入，第一输入端A输入Q，第二输入端B输入P，读出方向同Q；
P+Q逻辑的实现：A＝Q，B＝P，W＝0，R＝P；
即进行逻辑操作P+Q时，为反向写入，第一输入端A输入Q，第二输入端B输入P，读出方向同P；
逻辑的实现：A＝Q，B＝P，W＝1，R＝P；
即进行逻辑操作时，为正向写入，第一输入端A输入Q，第二输入端B输入P，读出方向同P；
逻辑的实现：A＝P，B＝0，W＝0，R＝Q；
即进行异或逻辑操作时，为反向写入，第一输入端A输入P，第二输入端B输入0，读出方向同Q；
逻辑的实现：A＝0，B＝P，W＝1，R＝Q。
即进行同或操作时，为正向写入，第一输入端A输入P，第二输入端B输入0，读出方向同Q；
图6为本发明非易失性布尔逻辑电路控制方法实施例一的流程图，图6所示的方法可应用于上述任意一种逻辑电路，对于逻辑电路的结构，请参照图5及相应的实施例的描述，在此不再赘述，本实施例的流程如下：
S601：通过给第一输入端输入高电平信号或低电平信号，并给第二输入端输入与所述第一输入端相反的电平信号来控制第一阻变元件和第二阻变元件的初始状态；
其中，当第一输入端的输入信号为高电平，且第二输入端的输入信号为低电平时，第一阻变元件的初始状态写为高阻状态(即第一阻变元件被写入的初始状态为0)；第二阻变元件的初始状态写为低阻状态(即第二阻变元件被写入的初始状态为1)；将上述初始状态的写入方式称为正向写入，记为W＝1；
当第一输入端的输入信号为低电平，且第二输入端的输入信号为高电平时，第一阻变元件的初始写入状态为低阻状态(即第一阻变元件被写入的初始状态为1)；第二阻变元件的初始写入状态为高阻状态(第二阻变元件被写入的初始状态为0)；将上述初始写入状态称为反向写入，记为
S602：通过给第一输入端输入信号A，并给第二输入端输入信号B来改变第一阻变元件和第二阻变元件的存储状态；
当A为低电平，且B为高电平时，第一阻变元件的存储状态从初始状态变为低阻态，第二阻变元件的存储状态从初始状态变为高阻态；
当A为高电平，且B为低电平时，第一阻变元件的存储状态从初始状态变为高阻态，第二阻变元件的存储状态从初始状态变为低阻态；
当A和B同时为高电平或同时为低电平时，第一阻变元件和第二阻变元件会保持初始状态不变。
S603：通过给第一输入端或第二输入端输入电压实现输出端的读操作；
当第一输入端输入第一读电压，且第二输入端悬空时，通过读取输出端的第一阻变元件的电流获得第一阻变元件的存储状态；这种读取方式记为R＝1；
当第一输入端悬空，且第二输入端输入第二读电压时，通过读取输出端的第二阻变元件的电流获得第二阻变元件的存储状态；这种读取方式记为
其中，读电压是幅值小于阻变元件发生阻态变化的电压，即小于阻变元件的阈值电压。
S604：根据所述A、B、R、W获得逻辑运算结果
其中A为第一输入端输入的信号，B为第二输入端输入的信号，W为初始化的写入方向，R为逻辑运算结果的读出方向。而通过取特定的A、B、R、W，可以实现至少16种完备的布尔逻辑。
(控制第一输入端的电压为第一读电压或是控制第二输入端的电压为第二读电压，对第一阻变元件或是第二阻变元件进行运算结果的读出。
当读信号即第一读电压从第一输入端输入时，第二输入端悬空，此时读出的信号为通过第一阻变元件的电流，通过电流的大小我们可以确定出第一阻变元件的阻态，即第一阻变元件存储的逻辑，我们把这种读取记为R＝1；当读信号即第第四预设电压从第二输入端输入时，第一输入端悬空，此时读出的信号为通过第一阻变元件的电流，通过电流的大小我们可以确定出第二阻变元件的阻态，即第二阻变元件存储的逻辑，我们把这种读取记为
其中，第一和第二度电压是不使阻变元件发生变化但能读出阻变元件高低状态的电压。)
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
图7为本发明非易失性布尔逻辑电路实施例二的结构示意图，为了便于图示，图7中的阻变器件以忆阻器为例标出，本领域技术人员可以理解，阻变器件还可以是磁随机存储器(包括自旋转移力矩磁阻存储器STT-MRAM、磁隧道结单元MTJ以及自旋阀等)、阻变存储器、相变存储器或者其他类型的可在高阻态和低阻态下可逆转变的阻变器件，如图7所示，本发明实施例提供的逻辑运算电路包括：
第三阻变元件M3、第四阻变元件M4；
其中，第三阻变元件M3的第一端611作为逻辑运算电路的第三输入端，
第四阻变元件M4的第一端621作为逻辑运算电路的第四输入端，第四阻变元件M4的第二端622与第三阻变元件的第二端612连接后作为逻辑运算电路的第二输出端第三输入端和第四输入端，用于输入信号；
第二输出端F，用于输出信号。
其中，阻变元件的第一端为阻变元件的负极，阻变元件的第二端为阻变元件的正极。
阻变元件的正极和负极是指当从正极施加足够大的正向偏置时，能使阻变元件从高阻态变为低阻态；当从负极施加足够大的正向偏置时，能使阻变元件从低阻态变为高阻态。
在这里需指出本实施例中，当第三输入端为低电平，而第四输入端为高电平时，第三阻变元件M3的存储状态会变为低阻，即进行1的存储，第四阻变元件M4的存储状态会变为高阻，即进行0的存储；当第三输入端为高电平，而第四输入端为低电平时，第三阻变元件M3的存储状态会变为高阻，即进行0的存储，第四阻变元件M4的存储状态会变为低阻，即进行1的存储；当第三输入端和第四输入端同时输入高电平或同时输入低电平时，第三阻变元件M3和第四阻变元件M4会保持初始状态不变。而在读操作过程中所施加的读电压不会使得阻变元件的状态发生变化。
本发明在完成布尔逻辑操作过程需要进行三步操作，下面将以实施例给出：首先需要对逻辑电路中的阻变元件进行初始状态的写入。我们把施加在阻变元件上的电压逻辑电路中的第三输入端为高电平，第四输入端为低电平的写操作记为W，称为正向写入；而把施加在阻变元件上的电压逻辑电路中的第三输入端为低电平，第四输入端为高电平的写操作记为称为反向写入。故在初始状态写入步骤中，若第三输入端为高电平，第四输入端为低电平，则W＝1，完成此步操作后，第三阻变元件M3变为低阻态，第四阻变元件M4变为高阻态。而在初始状态写入步骤中，若第三输入端为低电平，第四输入端为高电平，则W＝0，完成此步操作后，第三阻变元件M3变为低阻态，第四阻变元件M4变为高阻态。
然后是对逻辑电路进行逻辑操作的步骤。此步骤是在第三输入端输入信号D，在第四输入端输入信号E，通过此步骤完成布尔逻辑操作，但此步骤并没有直接产生操作结果，而是将操作结果存储在第三阻变元件M3和第四阻变元件M4中。如：当初始状态为W＝1时，有第三阻变元件M3初始状态为低阻态，第四阻变元件M4初始状态为高阻态。当D＝0，E＝0时，第三阻变元件M3保持为低阻态，第四阻变元件M4保持为高阻态；当D＝1，E＝1时，第三阻变元件M3保持为低阻态，第四阻变元件M4保持为高阻态；当D＝1，E＝0时，第三阻变元件M3保持为低阻态，第四阻变元件M4保持为高阻态；只有当D＝0，E＝1时，第三阻变元件M3变为高阻态，第四阻变元件M4变为低阻态。当初始状态为时，有第三阻变元件M3初始状态为高阻态，第四阻变元件M4初始状态为低阻态。当D＝0，E＝0时，第三阻变元件M3保持为高阻态，第四阻变元件M4保持为低阻态；当D＝1，E＝1时，第三阻变元件M3保持为高阻态，第四阻变元件M4保持为低阻态；当D＝0，E＝1时，第三阻变元件M3保持为高阻态，第四阻变元件M4保持为低阻态；只有当D＝1，E＝0时，第三阻变元件M3变为低阻态，第四阻变元件M4变为高阻态。
最后是操作结果的读出，我们把读出第三阻变元件M3的阻态记为R，而把读出第四阻变元件M4的阻态记为即当进行读操作，若读操作作用在第三阻变元件M3时，有R＝1，若读操作作用在第四阻变元件M4时，有R＝0，通过这三步操作我们可以知道操作结果，而操作结果不仅与初始状态相关，与逻辑操作步相关，也与读操作的方向相关。如：当R＝1时，若第三阻变元件M3为低阻态，则读出1；若第三阻变元件M3为高阻态，则读出0。当时，若第四阻变元件M4为低阻态，则读出1；若第四阻变元件M4为高阻态，则读出0。
故完成以上三步可以进行完整的逻辑操作，其逻辑操作的逻辑表达式为其中D为第三输入端输入的信号，E为第四输入端输入的信号，W为初始化的写入方向，R为逻辑运算结果的读出方向。
其中，W＝1为正向初始化写入，W＝0为反向初始化写入；R＝1为读出第一阻变元件M1存储状态，R＝0为读出第二阻变元件M2存储状态。
下面我们来列出怎样用上面的逻辑表达式完成16种布尔逻辑的实现形式，显然这不是本表达式能实现的所有逻辑操作，而且利用本表达式实现16种逻辑的方法不唯一。基于本发明中的本表达式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
0逻辑的实现：D＝0，E＝0，W＝0，R＝1；
即进行逻辑操作0时，为反向写入，第三输入端D的输入为0，第四输入端E的输入为0，正向读出；
1逻辑的实现：D＝1，E＝0，W＝0，R＝1；
即进行逻辑操作1时，为反向写入，第三输入端D的输入为1，第四输入端E的输入为0，正向读出；
P逻辑的实现：D＝P，E＝0，W＝0，R＝1；
即进行逻辑操作P时，为反向写入，第三输入端D的输入为P，第四输入端E的输入为0，正向读出；
Q逻辑的实现：D＝0，E＝Q，W＝1，R＝0；
即进行逻辑操作Q时，为正向写入，第三输入端D的输入为0，第四输入端E的输入为Q，反向读出；
逻辑的实现：D＝P，E＝1，W＝1，R＝0；
即进行逻辑操作时，为正向写入，第三输入端D的输入为P，第四输入端E的输入为1，反向读出；
逻辑的实现：D＝1，E＝Q，W＝0，R＝1；
即进行逻辑操作时，为反向写入，第三输入端D的输入为1，第四输入端E的输入为Q，正向读出；
逻辑的实现：D＝P，E＝Q，W＝1，R＝1；
即进行逻辑操作时，为正向写入，第三输入端D的输入为P，第四输入端E的输入为Q，正向读出；
逻辑的实现：D＝P，E＝Q，W＝0，R＝0；
即进行逻辑操作时，为反向写入，第三输入端D的输入为P，第四输入端E的输入为Q，反向读出；
逻辑的实现：D＝P，E＝Q，W＝1，R＝0；
即进行逻辑操作时，为正向写入，第三输入端D的输入为P，第四输入端E的输入为Q，反向读出；
逻辑的实现：D＝P，E＝Q，W＝0，R＝1；
即进行逻辑操作时，为反向写入，第三输入端D的输入为P，第四输入端E的输入为Q，正向读出；
P·Q逻辑的实现：D＝P，E＝Q，W＝1，R＝Q；
即进行逻辑操作P·Q时，为正向写入，第三输入端D的输入为P，第四输入端E的输入为Q，读出方向同Q；
逻辑的实现：D＝P，E＝Q，W＝0，R＝Q；
即进行逻辑操作时，为反向写入，第三输入端D的输入为P，第四输入端E的输入为Q，读出方向同Q；
P+Q逻辑的实现：D＝P，E＝Q，W＝1，R＝P；
即进行逻辑操作P+Q时，为正向写入，第三输入端D的输入为P，第四输入端E的输入为Q，读出方向同P；
逻辑的实现：D＝P，E＝Q，W＝0，R＝P；
即进行逻辑操作时，为反向写入，第三输入端D的输入为P，第四输入端E的输入为Q，读出方向同P；
逻辑的实现：D＝0，E＝P，W＝1，R＝Q；
即进行异或操作时，为正向写入，第三输入端D的输入为0，第四输入端E的输入为P，读出方向同Q；
逻辑的实现：D＝P，E＝0，W＝0，R＝Q。
即进行同或操作时，为反向写入，第三输入端D的输入为P，第四输入端E的输入为0，读出方向同Q；
图8为本发明非易失性布尔逻辑电路控制方法实施例二的流程图，图8所示的方法可应用于上述任意一种逻辑电路，对于逻辑电路的结构，请参照图7及相应的实施例的描述，在此不再赘述，本实施例的流程如下：
S801：通过给第三输入端输入高电平信号或低电平信号，并给第四输入端输入与所述第一输入端相反的电平信号来控制第三阻变元件和第四阻变元件的初始状态；
其中，当第三输入端的输入信号为高电平，且第四输入端的输入信号为低电平时，第三阻变元件的初始状态写为高阻状态(即第三阻变元件被写入的初始状态为0)；第四阻变元件的低阻状态(即第四阻变元件被写入的初始状态为1)；将上述初始状态的写入称为正向写入，记为W；
当第三输入端的输入信号为低电平，第四输入端的输入信号为高电平时，会将第三阻变元件的初始状态写为低阻状态，(即第三阻变元件被写入的初始状态为1)；将第四阻变元件的初始状态写高阻状态，(即第四阻变元件被写入的初始状态为0)。我们把这种方式的初始状态写入称为反向写入，记为
S802：通过第三输入端输入信号D，并给第四输入端输入信号E来改变第三阻变元件和第四阻变院纪检的存储状态；
当D为低电平，且E为高电平时，第三阻变元件的存储状态从初始状态变为高阻态，第四阻变元件的存储状态从初始状态变为低阻态；
当D为高电平，且E为低电平时，第三阻变元件的存储状态从初始状态变为低阻态，第四阻变元件的存储状态从初始状态变为高阻态；
当D和E同时为高电平或同时为低电平时，第三阻变元件和第四阻变元件会保持初始状态不变。
S803：通过给第三输入端或第四输入端输入电压实现输出端的读操作；
当第三输入端输入第三读电压，且第二输入端悬空时，通过读取输出端的第二阻变元件的电流获得第三阻变元件的存储状态；这种读取记为R；
当第三输入端悬空，且第二输入端输入第四读电压是，通过读取输入端的第四阻变元件的电流获得第四阻变元件的存储状态；这种读取记为
其中，读电压是幅值小于阻变元件发生阻态变化的电压，即小于阻变元件的阈值电压。
当读信号即第七预设电压从第三输入端输入时，第四输入端悬空，此时读出的信号为通过第三阻变元件的电流，通过电流的大小我们可以确定出第三阻变元件的阻态，即第三阻变元件存储的逻辑，我们把这种读取记为R；当读信号即第八预设电压从第四输入端输入时，第三输入端悬空，此时读出的信号为通过第三阻变元件的电流，通过电流的大小我们可以确定出第四阻变元件的阻态，即第四阻变元件存储的逻辑，我们把这种读取记为
其中，第七和第八预设电压是不使阻变元件发生变化但能读出阻变元件高低状态的电压。
S804：根据所述D、E、R、W获得逻辑运算结果
其中D为第三输入端输入的信号，E为第四输入端输入的信号，W为初始化的写入方向，R为逻辑运算结果的读出方向。
而通过取特定的A、B、R、W，可以实现至少16种完备的布尔逻辑。
除如实施例一和实施例二所述用通过阻变元件电流大小来判断储存在阻变元件中的逻辑外，还可以用分压的方式读出储存在阻变元件中的存储状态。图9给出了用分压法读存储在阻变元件中计算结果的方法实施例三。如图9所示，本实施例逻辑电路包括：
包括：例一实施例给出的第五阻变元件M5、第六阻变元件M6；还有用于分压的第一电阻R1、第一开关元件S1、第一电压转换器。
其中，第五阻变元件M5的第一端911作为逻辑运算电路的第五输入端，
第六阻变元件M6的第一端921作为逻辑运算电路的第六输入端，第六阻变元件M6的第二端922和第五阻变元件M5的第二端912连接后与第一开关元件的第一端相连。
第一开关元件的第二端接地。
第一电压转换器的第一端与第一电阻的第一端相连，第二端作为逻辑运算电路的第三输出端。
逻辑电路的第五输入端和第六输入端，用于输入信号；
逻辑电路的第三输出端，用于输出信号。
所述实施例与前两例相比，前两例读出时的读出信号为电流信号，而此例中的读出信号为标准的逻辑电平信号。
需指出的是第一电阻的阻值远小于阻变元件高阻态的阻值，远大于阻变元件低阻态的阻值，这样读出时可以近似的认为阻变元件处于低阻时读电压几乎全降在分压电阻上，阻变元件处于高阻时读电压几乎全降在阻变元件上。
我们可以知道第一电压转换器输入端的电压为R/(R+Rm)Vr，第一电压转换器会将电压小于R/(R+R1)Vr的电压转化为标准低电平，第一电压转换器会将电压大于R/(R+Rh)Vr的电压转化为标准高电平，故电压转换器的阈值为R/(R+R1)Vr到R/(R+Rh)Vr区间内的一个值。若第一电压转换器满足阈值条件，则前一条对分压电阻的要求将降低，可不限制分压电阻的阻值。
其中，R为分压电阻阻值，Rm为阻变元件阻值，R1为阻变元件低阻时的阻值，Rh为阻变元件高阻时的阻值，Vr为读电压的大小。
其中，读电压Vr为不会使阻变元件状态发生改变的电压，读电压Vr小于阻变电压。
前两步过程与实施例一相同，只是在操作时将第一压控开关关断。
进行读操作时，需将第一压控开关打开。
通过给第五输入端或第六输入端输入电压实现输出端的读操作；
当第三输入端输入第三读电压，且第二输入端悬空时，此时用于分压的第一电阻两端电压作为电压转换器的输入，通过电压转换我们可以直接读出高低电平，从而得到第五阻变元件的阻态，即第五阻变元件存储的逻辑，我们把这种读取记为R；
当第三输入端悬空，且第二输入端输入第四读电压是，此时用于分压的第一电阻两端电压作为电压转换器的输入，通过电压转换我们可以直接读出高低电平，从而得到第三阻变元件的阻态，即第三阻变元件存储的逻辑，我们把这种读取记为
其中，读电压是幅值小于阻变元件发生阻态变化的电压，即小于阻变元件的阈值电压。
采用此种分压转换的方式读出逻辑状态的方式最大的优点在于可以直接用于电路的级联。
图10为本发明非易失性布尔逻辑电路实施例四的结构示意图，本实施例和图9所示实施例的区别在于：本实施例中，电压转换器通过两个压控开关实现。具体的本实施例中的压控开关为场效应晶体管。请参照图10，本实施例的非易失性布尔逻辑电路包括：第七阻变元件M5、第八阻变元件M6、分压电阻R、场效应晶体管S1、场效应晶体管S2和场效应晶体管S3。场效应晶体管S2和场效应晶体管S3共同构成电压转换器，场效应晶体管S2和场效应晶体管S3的极性相反，也就是说当场效应晶体管S2采用N型场效应晶体管，场效应晶体管S3采用P型场效应晶体管，当场效应晶体管S2采用P型场效应晶体管，场效应晶体管S3采用N型场效应晶体管。
其中，第五阻变元件M5的第一端911作为逻辑运算电路的第五输入端，第六阻变元件M6的第一端921作为逻辑运算电路的第六输入端，第六阻变元件M6的第二端922和第五阻变元件M5的第二端912连接后与第一开关元件的第一端相连。第一开关元件的第二端接地。逻辑电路的第五输入端和第六输入端，用于输入信号；逻辑电路的第三输出端，用于输出信号。场效应晶体管S2的栅极与第一电阻的第一端相连，场效应晶体管S2的漏极与外部电源连接，场效应晶体管S2的源极为第三输出端；场效应晶体管S3的栅极与第一电阻的第一端相连，场效应晶体管S3的漏极与地连接，场效应晶体管S3的源极为第三输出端；
我们可以知道第一电压转换器输入端的电压为R/(R+Rm)Vr，第一电压转换器会将电压小于R/(R+R1)Vr的电压转化为标准低电平，第一电压转换器会将电压大于R/(R+Rh)Vr的电压转化为标准高电平，故电压转换器的阈值为R/(R+R1)Vr到R/(R+Rh)Vr区间内的一个值。若第一电压转换器满足阈值条件，则前一条对分压电阻的要求将降低，可不限制分压电阻的阻值。
其中，R为分压电阻阻值，Rm为阻变元件阻值，R1为阻变元件低阻时的阻值，Rh为阻变元件高阻时的阻值，Vr为读电压的大小。
其中，读电压Vr是不会使阻变元件发生状态的电压。
电压转换器的工作原理：电压转换器的输入电压为(R/(Rm+R))Vr，这一电压会使得两个极性相反的场效应管S2和S3处于相反状态。若阻变元件处于低阻状态，有输入电压为R/(R+R1)Vr，则S2打开，S3关断，输出电压为VDD；若阻变存储器为高阻状态，有输入电压为R/(R+Rh)Vr，则S2关断，S3打开，输出电压为0。
其中，VDD为逻辑电路中高电平，0为逻辑电路中的低电平。
本实施例提供的非易失性锁存器的工作原理可参照图5所示的实施例的描述，这里不再赘述。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种非易失性布尔逻辑运算电路，其具有两个输入端和一个输出端，其特征在于，包括第一阻变元件M1和第二阻变元件M2；
所述第一阻变元件M1的负极(511)作为逻辑运算电路的第一输入端，所述第二阻变元件M2的负极(521)作为逻辑运算电路的第二输入端，所述第二阻变元件M2的正极(522)与所述第一阻变元件M1的正极(512)连接后作为所述逻辑运算电路的输出端；
工作时，通过给所述第一输入端输入高电平，并给所述第二输入端输入低电平来实现初始状态的正向写入W＝1；或者通过给所述第一输入端输——入低电平，并给所述第二输入端输入高电平来实现初始状态的反向写入
通过给所述第一输入端输入信号A，给第二输入端输入信号B，并根据阻变元件的初始状态实现第一阻变元件和第二阻变元件的阻态变化；并根据阻态变化来存储所述输入信号A和所述输入信号B的逻辑操作后的运算结果；根据逻辑运算结果可实现16种布尔逻辑运算；
通过给所述第一输入端输入读电压且第二输入端悬空来实现所述第一阻变元件的存储状态的输出；或者通过给所述第二输入端输入读电压且第一输入端悬空来实现所述第二阻变元件的存储状态的电流读出；
其中输入信号A或输入信号B为高、低电平信号；读电压是幅值小于阻变元件发生阻态变化的电压，即小于阻变元件的阈值电压。
2.如权利要求1所述的非易失性布尔逻辑运算电路，其特征在于，非易失性布尔逻辑运算电路运算结果表达式为 其中A为第一输入端输入的信号，B为第二输入端输入的信号，W为初始化的写入方向，R为逻辑运算结果的读出方向。
3.如权利要求1所述的非易失性布尔逻辑运算电路，其特征在于，所述第一阻变元件和第二阻变元件为忆阻器。
4.一种基于权利要求1所述的非易失性布尔逻辑运算电路的操作方法，其特征在于，包括下述步骤：
S11：通过给第一输入端输入高电平信号或低电平信号，并给第二输入端输入与所述第一输入端相反的电平信号来控制第一阻变元件和第二阻变元件的初始状态；
其中，当第一输入端的输入信号为高电平，且第二输入端的输入信号为低电平时，第一阻变元件的初始状态写为高阻状态；第二阻变元件的初始状态写为低阻状态；将上述初始状态的写入方式称为正向写入W＝1；
当第一输入端的输入信号为低电平，且第二输入端的输入信号为高电平时，第一阻变元件的初始写入状态为低阻状态；第二阻变元件的初始写入状态为高阻状态；将上述初始写入状态称为反向写入
其中，阻变元件的高阻状态用于存储逻辑0，阻变元件的低阻状态用于存储逻辑1；
S12：通过给第一输入端输入信号A，并给第二输入端输入信号B来改变第一阻变元件和第二阻变元件的存储状态；
当A为低电平，且B为高电平时，第一阻变元件的存储状态从初始状态变为低阻态，第二阻变元件的存储状态从初始状态变为高阻态；
当A为高电平，且B为低电平时，第一阻变元件的存储状态从初始状态变为高阻态，第二阻变元件的存储状态从初始状态变为低阻态；
当A和B同时为高电平或同时为低电平时，第一阻变元件和第二阻变元件会保持初始状态不变；
S13：通过给第一输入端或第二输入端输入读电压实现输出端的读操作；
当第一输入端输入读电压，且第二输入端悬空时，通过读取输出端的第一阻变元件的电流获得第一阻变元件的存储状态；这种读取方式记为R＝1；
当第一输入端悬空，且第二输入端输入读电压时，通过读取输出端的第二阻变元件的电流获得第二阻变元件的存储状态；这种读取方式记为＝1；
其中，读电压是幅值小于阻变元件发生阻态变化的电压，即小于阻变元件的阈值电压；
S14：根据所述A、B、R、W获得逻辑运算结果
其中A为第一输入端输入的信号，B为第二输入端输入的信号，W为初始化的写入方向，R为逻辑运算结果的读出方向。
5.如权利要求4所述的操作方法，其特征在于，根据逻辑运算结果实现16种布尔逻辑运算，具体包括
(1)通过施加高、低电平使得W＝0，A＝0，B＝0，R＝0实现逻辑0的运算；
(2)通过施加高、低电平使得W＝0，A＝1，B＝0，R＝0实现逻辑1的运算；
(3)通过施加高、低电平使得W＝0，A＝P，B＝0，R＝0实现P逻辑的运算；
(4)通过施加高、低电平使得W＝1，A＝0，B＝Q，R＝1实现Q逻辑的运算；
(5)通过施加高、低电平使得W＝1，A＝P，B＝1，R＝1实现逻辑的运算；
(6)通过施加高、低电平使得A＝1，B＝Q，W＝0，R＝0实现逻辑的运算；
(7)通过施加高、低电平使得A＝P，B＝Q，W＝1，R＝0实现逻辑的运算；
(8)通过施加高、低电平使得A＝P，B＝Q，W＝0，R＝1实现逻辑的运算；
(9)通过施加高、低电平使得A＝P，B＝Q，W＝1，R＝1实现逻辑的运算；
(10)通过施加高、低电平使得A＝P，B＝Q，W＝0，R＝0实现逻辑的运算；
(11)通过施加高、低电平使得A＝Q，B＝P，W＝0，R＝Q实现P·Q逻辑的运算；
(12)通过施加高、低电平使得A＝Q，B＝P，W＝1，R＝Q实现逻辑的运算；
(13)通过施加高、低电平使得A＝Q，B＝P，W＝0，R＝P实现P+Q逻辑的运算；
(14)通过施加高、低电平使得A＝Q，B＝P，W＝1，R＝P实现逻辑的运算；
(15)通过施加高、低电平使得A＝P，B＝0，W＝0，R＝Q实现逻辑的运算；
(16)通过施加高、低电平使得A＝0，B＝P，W＝1，R＝Q实现逻辑的运算；
其中，P和Q是指两输入的布尔逻辑中的两个待操作的信号。
6.一种非易失性布尔逻辑运算电路，其具有两个输入端和一个输出端，其特征在于，包括第三阻变元件M3和第四阻变元件M4；
所述第三阻变元件M3的正极(712)作为逻辑运算电路的第一输入端，所述第四阻变元件M4的正极(722)作为逻辑运算电路的第二输入端，所述第四阻变元件M4的负极(721)与所述第三阻变元件M3的负极(711)连接后作为所述逻辑运算电路的输出端；
工作时，通过给第一输入端输入高电平，并给第二输入端输入低电平来实现初始状态的正向写入W＝1；或者通过给第一输入端输入低电平，并给第二输入端输入高电平来实现初始状态的反向写入
通过给第一输入端输入信号D，给第二输入端输入信号E，并根据阻变元件的初始状态实现第三阻变元件和第四阻变元件的阻态变化，并根据阻态变化存储所述输入信号D与所述输入信号E的逻辑操作后的运算结果；根据逻辑运算结果可实现16种布尔逻辑运算；
通过给第一输入端输入读电压且第二输入端悬空来实现所述第三阻变元件的存储状态的输出；或者通过第二输入端输入读电压且第一输入端悬空来实现所述第四阻变元件的存储状态的电流读出；
其中输入信号D或输入信号E为高、低电平信号；读电压是幅值小于阻变元件发生阻态变化的电压，即小于阻变元件的阈值电压。
7.如权利要求6所述的非易失性布尔逻辑运算电路，其特征在于，非易失性布尔逻辑运算电路运算结果表达式为 其中D为第一输入端输入的信号，E为第二输入端输入的信号，W为初始化的写入方向，R为逻辑运算结果的读出方向。
8.如权利要求6所述的非易失性布尔逻辑运算电路，其特征在于，所述第三阻变元件和第四阻变元件为忆阻器。
9.一种基于权利要求6所述的非易失性布尔逻辑运算电路的操作方法，其特征在于，包括下述步骤：
S21：通过给第一输入端输入高电平信号或低电平信号，并给第二输入端输入与所述第一输入端相反的电平信号来控制第三阻变元件和第四阻变元件的初始状态；
其中，当第一输入端的输入信号为高电平，且第二输入端的输入信号为低电平时，第三阻变元件的初始状态写为低阻状态；第四阻变元件的初始状态写为高阻状态；将上述初始状态的写入方式称为正向写入，记为W＝1；
当第一输入端的输入信号为低电平，且第二输入端的输入信号为高电平时，第三阻变元件的初始写入状态为高阻状态；第四阻变元件的初始写入状态为低阻状态；将上述初始写入状态称为反向写入，记为
其中，阻变元件的高阻状态代表和存储着逻辑0，阻变元件的低阻状态代表和存储着逻辑1；
S22：通过给第一输入端输入信号D，并给第二输入端输入信号E来改变第三阻变元件和第四阻变元件的存储状态；
当D为低电平，且E为高电平时，第三阻变元件的存储状态从初始状态变为高阻态，第四阻变元件的存储状态从初始状态变为低阻态；
当D为高电平，且E为低电平时，第三阻变元件的存储状态从初始状态变为低阻态，第四阻变元件的存储状态从初始状态变为高阻态；
当D和E同时为高电平或同时为低电平时，第三阻变元件和第四阻变元件会保持初始状态不变；
S23：通过给第一输入端或第二输入端输入读电压实现输出端的读操作；
当第一输入端输入读电压，且第二输入端悬空时，通过读取输出端的第三阻变元件的电流获得第三阻变元件的存储状态；这种读取方式记为R＝1；
当第一输入端悬空，且第二输入端输入读电压时，通过读取输出端的——第四阻变元件的电流获得第四阻变元件的存储状态；这种读取方式记为＝1；
其中，读电压是幅值小于阻变元件发生阻态变化的电压，即小于阻变元件的阈值电压；
S24：根据所述D、E、R、W获得逻辑运算结果
其中D为第一输入端输入的信号，E为第二输入端输入的信号，W为初始化的写入方向，R为逻辑运算结果的读出方向。
10.如权利要求9所述的操作方法，其特征在于，根据逻辑运算结果实现16种布尔逻辑运算，具体包括：
(1)通过施加高、低电平使得D＝0，E＝0，W＝0，R＝1实现0逻辑的运算；
(2)通过施加高、低电平使得D＝1，E＝0，W＝0，R＝1实现1逻辑的运算；
(3)通过施加高、低电平使得D＝P，E＝0，W＝0，R＝1实现P逻辑的运算；
(4)通过施加高、低电平使得D＝0，E＝Q，W＝1，R＝0实现Q逻辑的运算；
(5)通过施加高、低电平使得D＝P，E＝1，W＝1，R＝0实现逻辑的运算；
(6)通过施加高、低电平使得D＝1，E＝Q，W＝0，R＝1实现逻辑的运算；
(7)通过施加高、低电平使得D＝P，E＝Q，W＝1，R＝1实现逻辑的运算；
(8)通过施加高、低电平使得D＝P，E＝Q，W＝0，R＝0实现逻辑的运算；
(9)通过施加高、低电平使得D＝P，E＝Q，W＝1，R＝0实现逻辑的运算；
(10)通过施加高、低电平使得D＝P，E＝Q，W＝0，R＝1实现逻辑的运算；
(11)通过施加高、低电平使得D＝P，E＝Q，W＝1，R＝Q实现P·Q逻辑的运算；
(12)通过施加高、低电平使得D＝P，E＝Q，W＝0，R＝Q实现逻辑的运算；
(13)通过施加高、低电平使得D＝P，E＝Q，W＝1，R＝P实现P+Q逻辑的运算；
(14)通过施加高、低电平使得D＝P，E＝Q，W＝0，R＝P实现逻辑的运算；
(15)通过施加高、低电平使得D＝0，E＝P，W＝1，R＝Q实现逻辑的运算；
(16)通过施加高、低电平使得D＝P，E＝0，W＝0，R＝Q实现逻辑的运算；其中P和Q是指两输入的布尔逻辑中的两个待操作的信号。
11.一种非易失性布尔逻辑运算电路，其具有两个输入端和一个输出端，其特征在于，包括：第五阻变元件M5、第六阻变元件M6、第一电阻R1、第一开关元件S1和第一电压转换器；
所述第五阻变元件M5的负极(911)作为逻辑运算电路的第一输入端，所述第六阻变元件M6的负极(921)作为逻辑运算电路的第二输入端，所述第六阻变元件M6的正极(922)和所述第五阻变元件M5的正极(912)连接后与所述第一开关元件的第一端相连；第一开关元件的第二端通过所述第一电阻R1接地，第一电压转换器的第一端与所述第一开关元件的第二端相连，第一电压转换器的第二端作为逻辑运算电路的输出端；逻辑电路的第一输入端和第二输入端用于输入信号；逻辑电路的输出端用于输出信号；
工作时，通过给所述第一输入端输入高电平，并给所述第二输入端输入低电平来实现初始状态的正向写入W＝1；或者通过给所述第一输入端输入低电平，并给所述第二输入端输入高电平来实现初始状态的反向写入＝1；
通过给所述第一输入端输入信号A，给第二输入端输入信号B，并根据阻变元件的初始状态实现第五阻变元件和第六阻变元件的阻态变化，并根据所述阻态变化存储所述输入信号A与所述输入信号B的逻辑操作后的运算结果；根据逻辑运算结果可实现16种布尔逻辑运算；
通过给所述第一输入端输入读电压且第二输入端悬空来实现所述第五阻变元件的存储状态的输出；或者通过给所述第二输入端输入读电压且第一输入端悬空来实现所述第六阻变元件的存储状态的电压读出；
其中第一信号A或第二信号B为高、低电平信号；读电压是幅值小于阻变元件发生阻态变化的电压，即小于阻变元件的阈值电压。
12.如权利要求11所述的非易失性布尔逻辑运算电路，其特征在于，所述第五阻变元件和第六阻变元件为忆阻器。
13.如权利要求11所述的非易失性布尔逻辑运算电路，其特征在于，所述第一电压转换器的阈值为R/(R+Rl)Vr到R/(R+Rh)Vr之间的一个值，
其中，R为所述第一电阻的阻值，Rl为所述阻变元件低阻时的阻值，Rh为所述阻变元件高阻时的阻值，Vr为读电压的大小。
14.如权利要求11-13任一项所述的非易失性布尔逻辑运算电路，其特征在于，所述第一开关元件S1为第一压控开关；所述第一电压转换器包括第二压控开关和第三压控开关；所述第一压控开关为高电平导通且低电平关断的开关元件；所述第二压控开关为高电平导通且低电平关断的开关元件；所述第三压控开关为低电平导通且高电平关断的开关元件。
15.如权利要求14所述的非易失性布尔逻辑运算电路，其特征在于，所述第一压控开关和所述第二压控开关为N型场效应晶体管，所述第三压控开关为P型场效应晶体管。
CN201410279445.8A 2014-06-20 2014-06-20 一种非易失性布尔逻辑运算电路及其操作方法 Active CN104124960B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410279445.8A CN104124960B (zh) 2014-06-20 2014-06-20 一种非易失性布尔逻辑运算电路及其操作方法
PCT/CN2014/081870 WO2015192414A1 (zh) 2014-06-20 2014-07-09 一种非易失性布尔逻辑运算电路及其操作方法
US14/867,030 US9473137B2 (en) 2014-06-20 2015-09-28 Non-volatile boolean logic operation circuit and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410279445.8A CN104124960B (zh) 2014-06-20 2014-06-20 一种非易失性布尔逻辑运算电路及其操作方法

Publications (2)

Publication Number Publication Date
CN104124960A CN104124960A (zh) 2014-10-29
CN104124960B true CN104124960B (zh) 2018-02-23

Family

ID=51770241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410279445.8A Active CN104124960B (zh) 2014-06-20 2014-06-20 一种非易失性布尔逻辑运算电路及其操作方法

Country Status (3)

Country Link
US (1) US9473137B2 (zh)
CN (1) CN104124960B (zh)
WO (1) WO2015192414A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104571949B (zh) * 2014-12-22 2017-07-07 华中科技大学 基于忆阻器实现计算与存储融合的处理器及其操作方法
CN104898990A (zh) * 2015-06-05 2015-09-09 北京大学 运算存储阵列及其操作方法
US10811065B2 (en) 2015-06-05 2020-10-20 Hewlett Packard Enterprise Development Lp Read circuitry for electrostatic discharge switching memristive element
SG11201805489YA (en) * 2016-01-18 2018-07-30 Huawei Tech Co Ltd Memory device, and data processing method based on multi-layer rram crossbar array
GB2548081B (en) 2016-02-23 2019-10-02 Univ Oxford Brookes Logic gate
CN105976023B (zh) * 2016-04-29 2018-03-20 华中科技大学 一种基于忆阻器的情景记忆电路及其操作方法
US10516398B2 (en) * 2016-05-24 2019-12-24 Technion Research & Development Foundation Limited Logic design with unipolar memristors
CN107871518B (zh) * 2016-09-28 2020-08-25 中国科学院宁波材料技术与工程研究所 基于阻变存储单元的逻辑运算器及利用其实现二元布尔逻辑运算的方法
KR102582672B1 (ko) 2016-11-01 2023-09-25 삼성전자주식회사 자기 터널 접합 소자를 포함하는 논리 회로
US10171083B2 (en) * 2016-12-05 2019-01-01 Board Of Regents, The University Of Texas System Memristor logic design using driver circuitry
JP6708146B2 (ja) * 2017-03-03 2020-06-10 株式会社デンソー ニューラルネットワーク回路
US10748609B2 (en) * 2017-04-20 2020-08-18 King Abdullah University Of Science And Technology Stochastic memristor logic devices
US9921808B1 (en) 2017-06-02 2018-03-20 Board Of Regents, The University Of Texas System Memristor-based adders using memristors-as-drivers (MAD) gates
CN107564565B (zh) * 2017-07-07 2020-09-04 湖北大学 一种具有三输入与逻辑功能的忆阻器逻辑电路
US10318242B2 (en) 2017-09-08 2019-06-11 Board Of Regents, The University Of Texas System Memristor-based multipliers using memristors-as-drivers (MAD) gates
US10305484B2 (en) 2017-09-08 2019-05-28 Board Of Regents, The University Of Texas System Memristor-based dividers using memristors-as-drivers (MAD) gates
CN108092658B (zh) * 2017-12-12 2020-05-19 华中科技大学 一种逻辑电路操作方法
CN108111162B (zh) * 2017-12-17 2020-12-08 华中科技大学 一种运算电路及操作方法
CN110007897B (zh) * 2019-03-18 2021-01-26 北京大学深圳研究生院 基于阻变存储器的逻辑门、逻辑电路及计算方法
CN111063796B (zh) * 2019-11-22 2021-10-15 西安交通大学 一种局域应变控制的自旋阀结构单元、器件及控制方法
CN111106239B (zh) * 2019-12-19 2021-05-18 华中科技大学 基于纳流体界面型忆阻器的互补型结构突触器件及其制备
WO2021205456A1 (en) * 2020-04-07 2021-10-14 Technion Research & Development Foundation Limited Logic gates and stateful logic using phase change memory
CN112002365B (zh) * 2020-08-21 2022-12-23 中国科学技术大学 基于多比特非易失存储器的并行逻辑运算方法及全加器
CN112787657B (zh) * 2021-01-11 2022-05-17 杭州电子科技大学 一种可编程忆阻器逻辑电路
US11482282B2 (en) * 2021-03-04 2022-10-25 Macronix International Co., Ltd. Memory device and operation method thereof
CN113517886B (zh) * 2021-04-21 2024-05-31 中国科学院宁波材料技术与工程研究所 一种利用全光控忆阻器实现非易失性布尔逻辑的方法
CN113362872B (zh) * 2021-06-16 2022-04-01 华中科技大学 一种基于忆阻器的完备非易失布尔逻辑电路及操作方法
CN115603729B (zh) * 2022-12-13 2023-04-07 天津卡雷尔机器人技术有限公司 一种异步ttl串口转单总线电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102811051A (zh) * 2012-07-09 2012-12-05 华中科技大学 一种基于忆阻器的逻辑门电路
CN103716038A (zh) * 2013-12-25 2014-04-09 华中科技大学 一种基于相变存储器的非易失性逻辑门电路
CN203942512U (zh) * 2014-06-20 2014-11-12 华中科技大学 一种非易失性布尔逻辑运算电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5475776B2 (ja) * 2008-07-31 2014-04-16 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 多層型再構成可能スイッチ
EP2443657A4 (en) * 2009-09-04 2013-07-31 Hewlett Packard Development Co MEMORISTS BASED ON METALLIC COMPOUNDS WITH MIXED VALENCIES
US9036395B2 (en) * 2012-06-26 2015-05-19 Hewlett-Packard Development Company, L.P. Programmed-state detection in memristor stacks
US8773167B2 (en) * 2012-07-30 2014-07-08 Hewlett-Packard Development Company, L.P. Implementing logic circuits with memristors
US9099179B2 (en) * 2013-01-04 2015-08-04 Knowmtech, Llc Thermodynamic bit formed of two memristors
US20140268994A1 (en) * 2013-03-14 2014-09-18 United States Of America As Represented By The Secretary Of The Air Force Write-Time Based Memristive Physical Unclonable Function
US9715655B2 (en) * 2013-12-18 2017-07-25 The United States Of America As Represented By The Secretary Of The Air Force Method and apparatus for performing close-loop programming of resistive memory devices in crossbar array based hardware circuits and systems
US9685954B2 (en) * 2014-03-09 2017-06-20 Technion Research & Development Foundation Ltd. Pure memristive logic gate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102811051A (zh) * 2012-07-09 2012-12-05 华中科技大学 一种基于忆阻器的逻辑门电路
CN103716038A (zh) * 2013-12-25 2014-04-09 华中科技大学 一种基于相变存储器的非易失性逻辑门电路
CN203942512U (zh) * 2014-06-20 2014-11-12 华中科技大学 一种非易失性布尔逻辑运算电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
基于忆阻器的逻辑门实现;朱平平;《中国优秀硕士学位论文全文数据库》;20121016;17-21 *
忆阻器实现逻辑门的方法研究;朱平平 等;《微电子学与计算机》;20121231;第29卷(第12期);12-16,21 *

Also Published As

Publication number Publication date
US9473137B2 (en) 2016-10-18
CN104124960A (zh) 2014-10-29
US20160020766A1 (en) 2016-01-21
WO2015192414A1 (zh) 2015-12-23

Similar Documents

Publication Publication Date Title
CN104124960B (zh) 一种非易失性布尔逻辑运算电路及其操作方法
CN203942512U (zh) 一种非易失性布尔逻辑运算电路
CN108092658B (zh) 一种逻辑电路操作方法
CN106374912B (zh) 一种逻辑运算电路与操作方法
CN105825885B (zh) 基于忆阻器的多值存储单元、读写电路及其操作方法
CN106373611A (zh) 一种存储与计算阵列结构及其操作方法
CN104571949B (zh) 基于忆阻器实现计算与存储融合的处理器及其操作方法
CN109634557B (zh) 一种基于1t1r存储器的乘法器及运算方法
CN105356876B (zh) 基于忆阻器的逻辑门电路
CN107533860A (zh) 具有非易失性留存的基于铁电的存储器单元
CN105845173B (zh) 一种基于磁场触发的超晶格相变单元的逻辑门电路
CN105097022B (zh) 非挥发性记忆单元以及非挥发性记忆装置
CN107732005B (zh) 一种自旋多数门器件及逻辑电路
CN101821810A (zh) 利用电流感应磁化反转mtj的非易失性sram/锁存电路
CN111061454B (zh) 一种基于双极性忆阻器的逻辑实现方法
WO2020173040A1 (zh) 一种可逆逻辑电路及其操作方法
CN110827898B (zh) 一种基于忆阻器的电压-电阻式可逆逻辑电路及其操作方法
CN109256160A (zh) 一种自旋轨道矩磁存储器读取方法
CN110362291A (zh) 一种利用忆阻器进行非易失性复杂运算的方法
CN107134292A (zh) 可编程多功能自旋逻辑电路
Yuan et al. Efficient 16 Boolean logic and arithmetic based on bipolar oxide memristors
CN206163528U (zh) 二氧化钒薄膜忆阻存储器
CN107871518A (zh) 基于阻变存储单元的逻辑运算器及利用其实现二元布尔逻辑运算的方法
WO2023015662A1 (zh) 一种磁阻存储器单元、写控制方法及存算模块
CN105006244A (zh) 一种信号放大器、磁存储器的读取电路及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant