CN110362291A - 一种利用忆阻器进行非易失性复杂运算的方法 - Google Patents

一种利用忆阻器进行非易失性复杂运算的方法 Download PDF

Info

Publication number
CN110362291A
CN110362291A CN201810250070.0A CN201810250070A CN110362291A CN 110362291 A CN110362291 A CN 110362291A CN 201810250070 A CN201810250070 A CN 201810250070A CN 110362291 A CN110362291 A CN 110362291A
Authority
CN
China
Prior art keywords
memristor
logic
state
bit line
wordline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810250070.0A
Other languages
English (en)
Other versions
CN110362291B (zh
Inventor
杨玉超
李景县
黄如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201810250070.0A priority Critical patent/CN110362291B/zh
Publication of CN110362291A publication Critical patent/CN110362291A/zh
Application granted granted Critical
Publication of CN110362291B publication Critical patent/CN110362291B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G06F7/4833—Logarithmic number system

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公布了一种利用忆阻器进行非易失性复杂运算的方法及忆阻器，利用忆阻器实现复杂运算算术运算，包括：针对忆阻器设定逻辑状态的含义；设置忆阻器的器件结构；设置利用忆阻器进行布尔逻辑运算的两种方式，针对两种方式进行配置实现非易失性复杂运算；包括将忆阻器的电压值作为逻辑输入和将忆阻器器件状态作为逻辑输入进行布尔逻辑运算；可选择最优的实现方案，使得方案所需的器件数目和操作步骤最少。本发明利用了交叉阵列结构，适合大规模集成，而且高效实现复杂运算，有助于突破传统计算架构的速度和能耗瓶颈。

Description

一种利用忆阻器进行非易失性复杂运算的方法
技术领域
本发明涉及半导体和新型非冯诺依曼计算技术领域，具体涉及一种利用忆阻器进行非易失性复杂算术运算的方法。
背景技术
现有的传统计算机由于采用分离的存储、计算单元，面临性能不高、功耗大等多重挑战。而基于氧化物忆阻器等非易失存储器的逻辑单元具有小尺寸、低功耗等特点，且能融合存储与计算功能，有望克服冯诺依曼瓶颈，降低数据交互所产生的能量、时间耗费。因此采用非易失逻辑器件有望突破传统计算架构的速度和能耗瓶颈，进而推动新一代高能效计算的发展。
但是，采用非易失逻辑器件进行高能效计算的技术还处于研究起步阶段，当前多数技术研究仍停留在实现基本布尔逻辑功能的层面上，针对较复杂运算功能如算术运算的技术实现难度较大，而对于更复杂问题的研究，目前尚未有可行的技术方案。
发明内容
为了克服上述现有技术的不足，本发明提供一种利用忆阻器进行非易失性复杂运算的方法，利用忆阻器实现复杂运算，达到运算快速、高效的目的。
本发明提供的技术方案是：
一种利用忆阻器进行非易失性复杂运算的方法，其步骤如下：
S1、针对忆阻器设定逻辑状态的含义。
当忆阻器两端电压作为逻辑输入时，1代表可以使器件发生转变的电压脉冲，0代表接近于0的电压。而当器件状态对应逻辑状态时，器件处于低电阻状态表示逻辑状态为1，器件处于高电阻状态表示逻辑状态为0。
S2、设置忆阻器器件结构。
忆阻器器件是交叉阵列(crossbar)结构，字线(Wordline，WL)代表顶电极，位线(Bitline，BL)代表底电极，垂直方向上顶、底电极之间夹着一层阻变层，所以字线和位线的每一个交点都是一个忆阻器。同一条字线上的器件拥有相同的顶电极电位，同一条位线上的器件拥有相同的底电极电位。
S3、设计复杂运算的实现方案。
本发明具体实施时，根据具体的非易失性复杂运算的要求，选择最优的实现方案，使得方案所需的器件数目和操作步骤最少；可以对两种实现布尔逻辑的方式进行配置来实现复杂运算，分别是：将忆阻器的电压值作为逻辑输入进行布尔逻辑运算、将忆阻器器件状态作为逻辑输入进行布尔逻辑运算。
S4、将忆阻器的电压值作为逻辑输入进行布尔逻辑运算，输出忆阻器器件的阻态，实现逻辑AND操作和逻辑OR操作；同一位线的器件可实现并行逻辑操作。
用器件两端电压作为逻辑输入，利用两端电压差引起器件阻变来实现布尔逻辑，输出的是器件的阻态。当器件初始态是1时，可以通过不断在字线加输入变量，同时保持位线是高电压的方式来实现AND操作。当器件初始态是0时，如果位线是接地，可以实现OR操作。整个过程BL是保持不变的，所以对于同一位线的器件来说，可以并行实现逻辑操作。
S5、将忆阻器器件状态作为逻辑输入进行布尔逻辑运算，输出忆阻器器件的阻态，实现逻辑NOR操作、逻辑NOT操作、逻辑OR操作。
用忆阻器器件的高低阻态作为逻辑的输入，利用器件阻态的相互作用来实现布尔逻辑，输出是用器件的阻态来表示。当输出器件的状态原始状态为0，在输出器件字线上施加大电压脉冲V，在两个输入器件的字线上施加V/2，并保持位线接上合适的电阻之后接地，电阻阻值在忆阻器高低阻态之间，可以实现NOR的逻辑操作。当只有一个输入器件，其字线上施加V/2，输出器件的状态原始状态为0，在输出器件字线上施加V，并保持位线接上合适的电阻之后接地，可以实现NOT的逻辑操作。当在两个输入器件的字线接地，输出器件的状态原始状态为0，在输出器件字线上施加V，并使位线接上合适的电阻之后施加V/2，可以实现OR的逻辑操作。
具体实施时，先采用步骤S4的方式，在同一位线的忆阻器器件中并行实现需要的AND、OR等操作；然后用这些忆阻器器件的状态作为输入，利用步骤S5中器件阻态之间的相互作用来实现逻辑NOR、OR、NOT等操作，从而高效地得到复杂运算需要的输出，由此实现利用忆阻器进行非易失性复杂运算。
与现有技术相比，本发明的有益效果是：
本发明提供一种利用忆阻器进行非易失性复杂运算的方法及忆阻器，利用忆阻器实现复杂运算算术运算，利用了交叉阵列结构，适合大规模集成，而且高效实现复杂运算，有助于突破传统计算架构的速度和能耗瓶颈。
附图说明
图1为本发明提供方法的流程框图。
图2为本发明实现复杂运算的忆阻器阵列示意图；
其中，Dij为位线是BLi(BL’ i)，字线是WLj(WL’ j)的器件；灰色阴影区域是将电压值作为逻辑输入进行布尔逻辑操作的器件区域，其余区域是将器件状态作为逻辑输入进行布尔逻辑运算的器件区域。
图3为本发明具体实施中两位乘法器的逻辑表达和使用的忆阻器阵列；
其中，(a)为两位乘法器输入输出的逻辑表达式；A1A0和B1B0是乘法器的两个两位输入，Y3Y2Y1Y0是乘法器的四位输出，Y0～Y3都可以通过A1、A0、B1、B0之间的AND、NOR逻辑操作来实现；(b)为两位乘法器所用的1×9交叉阵列示意图；D1～D9为共用位线BL1(BL’ 1)，字线是WL1～WL9的器件；器件标记右下方写着逻辑运算后器件的状态。
图4为具体实施中将电压值作为逻辑输入进行AND、OR布尔逻辑运算的操作示意图；
其中，(a)为器件初始化的操作示意图；(b)为AND逻辑运算的实现过程，通过不断在字线加输入变量，同时保持位线是高电压的方式来实现AND操作；(c)为OR逻辑运算的实现过程，通过不断在字线加输入变量，同时保持位线接地的方式来实现OR操作。
图5为具体实施中将器件状态作为逻辑输入进行NOR布尔逻辑运算的操作示意图；
其中，脉高大小为V/2的脉冲施加在输入器件的WL，脉高大小为V脉冲施加在输出器件的WL，器件所在的位线BL’接上合适的电阻之后接地。
具体实施方式
下面结合附图，通过实施例进一步描述本发明，但不以任何方式限制本发明的范围。
本发明提供一种利用忆阻器进行非易失性复杂运算的方法，利用忆阻器实现复杂算术运算。图1是本发明提供方法的流程框图，包括：设定忆阻器逻辑状态含义、设置忆阻器器件结构、设计复杂运算的实现方案、利用忆阻器的电压值作为逻辑输入进行布尔逻辑运算、利用忆阻器器件状态作为逻辑输入进行布尔逻辑运算，从而实现利用忆阻器进行非易失性复杂运算。
忆阻器的制备过程如下：
忆阻器的顶电极、底电极由金属材料通过CMOS(Complementary Metal OxideSemiconductor，互补金属氧化物半导体)工艺实现，可采用多种金属材料，如Ti、Al、Au、W、Cu、Pt和TiN，电极材料的厚度为20nm～200nm。忆阻器的阻变层的材料采用SiO2、TiO2、Al2O3、TaOx、HfOx或者SrTiO3，厚度在5nm～100nm之间；或者采用有机材料，如parylene，厚度在30nm～500nm之间。制备得到的忆阻器的电学特征如下：
在器件两端施加合适的脉冲电压，可以使得器件在高阻态和低阻态之间发生转变。以双极性正向置位(set)的器件为例，当器件处于高阻态，在顶电极施加大的正电压脉冲，底电极保持接近0的电位，器件会从高阻态转变为低阻态。接着若在底电极施加大的正电压脉冲，顶电极保持接近0的电位，器件又会从低阻态转变为高阻态。
根据忆阻器的上述特征，本发明提供了利用忆阻器进行复杂算术运算的方法。以下以实现二位乘法器为例进行本发明方法的说明，方法步骤如下：
S1、设定逻辑状态含义。当器件两端电压作为逻辑输入时，1代表可以使器件发生转变的大电压脉冲，0代表接近于0的电压。而器件状态对应逻辑状态时，1代表器件处于低阻态，0代表器件处于高阻态。
S2、器件结构。器件是交叉阵列(crossbar)结构，字线(WL)代表顶电极，位线(BL)代表底电极，字线和位线的每一个交点都是一个器件。同一条字线上的器件拥有相同的顶电极电位，同一条位线上的器件拥有相同的底电极电位，如图2所示。
S3、设计复杂运算的实现方案。根据二位加法器运算的要求，选择最优的实现方案，需要输入变量之间的AND和NOR操作，如图3(a)所示。根据实验方案，确定S4、S5配置，先采用步骤S4的方式，在同一位线的忆阻器器件中并行实现需要的AND操作，包括A0B0、A1B0、A0B1、A1B1、A0A1B0B1；然后用这些忆阻器器件的状态作为输入，利用步骤S5中器件阻态之间的相互作用来实现逻辑NOR操作，包括A1B0NOR A0B1，A1B0XOR A0B1，A1B1NOR A0A1B0B1，A1B1XORA0A1B0B1。从而高效地得到两位加法器需要的所有输出，由此实现利用忆阻器进行非易失性复杂运算。
S4、电压值作为逻辑输入进行布尔逻辑运算。用器件两端电压作为逻辑输入，利用两端电压差引起器件阻变来实现布尔逻辑，输出的是器件的阻态。首先如图4(a),将器件初始化为1或0。然后按图4(b)实现AND操作，将器件初始态置为1，可以通过不断在字线加输入变量，同时保持位线是高电压的方式来实现AND操作。如图4(c)，将器件初始置为0，如果位线是接地，可以实现OR操作。整个过程BL是保持不变的，所以对于同一位线的器件来说，可以并行实现逻辑操作。对于一行拥有同一位线的器件来说，如图3(b)，先保持字线为0，WL1～WL5位线都是1，使得器件状态都变成1。然后WL1、WL3和WL5上加输入变量A0，BL为1，，使得一部分器件写入状态A0。保持BL不变，接着在WL2、WL4和WL5上加A1，把状态A1也写入，同时也实现了A0与A1的逻辑。这种方式，可以较快地实现输入变量之间的与(And)逻辑。保持BL不变，接着在WL1、WL2和WL5上再加B0。保持BL不变，接着在WL3、WL4和WL5上再加B1。所以器件D1、D2、D3、D4、D5的状态分别转变成了A0B0、A1B0、A0B1、A1B1、A0A1B0B1。
S5、器件状态作为逻辑输入进行布尔逻辑运算。用器件的高低阻态作为逻辑的输入，利用器件阻态的相互作用来实现布尔逻辑，输出是用器件的阻态来表示。利用图5所示的NOR的实现方法，在字线WL2、WL3上施加V/2，输出器件的状态原始状态为0，在输出器件字线WL6上施加V，并保持位线接上合适的电阻之后接地，实现A1B0NOR A0B1的逻辑操作。在字线WL2、WL3上施加V/2，输出器件的状态原始状态为0，在输出器件字线WL6上施加V，并保持位线BL’接上合适的电阻之后接地，实现A1B0NOR A0B1的逻辑操作。在字线WL5、WL6上施加V/2，输出器件的状态原始状态为0，在输出器件字线WL7上施加V，并保持位线BL’接上合适的电阻之后接地，实现A1B0XOR A0B1的逻辑操作。在字线WL4、WL5上施加V/2，输出器件的状态原始状态为0，在输出器件字线WL8上施加V，并保持位线BL’接上合适的电阻之后接地，实现A1B1NORA0A1B0B1的逻辑操作。在字线WL5、WL8上施加V/2，输出器件的状态原始状态为0，在输出器件字线WL9上施加V，并保持位线BL’接上合适的电阻之后接地，实现A1B1XOR A0A1B0B1的逻辑操作。
其中，大电压脉冲的电压大小是1-10V，脉冲宽度为0.1ns-10ms。
最后需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

Claims (8)

1.一种利用忆阻器进行非易失性复杂运算的方法，包括如下步骤：
S1、针对忆阻器设定逻辑状态的含义；
当忆阻器两端电压作为逻辑输入时，将可使器件发生转变的电压脉冲设定为1；将接近于0的电压设定为0；
当忆阻器状态对应逻辑状态时，忆阻器处于低电阻状态表示逻辑状态为1；忆阻器处于高电阻状态表示逻辑状态为0；
S2、设置忆阻器的器件结构；
采用交叉阵列结构的器件，字线代表顶电极；位线代表底电极；垂直方向上，顶电极与底电极之间夹着一层阻变层；字线和位线的每一个交点均为一个忆阻器；同一条字线上的忆阻器具有相同的顶电极电位；同一条位线上的忆阻器具有相同的底电极电位；
S3、利用忆阻器实现复杂运算；
设置利用忆阻器进行布尔逻辑运算的两种方式，针对两种方式进行配置实现非易失性复杂运算；可选择最优的实现方案，使得方案所需的器件数目和操作步骤最少；
所述两种方式分别是：将忆阻器的电压值作为逻辑输入进行布尔逻辑运算和将忆阻器器件状态作为逻辑输入进行布尔逻辑运算；
忆阻器布尔逻辑运算方式一：将忆阻器的电压值作为逻辑输入，输出为忆阻器器件的阻态，实现逻辑AND操作和逻辑OR操作；同一位线的器件可实现并行逻辑操作；
忆阻器布尔逻辑运算方式二：将忆阻器器件状态作为逻辑输入，输出为忆阻器器件的阻态，实现逻辑NOR操作、逻辑NOT操作、逻辑OR操作。
2.如权利要求1所述的利用忆阻器进行非易失性复杂运算的方法，其特征是，优选地，先采用忆阻器布尔逻辑运算方式一，在同一位线的忆阻器器件中并行实现逻辑AND和逻辑OR操作；然后将忆阻器器件的状态作为输入，采用忆阻器布尔逻辑运算方式二，通过忆阻器器件阻态之间的相互作用实现逻辑NOR、OR、NOT操作，由此实现利用忆阻器进行非易失性复杂运算。
3.如权利要求1所述的利用忆阻器进行非易失性复杂运算的方法，其特征是，所述忆阻器布尔逻辑运算方式一具体将忆阻器器件两端电压作为逻辑输入，利用两端电压差引起器件阻变实现布尔逻辑；
当忆阻器器件初始态是1时，通过在字线不断加输入变量，同时保持位线高电压，输出器件的阻态，由此实现AND操作；
当忆阻器器件初始态为0时，通过位线接地实现OR操作；
利用同一位线的忆阻器器件可并行实现逻辑操作。
4.如权利要求1所述的利用忆阻器进行非易失性复杂运算的方法，其特征是，所述忆阻器布尔逻辑运算方式二具体将忆阻器器件的高低阻态作为逻辑的输入，利用忆阻器器件阻态的相互作用实现布尔逻辑，用忆阻器器件的阻态表示输出；
通过在输入的两个忆阻器器件的字线上施加V/2，输出器件的原始状态为0，在输出器件字线上施加大电压脉冲V，在两个输入器件的字线上施加V/2，并保持位线接上电阻之后接地，电阻阻值在忆阻器高低阻态之间，由此实现NOR的逻辑操作；
通过在输入的一个忆阻器器件的字线上施加V/2，输出器件的状态原始状态为0，在输出器件字线上施加V，并保持位线接上电阻之后接地，由此实现NOT的逻辑操作；
通过将输入的两个忆阻器器件的字线接地，输出器件的状态原始状态为0，在输出器件字线上施加V，并使位线接上电阻之后施加V/2，由此实现OR的逻辑操作。
5.一种用于进行非易失性复杂运算的忆阻器，其特征是，采用交叉阵列结构；包括顶电极、底电极；垂直方向上顶电极与底电极之间夹着一层阻变层；字线代表顶电极；位线代表底电极；字线和位线的每一个交点均为一个忆阻器；同一条字线上的忆阻器具有相同的顶电极电位；同一条位线上的忆阻器具有相同的底电极电位；所述顶电极和底电极由金属材料通过CMOS工艺实现；在忆阻器器件两端施加脉冲电压可使得器件在高阻态和低阻态之间发生转变。
6.如权利要求5所述的用于进行非易失性复杂运算的忆阻器，其特征是，忆阻器的顶电极、底电极采用的金属材料为Ti、Al、Au、W、Cu、Pt和TiN中的一种或多种；电极材料的厚度为20nm～200nm。
7.如权利要求5所述的用于进行非易失性复杂运算的忆阻器，其特征是，忆阻器的阻变层的材料采用SiO2、TiO2、Al2O3、TaOx、HfOx或SrTiO3，厚度为5nm～100nm；或采用有机材料，厚度为30nm～500nm。
8.如权利要求7所述的用于进行非易失性复杂运算的忆阻器，其特征是，有机材料为parylene。
CN201810250070.0A 2018-03-26 2018-03-26 一种利用忆阻器进行非易失性复杂运算的方法 Active CN110362291B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810250070.0A CN110362291B (zh) 2018-03-26 2018-03-26 一种利用忆阻器进行非易失性复杂运算的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810250070.0A CN110362291B (zh) 2018-03-26 2018-03-26 一种利用忆阻器进行非易失性复杂运算的方法

Publications (2)

Publication Number Publication Date
CN110362291A true CN110362291A (zh) 2019-10-22
CN110362291B CN110362291B (zh) 2021-03-23

Family

ID=68211883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810250070.0A Active CN110362291B (zh) 2018-03-26 2018-03-26 一种利用忆阻器进行非易失性复杂运算的方法

Country Status (1)

Country Link
CN (1) CN110362291B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883540A (zh) * 2020-06-24 2020-11-03 北京大学 一种三端铁电隧穿结存储器及其制备方法和逻辑电路控制方法
CN113054994A (zh) * 2021-03-26 2021-06-29 杭州电子科技大学 基于三值忆阻器交叉阵列的数字与非门实现方法
CN113067577A (zh) * 2021-03-26 2021-07-02 杭州电子科技大学 基于三值忆阻器交叉阵列的数字或非门实现方法
CN113380298A (zh) * 2021-05-07 2021-09-10 中国科学院上海微系统与信息技术研究所 一种非易失布尔逻辑两位乘法器及运算方法
WO2022262017A1 (zh) * 2021-06-16 2022-12-22 华中科技大学 一种基于忆阻器的完备非易失布尔逻辑电路及操作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8416604B2 (en) * 2010-01-26 2013-04-09 Industrial Cooperation Foundation Chonbuk National University Method of implementing memristor-based multilevel memory using reference resistor array
CN104898990A (zh) * 2015-06-05 2015-09-09 北京大学 运算存储阵列及其操作方法
CN105739944A (zh) * 2016-03-21 2016-07-06 华中科技大学 一种基于忆阻器的多进制加法运算电路及其操作方法
CN106463171A (zh) * 2014-04-28 2017-02-22 慧与发展有限责任合伙企业 多模态忆阻器存储器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8416604B2 (en) * 2010-01-26 2013-04-09 Industrial Cooperation Foundation Chonbuk National University Method of implementing memristor-based multilevel memory using reference resistor array
CN106463171A (zh) * 2014-04-28 2017-02-22 慧与发展有限责任合伙企业 多模态忆阻器存储器
CN104898990A (zh) * 2015-06-05 2015-09-09 北京大学 运算存储阵列及其操作方法
CN105739944A (zh) * 2016-03-21 2016-07-06 华中科技大学 一种基于忆阻器的多进制加法运算电路及其操作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
XIAOQIANG LV等: "A Neural Network Circuit with Associative Learning and Forgetting", 《IEEE》 *
陈凯: "忆阻交叉阵列在逻辑门和图像识别中的应用研究", 《中国优秀硕士学位论文全文数据库》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883540A (zh) * 2020-06-24 2020-11-03 北京大学 一种三端铁电隧穿结存储器及其制备方法和逻辑电路控制方法
CN113054994A (zh) * 2021-03-26 2021-06-29 杭州电子科技大学 基于三值忆阻器交叉阵列的数字与非门实现方法
CN113067577A (zh) * 2021-03-26 2021-07-02 杭州电子科技大学 基于三值忆阻器交叉阵列的数字或非门实现方法
CN113380298A (zh) * 2021-05-07 2021-09-10 中国科学院上海微系统与信息技术研究所 一种非易失布尔逻辑两位乘法器及运算方法
WO2022262017A1 (zh) * 2021-06-16 2022-12-22 华中科技大学 一种基于忆阻器的完备非易失布尔逻辑电路及操作方法
US11967953B2 (en) 2021-06-16 2024-04-23 Huazhong University Of Science And Technology Non-volatile Boolean logic circuit based on memristors and operation method thereof

Also Published As

Publication number Publication date
CN110362291B (zh) 2021-03-23

Similar Documents

Publication Publication Date Title
CN110362291A (zh) 一种利用忆阻器进行非易失性复杂运算的方法
Zahoor et al. Resistive random access memory (RRAM): an overview of materials, switching mechanism, performance, multilevel cell (MLC) storage, modeling, and applications
Islam et al. Device and materials requirements for neuromorphic computing
Chen et al. Efficient in-memory computing architecture based on crossbar arrays
Xu et al. A stateful logic family based on a new logic primitive circuit composed of two antiparallel bipolar memristors
Hamdioui et al. Memristor based computation-in-memory architecture for data-intensive applications
CN104124960B (zh) 一种非易失性布尔逻辑运算电路及其操作方法
Cheng et al. Functional demonstration of a memristive arithmetic logic unit (MemALU) for in‐memory computing
CN106158017B (zh) 阻变运算存储设备
CN104571949B (zh) 基于忆阻器实现计算与存储融合的处理器及其操作方法
Hu et al. Reconfigurable Boolean logic in memristive crossbar: The principle and implementation
CN109766309A (zh) 自旋存算一体芯片
CN103716038B (zh) 一种基于相变存储器的非易失性逻辑门电路
CN105356876B (zh) 基于忆阻器的逻辑门电路
CN111061454B (zh) 一种基于双极性忆阻器的逻辑实现方法
US9824753B2 (en) Computing device for “big data” applications using memristors
CN110827898B (zh) 一种基于忆阻器的电压-电阻式可逆逻辑电路及其操作方法
Chen et al. Recent technology advances of emerging memories
Wang et al. A novel design for Memristor-based multiplexer via NOT-material implication
Ma et al. Efficient Parallel Multi‐Bit Logic‐in‐Memory Based on a Ultrafast Ferroelectric Tunnel Junction Memristor
García-Redondo et al. Self-controlled multilevel writing architecture for fast training in neuromorphic RRAM applications
Zhu et al. CMOS-compatible neuromorphic devices for neuromorphic perception and computing: a review
Song et al. Reconfigurable and Efficient Implementation of 16 Boolean Logics and Full‐Adder Functions with Memristor Crossbar for Beyond von Neumann In‐Memory Computing
Wang et al. Research progress in architecture and application of RRAM with computing-in-memory
CN106844223A (zh) 数据搜索系统及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant