CN106373611A - 一种存储与计算阵列结构及其操作方法 - Google Patents

Abstract

本发明公开了一种存储与计算阵列结构及其操作方法，其阵列结构包括一块阻变单元交叉杆阵列M、第一至第四选通区域S1‑S4、n个位线电压源U1n‑Unn及m个字线电压源Um1‑Umm，以及n个位线接地电阻R1n‑Rnn及m个字线接地电阻Rm1‑Rmm；阻变单元交叉杆阵列与电压源和接地电阻之间由选通区域隔开；当用于进行计算时，由选通区域选通参与计算的阻变单元及电压源和接地电阻，构成实质蕴涵(IMP)逻辑电路；本发明将传统的基于IMP逻辑的阻变阵列进行扩展，使IMP计算不仅可以在某一行中的阻变单元上进行，还可以在某一列中的阻变单元上进行，极大地提高了对阵列的利用率，提升了计算效率，使得数据在阵列中的存储与计算等功能都变得更加灵活。

Description

一种存储与计算阵列结构及其操作方法

技术领域

本发明属于数字电路领域，更具体的，涉及一种存储与计算阵列结构及其操作方法。

背景技术

忆阻器(Memristor)被认为是电阻、电容、电感外的第四种基本电路元件，能够记忆流经的电荷量，其电阻值能够通过控制电流变化而随之改变。忆阻器的高阻态和低阻态可以用来存储“0”和“1”，用于信息存储，具有非易失性、低功耗、高速、高集成度等优点。此外，忆阻器还被提出可以实现一种叫做实质蕴涵逻辑的状态逻辑运算，逻辑运算的结果直接存储在器件的电阻状态中。也就是说，利用实质蕴涵逻辑运算方法可以在同一器件或是电路中完成数据的计算与存储，实现信息存储和计算的融合，提高信息处理的效率，从功能的角度推动信息存储器的发展。

申请号为CN201510305628.7的中国发明专利《运算存储阵列及其操作方法》所公开的运算存储阵列，通过向位线施加脉冲序列，使得连接到同一条字线的阻变单元中存储的数据能够进行逻辑计算。这种设计只能使阵列中连接在同一条字线的阻变单元里的数据进行逻辑计算，而无法使阵列中连接在同一条位线的阻变单元里的数据进行逻辑计算，不能充分利用阵列的优势；而且一些功能比如数据的传输也会受到限制，只能在字线中传输而无法在位线中传输。现急需一种功能强大且完备的信息存储和计算融合架构，能在较小的面积上实现较复杂的逻辑功能，高效率地处理信息；这也是开发非易失性逻辑运算芯片、系统，以及发展新型计算机架构的重要之处。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提供了一种存储与计算阵列结构及其操作方法，其目的在于使阵列中任意位置上的数据都能参与计算与存储。

为实现上述目的，按照本发明的一个方面，提供了一种存储与计算阵列结构；包括一个阻变单元交叉杆阵列M，四个选通区域S1～S4，n个位线接地电阻R1n～Rnn、m个字线接地电阻Rm1～Rmm；

阻变单元交叉杆阵列M的字线(word line，wl)两端分别与两个选通区域S1、S4相连，位线(bit line，bl)两端分别与两个选通区域S2、S3相连；选通区域S1～S4用于控制各字线和位线的端口的断开与闭合；

m个字线接地电阻Rm1～Rmm与选通区域S3相连，n个位线接地电阻R1n～Rnn与选通区域S4相连，接地电阻用于起分压的作用。

优选的，上述的存储与计算阵列结构，还包括n个位线电压源U1n～Unn、m个字线电压源Um1～Umm；

其中，n个位线电压源U1n～Unn与选通区域S1相连，m个字线电压源Um1-Umm与选通区域S2相连，电压源用于为阻变单元交叉杆阵列M提供电压脉冲。

优选的，上述的存储与计算阵列结构，其阻变单元交叉杆阵列M包括m条字线，设置在与字线交叉方向的n条位线以及设置在各字线与位线交叉点处的m*n个阻变单元M11～Mmn；各阻变单元的正极与相应位线相连、负极与相应字线相连。

优选的，上述的存储与计算阵列结构，不进行逻辑计算时，由选通区域选择性地将阻变单元交叉杆阵列M与外部电路相连，以实现容量扩展或功能扩展；

具体地，一方面，可通过选通区域将存储与计算阵列结构与另一个阵列相连来扩大容量；另一方面，通过选通区域将存储在存储与计算阵列结构的数据与其他外围电路模块进行交互，以实现功能扩展。

优选的，上述的存储与计算阵列结构，当给阻变单元正负极两端施加达到第一阈值的正向电压脉冲时，阻变单元阻变至低阻态；当给阻变单元正负极两端施加达到第二阈值的负向电压脉冲时，阻变单元阻变至高阻态。

优选的，上述的存储与计算阵列结构，其阻变单元低阻态定义为逻辑值1，其阻变单元高阻态定义为逻辑值0。

优选的，上述的存储与计算阵列结构，其阻变单元交叉杆阵列M中所有阻变单元的材料、参数一致。

优选的，上述的存储与计算阵列结构，其阻变单元为忆阻器。

按照本发明的另一方面，提供了一种基于上述存储与计算阵列结构的存储与计算阵列结构的操作方法，包括以下步骤：

S11：通过选通区域使某一阻变单元被选中与电压源或接地电阻相连；

S12：向被选中的阻变单元施加电压脉冲，在阻变单元交叉杆阵列M中实现逻辑计算功能。

优选地，上述的操作方法，通过以下步骤来进行数据写入；

S21：通过第一选通区域和第二选通区域选通第一阻变单元；使第一阻变单元与位线电压源U1n和字线电压源Um1连通构成数据写入电路；其他未被选中的字线端口与位线端口均悬空；

S22：通过位线电压源U1n向第一阻变单元施加Vset电压脉冲，并通过所述字线电压源Um1向第一阻变单元施加0V电压脉冲，使第一阻变单元阻变至低阻来写入数据1；

S23：通过所述字线电压源Um1向第一阻变单元施加Vreset电压脉冲，并通过所述位线电压源U1n向第一阻变单元施加0V电压脉冲，使第一阻变单元阻变至高阻来写入数据0；

其中，Vset电压等于阻变单元的第一阻变阈值，Vreset电压等于阻变单元的第二阻变阈；第一阻变阈值是指能使阻变单元从高阻态转变至低阻态的阈值电压；第二阻变阈值是指能使阻变单元从低阻态转变至高阻态的阈值电压。

优选地，上述的操作方法，通过以下步骤来进行基于字线的IMP(materialimplication，实质蕴涵)逻辑计算；

S31：通过第一选通区域和第三选通区域共同作用选通第一阻变单元和第二阻变单元，使第一阻变单元、第二阻变单元与位线电压源U1n、U2n以及字线接地电阻Rm1连通构成基于字线的IMP逻辑电路；其他未被选中的字线端口和位线端口均悬空；S32：通过上述位线电压源U1n向第一阻变单元施加VC电压脉冲、与此同时通过所述位线电压源U2n向第二阻变单元施加VS电压脉冲；

使第一阻变单元与第二阻变单元实现IMP逻辑计算，获得的计算结果存储在第二阻变单元中；

其中，VC电压值小于阻变单元第一阻变阈值，VS电压值大于阻变单元第一阻变阈值；字线接地电阻Rm1的阻值介于阻变单元的高阻态阻值与低阻态阻值之间；阻变单元第一阻变阈值是指能使阻变单元从高阻态转变至低阻态的阈值电压。

优选地，上述的操作方法，通过以下步骤来进行基于位线的IMP逻辑计算：

S41：通过第二选通区域和第四选通区域共同作用选通第一阻变单元和第二阻变单元，使第一阻变单元、第二阻变单元与字线电压源Um1、Um2以及位线接地电阻R1n连通构成基于位线的IMP逻辑电路；其他未被选中的字线端口和位线端口均悬空；

S42：通过上述字线电压源Um1向第一阻变单元施加-VC电压脉冲，与此同时通过所述字线电压源Um2向第二阻变单元施加-VS电压脉冲；

使第一阻变单元与第二阻变单元实现IMP逻辑计算，获得的计算结果存储在第二阻变单元中；

其中，VC电压值小于阻变单元第一阻变阈值，VS电压值大于阻变单元第一阻变阈值；位线接地电阻R1n的阻值介于阻变单元的高阻态阻值与低阻态阻值之间。

优选地，上述的操作方法，通过以下步骤来进行数据的读取：

S51：通过第一选通区域和第二选通区域选通第一阻变单元，使第一阻变单元与位线电压源U1n和字线电压源Um1连通构成数据读取电路；并使其他未被选中的字线端口和位线端口均悬空；

S52：通过上述位线电压源U1n向第一阻变单元施加Vread电压脉冲，并所述通过字线电压源Um1向第一阻变单元施加0V电压脉冲；

S53：根据上述读取电路的电流值来读取第一阻变单元中的数据；

其中，Vread电压值小于阻变单元第一阻变阈值，Vread电压值小于阻变单元第二阻变阈值，使得在阻变单元上施加Vread电压脉冲时不足以使阻变单元发生阻变；

所述第一阻变阈值是指能使阻变单元从高阻态转变至低阻态的阈值电压；第二阻变阈值是指能使阻变单元从低阻态转变至高阻态的阈值电压。

优选地，上述的操作方法，其步骤S53具体为：

S53.1：当数据读取电路上的电流大于第一电流阈值，表明阻变单元处于低阻态，对应读取结果为1；

S53.2：当数据读取电路上的电流小于或等于第一电流阈值，表明阻变单元处于高阻态，对应读取结果为0；其中，第一电流阈值可根据阻变单元的电阻值与Vread电压值进行预设。

总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：

(1)本发明提供的存储与计算阵列结构，以阻变单元交叉杆阵列为载体，在阵列中实现了数据的写入、计算、存储和读取一系列逻辑计算，实现了计算和存储的融合；由于通过该结构既能在字线端施加电压，又能在位线端施加电压，因此通过本发明提供的这种存储与计算阵列结构具有既可以对字线上的数据进行操作，又可以对位线上的数据进行操作；而现有技术的运算存储阵列只能在位线端施加电压；对位线上的数据进行操作，具有很大的局限性；本发明是的现有的基于IMP逻辑的阻变阵列进行扩展，使IMP计算不仅可以在某一行中的阻变单元上进行，还可以在某一列中的阻变单元上进行，极大地提高了对阵列的利用率，提升了计算效率，使得数据在阵列中的存储与计算功能都变得更加灵活；

(2)本发明提供的存储与计算阵列结构及其操作方法，以实质蕴涵(IMP)逻辑为基础算法，实现了基于字线的IMP逻辑计算和基于位线的IMP逻辑计算两种计算模式；并且，由于字线上的数据能够进行逻辑计算，而且位线上的数据也能进行逻辑计算，阵列中任意位置上的数据都能参与计算与存储；与此相对照的，现有技术公开的运算存储阵列只能使字线上的数据进行逻辑计算而不能使位线上的数据进行逻辑计算；比较而言本发明提供的这种存储与计算阵列结构，在对阵列的利用率以及数据处理效率方面极大地发挥了阵列的优势；

(3)本发明提供的存储与计算阵列结构及其操作方法，通过IMP逻辑与reset操作的组合可以实现任意二值逻辑计算；将两种IMP计算模式有机组合，譬如通过3步IMP操作和2步reset操作组合实现逻辑“与”操作，通过2步IMP操作和1步reset操作组合实现逻辑“或”操作，通过1步IMP操作和1步reset操作组合实现逻辑“非”操作；除此之外还极大的提高了阵列上阻变单元的利用率，譬如：当某一字线上只剩两个忆阻单元可用，而实现某一逻辑计算需要用到三个忆阻单元，那么就可以用到该字线上的两个单元再加上位线上的一个单元来实现想要的逻辑；由此，实现了在较小的阵列规格中完成较复杂的逻辑计算的目的，节省了空间；这种新型、小规模的存储与计算阵列结构，为开发非易失性逻辑运算芯片、系统，以及发展新型计算机架构提供了一种途径。

附图说明

图1为忆阻器的伏安特性曲线示意图；

图2为IMP电路结构示意图；

图3为的IMP逻辑真值表；

图4为本发明提供的存储与计算阵列结构示意图；

图5为本发明提供的基于存储与计算阵列结构的操作方法的流程示意图；

图6为本发明实施例1在2*2阵列中进行0和1写入的示意图；其中，6(a)是写入逻辑数据1的示意图，6(b)是写入逻辑数据0的示意图；

图7为本发明实施例2在2*2阵列中进行基于字线的IMP逻辑计算示意图及其等效电路示意图；其中，7(a)是实现基于字线的IMP逻辑计算的操作示意图，7(b)是等效电路示意图；

图8为本发明实施例3在2*2阵列中进行基于位线的IMP逻辑计算示意图及其等效电路图示意图；其中，8(a)实现基于位线的IMP逻辑计算的操作示意图；8(b)是等效电路示意图；

图9为本发明实施例4在2*2阵列中进行数据读取的示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

图1所示是双极性忆阻器的伏安特性曲线示意图；当加在双极性忆阻器两端的正向电压大于或等于第一阻变阈值Vset时，忆阻器从高阻态阻变为低阻态；当加在双极性忆阻器两端的负向电压小于或等于第二阻变阈值Vreset时，忆阻器从低阻态阻变为高阻态。

在本发明实施例中，通过控制忆阻器两端的电压，或者通过控制两个忆阻器其中一端的电压，结合接地电阻达到控制忆阻器阻态的目的，通过忆阻器阻态的变化来存储逻辑“0”和“1”。在本发明实施例中，定义忆阻器的高阻态为逻辑0，低阻态为逻辑1。图1中还示意出了操作计算时施加的VC、VS和Vread电压值与Vset电压的大小关系；VC稍小于Vset，VS稍大于Vset，Vread远小于Vset。

图2所示为IMP电路结构示意图，该电路结构由两个阻变器件与一个电阻共某一端点连接而成，其中两个阻变器件的另一端均接电压源，电阻的另一端接地；通过两个电压源施加特定电压，根据两个阻变器件的初始态阻值以及接地电阻的分压作用使阻变器件发生或不发生阻态变化，从而实现IMP逻辑。

图3所示为IMP逻辑真值表；以两个阻变器件的初始阻态作为输入p和q，对应高阻和高阻、高阻和低阻、低阻和高阻、低阻和低阻这四种初始阻态情况，分别对应0和0、0和1、1和0、1和1这四种逻辑值输入；在施加操作电压之后，如果在某个阻变器件上测得该器件阻态分别为低阻、低阻、高阻、低阻这四种情况，对应逻辑值分别为1、1、0、1，表明这两个器件完成了一次IMP逻辑计算。

为便于图示，在实施例中，阻变器件以忆阻器为例标出，选通区域的功能由开关来实现；本领域技术人员可以理解，阻变器件还可以采用磁随机存储器(包括自旋转移力矩磁阻存储器STT-MRAM、磁隧道结单元MTJ以及自旋阀等)、阻变存储器、相变存储器或者其他类型的可在高阻态和低阻态下可逆转变的阻变器件。

图4所示为本发明存储与计算阵列结构示意图，包括一个阻变单元交叉杆阵列M，四个选通区域S1～S4，n个位线接地电阻R1n～Rnn、m个字线接地电阻Rm1～Rmm；n个位线电压源U1n～Unn、m个字线电压源Um1～Umm；

阻变单元交叉杆阵列M的字线两端分别与两个选通区域S1、S4相连，位线两端分别与两个选通区域S2、S3相连；m个字线接地电阻Rm1～Rmm与选通区域S3相连，n个位线接地电阻R1n～Rnn与选通区域S4相连；n个位线电压源U1n～Unn与选通区域S1相连，m个字线电压源Um1-Umm与选通区域S2相连。

图5为实施例提供的基于存储与计算阵列结构的操作方法的流程示意图，包括如下步骤：

S501：通过选通区域使目标忆阻器与电压源或接地电阻相连；

S502：通过电压源向阻变单元施加电压脉冲；

S503：在阻变单元交叉杆阵列M中实现数据写入、计算以及读取的逻辑功能；

S504：判定是否继续进行其他逻辑操作，若是，则返回步骤501；若否，则结束。

以下结合实施例提供的包括2*2的阻变单元交叉杆阵列的存储与计算阵列结构为例，对本发明及实施例提供的存储与阵列结构操作方法进行阐述。

图6所示，是实施例1采用该阵列结构进行逻辑0和1的写入的操作示意图；其中，图6(a)是写入逻辑数据1的示意图：当给目标阻变单元M1写入数据1时，由选通区域S1选通与M1连接的位线的一端，并在与之相连的电压源上施加Vset电压，同时由选通区域S2选通与M1连接的字线的一端，并在与之相连的电压源上施加0V电压；由此，相当于在M1两端施加了正向Vset电压，使M1的最终阻态变成低阻态，即实现逻辑1的写入；

其中，图6(b)是实施例中写入逻辑数据0的示意图：当给目标阻变单元M1写入数据0时，由选通区域S1选通与目标阻变单元M1连接的位线的一端，并在与之相连的电压源上施加0V电压，同时由选通区域S2选通与目标阻变单元M1连接的字线的一端，并在与之相连的电压源上施加Vreset电压，由此相当于在M1两端施加了反向Vreset电压，使目标阻变单元M1的最终阻态变成高阻态，即实现逻辑0的写入。

图7所示，是实施例2采用上述阵列结构进行基于字线的IMP逻辑计算的操作示意图及其等效电路示意图；其中，图7(a)是实现基于字线的IMP逻辑计算的操作示意图；当进行基于字线的IMP逻辑计算时，由选通区域S1选通分别与阻变单元M1、M2连接的两条位线的一端，由选通区域S3选通与阻变单元M1、M2连接的字线的一端，两个忆阻器M1、M2与接地电阻R即构成一个IMP逻辑电路，其等效电路如图7(b)所示；在阻变单元M1的另一端施加VC电压，在阻变单元M2的另一端施加VS电压，即可使阻变单元M1和阻变单元M2之间实现IMP逻辑计算。

结合图7(b)具体地分析如下：当M1初始阻态为高阻时，对应p输入为0，由于R的阻值比阻变单元的高阻值小，VC电压主要施加在M1两端，R两端电压近似为0，即Vnode约等于0；M2两端的电压为(VS-Vnode)，即约为VS；由于VS比Vset电压大，所以无论M2的初始阻态是高阻还是低阻，即无论q输入为0还是1，最终都为低阻态，即M2中最终结果存储为1；换言之，当p＝0，q＝0，输出q’＝1；当p＝0，q＝1，输出q’＝1；

当M1初始阻态为低阻时，对应p输入为1，由于R的阻值比忆阻器的低阻值大，VC电压主要施加在R两端，即Vnode约等于VC；M2两端的电压为(VS-Vnode)，约为(VS-VC)；从图1中所示意的VC、VS、Vset的相对位置可以看出，这个值比(VS-VC)<Vset，不足以使M2阻态发生改变；即M2忆阻器初始阻态为高阻时，对应q输入为0，最终阻态仍为高阻；M2忆阻器初始阻态为低阻时，对应q输入为1，最终阻态仍为低阻。换言之，当p＝1，q＝0时，输出q’＝0；当p＝1，q＝1时，输出q’＝1。

实施例2的上述几种的结果合并起来正好对应图3中示意的逻辑真值表，由此也验证了实施例提供的基于存储与计算阵列结构的操作实现了基于字线的IMP逻辑计算。

图8为本发明实施例3采用上述阵列结构进行基于位线的IMP逻辑计算的操作示意图及其等效电路图示意图；

其中，8(a)是实现基于位线的IMP逻辑计算的操作示意图；当进行基于位线的IMP逻辑计算时，由选通区域S2选通分别与M1、M3连接的两条字线的一端，由选通区域S4选通与M1、M3连接的位线的一端，那么两个忆阻器M1、M3与接地电阻R构成一个IMP逻辑电路，其等效电路图如图8(b)所示；在M1的另一端施加-VC电压，在M2的另一端施加-VS电压，即可使M1和M3之间实现IMP逻辑计算；

结合图8(b)具体的分析如下：当M1初始阻态为高阻时，对应p输入为0，由于R的阻值比忆阻器的高阻值小，-VC电压主要施加在M1两端，R两端电压近似为0，即Vnode约等于0；M2两端的电压为(-VS-Vnode)，约为-VS；这是一个负值，而M2忆阻器的极性也刚好发生了变化，这两个因素共同作用，其效果相当于在M2忆阻器两端施加正向VS电压；又由于VS比Vset电压大，所以无论M2忆阻器初始阻态是高阻还是低阻，即无论q输入为0还是1，最终都会变为低阻态，即M2中最终结果存储为1；换言之，当p＝0，q＝0，输出q’＝1；当p＝0，q＝1，输出q’＝1；

当M1初始阻态为低阻时，对应p输入为1，由于R的阻值比忆阻器的低阻值大，所以-VC电压主要施加在R两端，即Vnode约等于-VC；那么M2两端的电压为(VS-Vnode)，约为-VS-(-VC)，也可写成-(VS-VC)；根据图1中VC、VS、Vset的相对位置可以看出，这个值为负值，而M2忆阻器的极性也刚好发生了变化，这两个因素共同作用，其效果相当于在M2忆阻器两端施加正向VS-VC电压；而这个值比Vset要小，不足以使M2阻态发生改变，即M2忆阻器初始阻态为高阻时，对应q输入为0，最终阻态仍为高阻；M2忆阻器初始阻态为低阻时，对应q输入为1，最终阻态仍为低阻；换言之，当p＝1，q＝0时，输出q’＝0；当p＝1，q＝1时，输出q’＝1。

将实施例3的上述几种情况合并起来正好对应图3中示意的逻辑真值表，由此验证了实施例提供的基于存储与计算阵列结构的操作实现了基于位线的IMP逻辑计算。

图9为本发明实施例4采用上述阵列结构进行实现数据的读取的操作示意图；当要读取目标单元M1中数据的时候，由选通区域S1选通与M1连接的位线的一端，并在与之相连的电压源上施加Vread电压，同时由选通区域S2选通与M1连接的字线的一端，并在与之相连的电压源上施加0V电压；结合图1可知，Vread远小于Vset，不足以使M1忆阻器发生阻态变化；对比忆阻器的高、低阻值，确定忆阻器处于高阻态或是低阻态；当忆阻器M1处于高阻态，读取的数据为0；当忆阻器M1处于低阻态，读取的数据为1；由此验证了实施例提供的基于存储与计算阵列结构的操作实现了数据的读取操作。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种存储与计算阵列结构，其特征在于，包括一个阻变单元交叉杆阵列M，第一至第四选通区域S1～S4，n个位线接地电阻R1n～Rnn和m个字线接地电阻Rm1～Rmm；

所述阻变单元交叉杆阵列M的字线两端分别与第一、第四选通区域S1、S4相连、位线两端分别与第二、第三选通区域S2、S3相连；所述第一至第四选通区域S1～S4用于控制阻变单元交叉杆阵列各字线和位线的端口的断开与闭合；

所述m个字线接地电阻Rm1～Rmm与第三选通区域S3相连，n个位线接地电阻R1n～Rnn与第四选通区域S4相连。

2.如权利要求1所述的存储与计算阵列结构，其特征在于，还包括n个位线电压源U1n～Unn、m个字线电压源Um1～Umm；

所述n个位线电压源U1n～Unn与第一选通区域S1相连，m个字线电压源Um1-Umm与第二选通区域S2相连；各电压源用于为所述阻变单元交叉杆阵列M提供电压脉冲。

3.如权利要求1或2所述的存储与计算阵列结构，其特征在于，当不进行逻辑计算时，由各选通区域将阻变单元交叉杆阵列M与外部电路相连，以实现容量扩展或功能扩展。

4.如权利要求1或2所述的存储与计算阵列结构，其特征在于，所述阻变单元交叉杆阵列M包括m条字线，设置在与字线交叉方向的n条位线以及设置在各字线与位线交叉点处的m*n个阻变单元M11～Mmn；各阻变单元的正极与相应位线相连、负极与相应字线相连。

5.如权利要求4所述的存储与计算阵列结构，其特征在于，所述阻变单元交叉杆阵列M中所有阻变单元的材料、参数一致。

6.一种基于权利要求1～5任一项所述的存储与计算阵列结构的存储与计算阵列结构的操作方法，其特征在于，包括以下步骤：

S11：通过选通区域使阻变单元交叉杆阵列M中某一阻变单元被选中与电压源或接地电阻相连；

S12：向被选中的阻变单元施加电压脉冲，在阻变单元交叉杆阵列M中实现逻辑计算功能。

7.如权利要求6所述的操作方法，其特征在于，通过以下步骤来进行数据写入：

S21：通过第一选通区域和第二选通区域选通第一阻变单元；使第一阻变单元与位线电压源U1n和字线电压源Um1连通构成数据写入电路；

S22：通过所述位线电压源U1n向第一阻变单元施加Vset电压脉冲，并通过所述字线电压源Um1向第一阻变单元施加0V电压脉冲，使第一阻变单元阻变至低阻来写入数据1；

S23：通过所述字线电压源Um1向第一阻变单元施加Vreset电压脉冲，并通过所述位线电压源U1n向第一阻变单元施加0V电压脉冲，使第一阻变单元阻变至高阻来写入数据0；

其中，Vset电压等于阻变单元的第一阻变阈值，Vreset电压等于阻变单元的第二阻变阈值。

8.如权利要求6所述的操作方法，其特征在于，通过以下步骤来进行基于字线的IMP逻辑计算：

S31：通过第一选通区域和第三选通区域选通第一阻变单元和第二阻变单元，使第一阻变单元、第二阻变单元与位线电压源U1n、U2n以及字线接地电阻Rm1连通构成基于字线的IMP逻辑电路；

S32：通过所述位线电压源U1n向第一阻变单元施加VC电压脉冲、与此同时通过所述位线电压源U2n向第二阻变单元施加VS电压脉冲；使第一阻变单元与第二阻变单元实现IMP逻辑计算，获得的计算结果存储在第二阻变单元中；

所述VC电压值小于阻变单元第一阻变阈值，VS电压值大于阻变单元第一阻变阈值；所述字线接地电阻Rm1的阻值介于阻变单元的高阻态阻值与低阻态阻值之间；所述阻变单元第一阻变阈值是指能使阻变单元从高阻态转变至低阻态的阈值电压。

9.如权利要求6所述的操作方法，其特征在于，通过以下步骤来进行基于位线的IMP逻辑计算：

S41：通过第二选通区域和第四选通区域选通第一阻变单元和第二阻变单元，使第一阻变单元、第二阻变单元与电压源Um1、Um2以及接地电阻R1n连通构成基于位线的IMP逻辑电路；

S42：通过所述字线电压源Um1向第一阻变单元施加-VC电压脉冲，与此同时通过所述字线电压源Um2向第二阻变单元施加-VS电压脉冲；使第一阻变单元与第二阻变单元实现IMP逻辑计算，获得的计算结果存储在第二阻变单元中；

其中，VC电压值小于阻变单元第一阻变阈值，VS电压值大于阻变单元第一阻变阈值；位线接地电阻R1n的阻值介于阻变单元的高阻态阻值与低阻态阻值之间。

10.如权利要求6所述的操作方法，其特征在于，通过以下步骤来进行数据的读取：

S51：通过第一选通区域和第二选通区域选通第一阻变单元，使第一阻变单元与位线电压源U1n和字线电压源Um1连通构成数据读取电路；

S52：通过所述位线电压源U1n向第一阻变单元施加Vread电压脉冲，并所述通过字线电压源Um1向第一阻变单元施加0V电压脉冲；

S53：根据所述读取电路的电流值来读取第一阻变单元中的数据；

所述Vread电压值小于阻变单元第一阻变阈值，Vread电压值小于阻变单元第二阻变阈值，使得在阻变单元上施加Vread电压脉冲时不足以使阻变单元发生阻变；

所述第一阻变阈值是指能使阻变单元从高阻态转变至低阻态的阈值电压；第二阻变阈值是指能使阻变单元从低阻态转变至高阻态的阈值电压。