CN106251895A - 阻变存储器的阻态读取电路及阻变存储器 - Google Patents

阻变存储器的阻态读取电路及阻变存储器 Download PDF

Info

Publication number
CN106251895A
CN106251895A CN201610670930.7A CN201610670930A CN106251895A CN 106251895 A CN106251895 A CN 106251895A CN 201610670930 A CN201610670930 A CN 201610670930A CN 106251895 A CN106251895 A CN 106251895A
Authority
CN
China
Prior art keywords
resistance
memory element
storing device
resistance state
variable storing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610670930.7A
Other languages
English (en)
Inventor
孙海涛
刘璟
吕杭炳
刘琦
龙世兵
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201610670930.7A priority Critical patent/CN106251895A/zh
Publication of CN106251895A publication Critical patent/CN106251895A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups

Abstract

本发明提供一种阻变存储器的阻态读取电路及阻变存储器。所述电路包括：存储单元、参考单元阵列、第一门控管、第二门控管和灵敏放大器，参考单元采用阵列形式取代了现有采用单个存储单元的形式，增加灵敏放大器用于判断存储单元所处的阻态。本发明能够提高阻变存储器阻态读取的稳定性和可靠性。

Description

阻变存储器的阻态读取电路及阻变存储器
技术领域
本发明涉及阻变存储器技术领域，尤其涉及一种阻变存储器的阻态读取电路及阻变存储器。
背景技术
阻变存储器(Resistive Random Access Memory，RRAM)作为一种新型的非挥发性半导体存储器，经过多年的研究，向着高密度集成和嵌入式应用方向发展。阻变存储器的存储单元在完成初始化之后，基本的操作主要有置位、复位和阻态读取，其中置位操作是指将存储单元从高阻态转变为低阻态，复位操作是指将存储单元从低阻态转变为高阻态，阻态读取操作是指读取存储单元的阻值，判断存储单元当前是高阻态还是低阻态。
存储单元的阻态读取操作需要考虑阻态读取数据的稳定性和可靠性，目前阻变存储器的阻态读取电路大多采用一个参考单元，在执行阻态读取操作时，对参考单元和存储单元施加一个相同的偏置电压，通过比较参考单元产生的参考电流和存储单元产生的读电流，进而判断出存储单元处于何种状态，其中参考电流由参考单元的电阻决定，因此参考单元的选取将直接影响阻态读取结果。目前常采用与阻变存储器存储单元相同的器件作为参考单元，但是对于阻变存储器存储单元来说，无论是高阻态还是低阻态，其阻值都有一定范围的分布或者波动，使得参考单元本身的阻值无法确定。
在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：
现有的阻变存储器的阻态读取电路所采用的参考单元存在基准不稳定和阻值不适当的问题，会造成阻态读取数据不稳定，可靠性差。
发明内容
本发明提供的阻变存储器的阻态读取电路及阻变存储器，能够提高阻变存储器阻态读取的稳定性和可靠性。
第一方面，本发明提供一种阻变存储器的阻态读取电路，所述电路包括：存储单元、参考单元阵列、第一门控管、第二门控管和灵敏放大器，所述参考单元阵列由2N×2N个与所述阻变存储器存储阵列的存储单元相同的存储单元构成，其中N为正整数，所述参考单元阵列的存储单元在初始化时以棋盘格的形式间隔设置成低阻态和高阻态，其中，
所述存储单元，其一端连接位线，并与所述灵敏放大器的第一比较输入端连接，另一端与所述第一门控管连接；
所述参考单元阵列，其一端与所述灵敏放大器的第二比较输入端连接，另一端与所述第二门控管连接；
所述第一门控管，用于连接所述存储单元和外部读/写控制电路；
所述第二门控管，用于连接所述参考单元阵列和外部读/写控制电路；
所述灵敏放大器，用于判断所述存储单元的阻态。
可选地，所述灵敏放大器包括：偏置电压模块、电流比较模块、放大模块和判断模块，其中，
所述偏置电压模块，用于将阻态读取过程中需要的偏置电压施加到所述存储单元和所述参考单元阵列；
所述电流比较模块，用于比较所述存储单元和所述参考单元阵列在所述偏置电压模块所施加的偏置电压下产生的读电流和参考电流；
所述放大模块，用于放大所述电流比较模块得到的比较结果；
所述判断模块，用于根据所述放大模块放大后的比较结果判断所述存储单元的阻态。
第二方面，本发明提供一种阻变存储器，所述阻变存储器包括上述阻变存储器的阻态读取电路。
本发明提供的阻变存储器的阻态读取电路及阻变存储器，包括：存储单元、参考单元阵列、第一门控管、第二门控管和灵敏放大器，所述参考单元阵列由2N×2N个与所述阻变存储器存储阵列的存储单元相同的存储单元构成，其中N为正整数，所述参考单元阵列的存储单元在初始化时以棋盘格的形式间隔设置成低阻态和高阻态，利用多值统计求平均值的思想得出了最终参考单元阵列的阻值来作为基准电阻，同时还增加了灵敏放大器来判断所述存储单元的阻态，与现有技术相比，能够提高阻变存储器阻态读取的稳定性和可靠性。
附图说明
图1为本发明一实施例提供的阻变存储器的阻态读取电路的结构示意图；
图2为本发明一实施例提供的参考单元阵列的阻态分布示意图；
图3为本发明一实施例提供的灵敏放大器的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种阻变存储器的阻态读取电路，如图1所示，所述电路包括：存储单元11、参考单元阵列12、第一门控管13、第二门控管14和灵敏放大器15，所述参考单元阵列12由2N×2N个与所述阻变存储器存储阵列的存储单元相同的存储单元构成，其中N为正整数，所述参考单元阵列12的存储单元在初始化时以棋盘格的形式间隔设置成低阻态和高阻态，其中，
所述存储单元11，其一端连接位线，并与所述灵敏放大器15的第一比较输入端连接，另一端与所述第一门控管13连接；
所述参考单元阵列12，其一端与所述灵敏放大器15的第二比较输入端连接，另一端与所述第二门控管14连接；
所述第一门控管13，用于连接所述存储单元11和外部读/写控制电路；
所述第二门控管14，用于连接所述参考单元阵列12和外部读/写控制电路；
所述灵敏放大器15，用于判断所述存储单元11的阻态。
具体地，所述参考单元阵列12的存储单元在初始化时以棋盘格的形式间隔设置成低阻态和高阻态，如图2所示，其中Ron是阻变存储器低阻态阻值，Roff是阻变存储器高阻态阻值，利用多值统计求平均值的思想可以得到所述参考单元阵列12的等效电阻为1/2(Ron+Roff)，这样等效出来的基准电阻阻值处于高阻态和低阻态的中间位置。
可选地，如图3所示，所述灵敏放大器15包括：偏置电压模块31、电流比较模块32、放大模块33和判断模块34，其中，
所述偏置电压模块31，用于将阻态读取过程中需要的偏置电压施加到所述存储单元11和所述参考单元阵列12；
所述电流比较模块32，用于比较所述存储单元11和所述参考单元阵列12在所述偏置电压模块31所施加的偏置电压下产生的读电流和参考电流；
所述放大模块33，用于放大所述电流比较模块32得到的比较结果；
所述判断模块34，用于根据所述放大模块33放大后的比较结果判断所述存储单元11的阻态。
本发明实施例提供的阻变存储器的阻态读取电路工作时，存储单元11和参考单元阵列12的字线都为高，第一门控管13、第二门控管14都导通，此时灵敏放大器15的偏置电压模块31在存储单元11的位线上施加偏置电压，在参考单元阵列12上施加同样的偏置电压，在相同的偏置电压下，存储单元11产生一个读电流Icell，参考单元阵列12产生一个参考电流Iref，所述读电流Icell送入灵敏放大器15的第一比较输入端，所述参考电流Iref送入灵敏放大器15的第二比较输入端，灵敏放大器15的电流比较模块32对所述读电流Icell和所述参考电流Iref进行比较后，比较结果送入放大模块33进行放大后，由判断模块34根据放大后的比较结果判断所述存储单元11的阻态，如果Icell比Iref大，说明所读取的存储单元11处于低阻态；反之，如果Icell比Iref小，说明所读取的存储单元11处于高阻态。
本发明实施例提供的阻变存储器的阻态读取电路，包括：存储单元、参考单元阵列、第一门控管、第二门控管和灵敏放大器，所述参考单元阵列由2N×2N个与所述阻变存储器存储阵列的存储单元相同的存储单元构成，其中N为正整数，所述参考单元阵列的存储单元在初始化时以棋盘格的形式间隔设置成低阻态和高阻态，利用多值统计求平均值的思想得出了最终参考单元阵列的阻值来作为基准电阻，同时还增加了灵敏放大器来判断所述存储单元的阻态，与现有技术相比，能够提高阻变存储器阻态读取的稳定性和可靠性。
本发明实施例还提供一种阻变存储器，所述阻变存储器包括上述阻变存储器的阻态读取电路。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (3)

1.一种阻变存储器的阻态读取电路，其特征在于，所述电路包括：存储单元、参考单元阵列、第一门控管、第二门控管和灵敏放大器，所述参考单元阵列由2N×2N个与所述阻变存储器存储阵列的存储单元相同的存储单元构成，其中N为正整数，所述参考单元阵列的存储单元在初始化时以棋盘格的形式间隔设置成低阻态和高阻态，其中，
所述存储单元，其一端连接位线，并与所述灵敏放大器的第一比较输入端连接，另一端与所述第一门控管连接；
所述参考单元阵列，其一端与所述灵敏放大器的第二比较输入端连接，另一端与所述第二门控管连接；
所述第一门控管，用于连接所述存储单元和外部读/写控制电路；
所述第二门控管，用于连接所述参考单元阵列和外部读/写控制电路；
所述灵敏放大器，用于判断所述存储单元的阻态。
2.根据权利要求1所述的电路，其特征在于，所述灵敏放大器包括：偏置电压模块、电流比较模块、放大模块和判断模块，其中，
所述偏置电压模块，用于将阻态读取过程中需要的偏置电压施加到所述存储单元和所述参考单元阵列；
所述电流比较模块，用于比较所述存储单元和所述参考单元阵列在所述偏置电压模块所施加的偏置电压下产生的读电流和参考电流；
所述放大模块，用于放大所述电流比较模块得到的比较结果；
所述判断模块，用于根据所述放大模块放大后的比较结果判断所述存储单元的阻态。
3.一种阻变存储器，其特征在于，所述阻变存储器包括如权利要求1或2中所述的阻变存储器的阻态读取电路。
CN201610670930.7A 2016-08-15 2016-08-15 阻变存储器的阻态读取电路及阻变存储器 Pending CN106251895A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610670930.7A CN106251895A (zh) 2016-08-15 2016-08-15 阻变存储器的阻态读取电路及阻变存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610670930.7A CN106251895A (zh) 2016-08-15 2016-08-15 阻变存储器的阻态读取电路及阻变存储器

Publications (1)

Publication Number Publication Date
CN106251895A true CN106251895A (zh) 2016-12-21

Family

ID=57592020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610670930.7A Pending CN106251895A (zh) 2016-08-15 2016-08-15 阻变存储器的阻态读取电路及阻变存储器

Country Status (1)

Country Link
CN (1) CN106251895A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108109655A (zh) * 2017-12-28 2018-06-01 中国科学院微电子研究所 基于mig逻辑的rram迭代乘法器电路及实现方法
CN110444238A (zh) * 2019-07-05 2019-11-12 中国科学院微电子研究所 存储器及数据处理方法
CN111653304A (zh) * 2020-04-27 2020-09-11 中国科学院微电子研究所 存储器及其限流保护电路
CN114267393A (zh) * 2021-06-02 2022-04-01 青岛昇瑞光电科技有限公司 非易失性存储器及其导电细丝产生方法、设定/重置方法
WO2022222274A1 (zh) * 2021-04-23 2022-10-27 中国科学院微电子研究所 一种阻变存储器的数据读出电路和阻变存储电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040037107A1 (en) * 2002-08-26 2004-02-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor storage device including random access memory cells having a plurality of indendently accessible access ports
CN101958146A (zh) * 2009-07-15 2011-01-26 旺宏电子股份有限公司 一种存储器装置及其操作方法
CN102272843A (zh) * 2009-01-22 2011-12-07 高通股份有限公司 使用双技术晶体管的低泄漏高性能静态随机存取存储器单元
CN103325414A (zh) * 2013-05-21 2013-09-25 清华大学 一种rram存储器读电路
CN105741864A (zh) * 2016-02-03 2016-07-06 上海磁宇信息科技有限公司 一种读出放大器及mram芯片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040037107A1 (en) * 2002-08-26 2004-02-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor storage device including random access memory cells having a plurality of indendently accessible access ports
CN102272843A (zh) * 2009-01-22 2011-12-07 高通股份有限公司 使用双技术晶体管的低泄漏高性能静态随机存取存储器单元
CN101958146A (zh) * 2009-07-15 2011-01-26 旺宏电子股份有限公司 一种存储器装置及其操作方法
CN103325414A (zh) * 2013-05-21 2013-09-25 清华大学 一种rram存储器读电路
CN105741864A (zh) * 2016-02-03 2016-07-06 上海磁宇信息科技有限公司 一种读出放大器及mram芯片

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108109655A (zh) * 2017-12-28 2018-06-01 中国科学院微电子研究所 基于mig逻辑的rram迭代乘法器电路及实现方法
CN108109655B (zh) * 2017-12-28 2020-11-13 中国科学院微电子研究所 基于mig逻辑的rram迭代乘法器电路及实现方法
CN110444238A (zh) * 2019-07-05 2019-11-12 中国科学院微电子研究所 存储器及数据处理方法
CN111653304A (zh) * 2020-04-27 2020-09-11 中国科学院微电子研究所 存储器及其限流保护电路
CN111653304B (zh) * 2020-04-27 2022-07-08 中国科学院微电子研究所 存储器及其限流保护电路
WO2022222274A1 (zh) * 2021-04-23 2022-10-27 中国科学院微电子研究所 一种阻变存储器的数据读出电路和阻变存储电路
CN114267393A (zh) * 2021-06-02 2022-04-01 青岛昇瑞光电科技有限公司 非易失性存储器及其导电细丝产生方法、设定/重置方法
CN114267393B (zh) * 2021-06-02 2023-12-26 青岛昇瑞光电科技有限公司 非易失性存储器及其导电细丝产生方法、设定/重置方法

Similar Documents

Publication Publication Date Title
CN106251895A (zh) 阻变存储器的阻态读取电路及阻变存储器
CN102272847B (zh) 在磁性隧道结元件处读取及写入数据的系统及方法
US7852665B2 (en) Memory cell with proportional current self-reference sensing
CN110415744B (zh) 基于铁电晶体管的非易失存储器
WO2016050170A1 (zh) 阻变随机存储器的存储阵列编程方法和装置
CN106486170B (zh) 固态硬盘的潜在坏块定位方法及装置
KR20120028166A (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 리프레시 제어 방법
CN103811059B (zh) 一种非挥发存储器参考校准电路与方法
US11081178B2 (en) Memory, information processing system, and method of controlling memory
KR20140113100A (ko) 레퍼런스 셀을 포함하는 불휘발성 메모리 장치 및 그것의 데이터 관리 방법 및
CN106158000A (zh) 自旋转移扭矩磁存储器单元和存储器
US20020048185A1 (en) Magnetoresistive memory and method for reading a magnetoresistive memory
CN104051349B (zh) 具有非易失性存储器压力抑制的集成电路系统及制造方法
CN110033797B (zh) 存储系统及存储方法
TWI623939B (zh) 記憶體裝置與其控制方法
CN105931665A (zh) 一种相变存储器读出电路及方法
CN105825884B (zh) 存储器操作方法及相关的存储器装置
CN102867544A (zh) 测试存储阵列的方法及控制装置
US20170213590A1 (en) Determining a resistance state of a cell in a crossbar memory array
CN108074615B (zh) 一种提高nor型flash稳定性的方法及装置
JP2012027974A (ja) 半導体記憶装置
US8189357B2 (en) Memory with multiple reference cells
CN104599705A (zh) 存储器件
CN205645281U (zh) 一种信号建立时间控制电路及基于该电路的动态存储器
US11238950B1 (en) Reliability health prediction by high-stress seasoning of memory devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20161221