CN104599705A - 存储器件 - Google Patents

存储器件 Download PDF

Info

Publication number
CN104599705A
CN104599705A CN201410338456.9A CN201410338456A CN104599705A CN 104599705 A CN104599705 A CN 104599705A CN 201410338456 A CN201410338456 A CN 201410338456A CN 104599705 A CN104599705 A CN 104599705A
Authority
CN
China
Prior art keywords
storage unit
primary importance
relevant
correlated
refresh operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410338456.9A
Other languages
English (en)
Other versions
CN104599705B (zh
Inventor
池育德
郭政雄
李谷桓
刘建瑛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104599705A publication Critical patent/CN104599705A/zh
Application granted granted Critical
Publication of CN104599705B publication Critical patent/CN104599705B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1677—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了利用刷新操作编程和擦除存储单元的方法和系统。系统包括选择模块、处理模块和刷新模块。在方法中，首先，从存储器件中的多个存储单元中选择目标存储单元。之后，通过将选择电压施加至属于矩阵的线的目标存储单元和位置相关的存储单元，编程或擦除属于矩阵的线的目标存储单元。然后，实施刷新操作以刷新位置相关的存储单元。本发明包括存储器件。

Description

存储器件
技术领域
本发明涉及存储器件。
背景技术
根据用户的需求对存储器件中的存储单元编程或擦除。当编程或擦除存储单元时，对存储单元的位线和字线施加高压以使存储单元能够存储逻辑数据“0”或“1”。当读取存储单元时，检测存储单元的输出电流或阈值电压以获取存储在存储单元中的逻辑数据。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种方法，包括：从存储器件中的矩阵的多个存储单元中选择目标存储单元；通过将选择电压施加至属于所述矩阵的线的所述目标存储单元和第一位置相关的单元，编程或擦除属于所述矩阵的线的所述目标存储单元；以及实施第一刷新操作以刷新所述第一位置相关的存储单元。
在上述方法中，其中，所述第一刷新操作包括：读取存储在所述第一位置相关的存储单元中的数据；以及将所述数据重新写入至所述第一位置相关的存储单元。
在上述方法中，其中，所述第一刷新操作包括：确定所述第一位置相关的存储单元的电压电平是否低于预定的验证电压电平；以及当所述电压电平高于或等于所述预定的验证电压电平时，将所述数据重新写入至所述第一位置相关的存储单元。
在上述方法中，其中，所述第一刷新操作还包括：确定所述第一位置相关的存储单元的电流电平是否低于预定的验证电流电平；以及当所述电流电平高于或等于所述预定的验证电流电平时，将所述数据重新写入至所述第一位置相关的存储单元。
在上述方法中，其中，所述第一刷新操作还包括：确定所述第一位置相关的存储单元的电压电平是否高于预定的验证电压电平；以及当所述电压电平低于或等于所述预定的验证电压电平时，将所述数据重新写入至所述第一位置相关的存储单元。
在上述方法中，其中，所述第一刷新操作还包括：确定所述第一位置相关的存储单元的电流电平是否高于预定的验证电流电平；以及当所述电流电平低于或等于所述预定的验证电流电平时，将所述数据重新写入至所述第一位置相关的存储单元。
在上述方法中，还包括：通过实施多个子刷新操作来实施第二刷新操作以刷新保留在所述矩阵的线中的除所述目标存储单元和所述第一位置相关的存储单元之外的所有第二位置相关的存储单元，所述多个子刷新操作的每个包括：读取存储在所述第二位置相关的存储单元的一个中的数据；以及将所述数据重新写入至所述第二位置相关的存储单元的一个。
在上述方法中，其中，所述多个子刷新操作的每个还包括：确定所述第二位置相关的存储单元的一个的电压电平是否低于预定的验证电压电平；以及当所述电压电平高于或等于所述预定的验证电压电平时，将所述数据重新写入至所述第二位置相关的存储单元的一个。
在上述方法中，其中，所述多个子刷新操作的每个还包括：确定所述第二位置相关的存储单元的一个的电流电平是否低于预定的验证电流电平；以及当所述电流电平高于或等于所述预定的验证电流电平时，将所述数据重新写入至所述第二位置相关的存储单元的一个。
在上述方法中，其中，所述多个子刷新操作的每个还包括：确定所述第二位置相关的存储单元的一个的电压电平是否高于预定的验证电压电平；以及当所述电压电平低于或等于所述预定的验证电压电平时，将所述数据重新写入至所述第二位置相关的存储单元的一个。
在上述方法中，其中，所述多个子刷新操作的每个还包括：确定所述第二位置相关的存储单元的一个的电流电平是否高于预定的验证电流电平；以及当所述电流电平低于或等于所述预定的验证电流电平时，将所述数据重新写入至所述第二位置相关的存储单元的一个。
根据本发明的另一方面，还提供了一种系统，包括：选择模块，配置为从存储器件中的布置成矩阵的多个存储单元中选择目标存储单元；处理模块，配置为编程或擦除属于所述矩阵的线的所述目标存储单元，用于编程或擦除所述目标存储单元的操作包括将选择电压施加至属于所述矩阵的线的所述目标存储单元和位置相关的存储单元；以及刷新模块，配置成对所述位置相关的存储单元实施第一刷新操作，所述第一刷新操作包括：读取存储在所述位置相关的存储单元中的数据；和将所述数据重新写入至所述位置相关的存储单元。
在上述系统中，其中，所述刷新模块还配置为实施：确定所述位置相关的存储单元的电压电平是否低于预定的验证电压电平；以及当所述电压电平高于或等于所述预定的验证电压电平时，将所述数据重新写入至所述位置相关的存储单元。
在上述系统中，其中，所述刷新模块还配置为实施：确定所述位置相关的存储单元的电流电平是否低于预定的验证电流电平；以及当所述电流电平高于或等于所述预定的验证电流电平时，将所述数据重新写入至所述位置相关的存储单元。
在上述系统中，其中，所述刷新模块还配置为实施：确定所述位置相关的存储单元的电压电平是否高于预定的验证电压电平；以及当所述电压电平低于或等于所述预定的验证电压电平时，将所述数据重新写入至所述位置相关的存储单元。
在上述系统中，其中，所述刷新模块还配置为实施：确定所述位置相关的存储单元的电流电平是否高于预定的验证电流电平；以及当所述电流电平低于或等于所述预定的验证电流电平时，将所述数据重新写入至所述位置相关的存储单元。
在上述系统中，其中，所述多个存储单元位于多条位线和多条字线的相应交叉点处。
在上述系统中，其中，通过所述存储器件的所述多条字线的一条电连接所述线中的所述多个存储单元。
在上述系统中，其中，通过所述存储器件的所述多条位线的一条电连接所述线中的所述多个存储单元。
根据本发明的又一方面，还提供了一种包括非暂时性计算机可读介质的计算机程序产品，所述介质具有存储在所述介质上的指令，当通过处理器执行所述指令时，所述指令使所述处理器执行以下操作：从存储器件中的矩阵的多个存储单元中选择目标存储单元；通过将选择电压施加至属于所述矩阵的线的所述目标存储单元和第一位置相关的存储单元，编程或擦除属于所述矩阵的线的所述目标存储单元；以及实施第一刷新操作以刷新所述第一位置相关的存储单元。
附图说明
通过参考附图阅读各个实施例的以下详细描述，可以更完全地理解本发明，附图如下：
图1是根据本发明的一些实施例的示出非易失性存储器件的存储单元阵列的配置的电路图；
图2是示出利用刷新操作编程和擦除图1中所示的存储单元阵列的存储单元的步骤的流程图；
图3A至图3C是示出与图1中所示的存储单元阵列的整个存储单元上的单元电流值相对应的位计数分布曲线的示意图；以及
图4是根据本发明的一些实施例的示出利用刷新操作编程和擦除存储单元的系统的示意图。
具体实施方式
在以下说明书中，呈现了具体细节以提供对本发明的实施例的更深入的理解。然而，本领域普通技术人员将会意识到，在没有一个或多个具体细节，或与其他部件组合的情况下，可以实践本发明。没有详细地示出或描述众所周知的实施方式或操作以避免模糊本发明的多个实施例的各个方面。
说明书中使用的术语在现有技术和使用每个术语的具体上下文中具有它们普通的含义。该说明书中使用的实例(包括本文中论述的任何术语的实例)仅仅是说明性的，并且不在于限制本发明或任何示例性术语的范围和意义。同样地，本发明不限于该说明书中给定的各个实施例。
将理解，尽管在本文中可以使用“第一”、“第二”等术语以描述各个元件，但是这些元件不应当限制于这些术语。这些术语用于将一个元件与另一个元件区分开。例如，在不背离实施例的范围的情况下，第一元件可以称为第二元件，并且类似地，第二元件可以称为第一元件。如本文中所使用的，术语“和/或”包括一个或多个列举的相关物品的任何一个或所有组合。
如本文中使用的，术语“包括”、“包含”、“具有”、“含有”、“涉及”等应当理解为开放式的，即，意为包括但不限于。
贯穿说明书，参考“一个实施例”或“某个实施例”意思为本发明的至少一个实施例包括结合该实施例描述的特定部件、结构、实施方式或特征。因此，贯穿说明书，在各个位置使用的短语“在一个实施中”或“在某个实施例中”不一定都指相同的实施例。而且，在一个或多个实施例中，可以以任何合适的方式组合特定部件、结构、实施方式或特征。
图1是根据本发明的一些实施例的示出非易失性存储器件的存储单元阵列100的布置的电路图。为了进行说明，非易失性存储器件是电阻式随机存取存储器(RRAM)或电可擦除可编程只读存储器(EEPROM)，但不限于此。存储单元阵列100包括布置成矩阵的线的存储单元C1,1-CM,N。线包括位线BL1-BLN和字线WL1-WLM。每个存储单元C1,1-CM,N电连接至相应的一条位线BL1-BLN和相应的一条字线WL1-WLM。例如，存储单元C1,1电连接至位线BL1和字线WL1。以不同的方式解释，存储单元C1,1-CM,N位于位线BL1-BLN和字线WL1-WLM的相应的交叉点。
图2是示出利用刷新操作编程/擦除存储单元的方法200的流程图。图2中所示的方法200应用于控制图1中所示的存储单元阵列100的存储单元C1,1-CM,N。为了进行说明，下面参考方法200描述图1中的存储单元阵列100的操作。
参考图2，方法200开始于操作202。在操作202中，选择并且然后编程/擦除存储单元C1,1-CM,N的目标存储单元Ci,j。当编程/擦除目标存储单元Ci,j时，将选择电压VB、VW分别施加至位线BLj和字线WLi。为了进行说明，当编程/擦除目标存储单元C1,1时，将选择电压VB、VW分别施加至位线BL1和字线WL1。
在一些实施例中，如果将对目标存储单元Ci,j实施编程操作，则将选择电压VB、VW都设置为高电平电压HV。在一些其他实施例中，如果将对目标存储单元Ci,j实施擦除操作，则将选择电压VB设置为高电平电压HV，而将选择电压VW设置为低电平电压LV。
在本发明的一些实施例中，例如，高电平电压HV和低电平电压LV分别是7.8V和0V。为了说明的目的，给定高电平电压HV和低电平电压LV的值。高电平电压HV和低电平电压LV的其他值都在本发明的考虑范围内。用作说明地，可以根据各个实施例相应地调整高电平电压HV和低电平电压LV。
在操作204中，将操作计数CNT初始化为1。操作计数CNT涉及存储单元C1,1-CM,N中的刷新的存储单元的数目。为了进行说明，操作计数CNT涉及来自位线BL1上的存储单元C1,1-C1,M的刷新的存储单元的数目。
在操作206中，选择电连接至位线BLj和字线WLk的存储单元Ck,j。字线WLk与字线WLi不同。为了进行说明，选择电连接至位线BL1和字线WL2的存储单元C2,1。
在操作208中，读取存储在选择的存储单元Ck,j中的数据，然后将读取的数据重新写入至存储单元Ck,j。为了进行说明，读取存储在选择的存储单元C2,1中的数据，然后将读取的数据重新写入至选择的存储单元C2,1。
在操作210中，如果选择的存储单元Ck,j是编程的存储单元，则确定选择的存储单元Ck,j的单元电流是否低于编程的单元验证电流电平PL(cellverifying current level PL)，或者如果选择的存储单元Ck,j是擦除的存储单元，则确定选择的存储单元Ck,j的单元电流是否高于擦除的单元验证电流电平EL(erased cell verifying current level EL)。为了进行说明，如果选择的存储单元Ck,j是编程的存储单元，则提供编程的单元验证电流电平PL。然后确定存储单元Ck,j的单元电流是否低于编程的单元验证电流电平PL。此外，如果存储单元Ck,j是擦除的存储单元，则提供擦除的单元验证电流电平EL。然后确定存储单元Ck,j的单元电流是否高于擦除的单元验证电流电平EL。为了进行说明，选择的存储单元C2,1电连接至位线BL1和字线WL2。
在选择的存储单元Ck,j是编程的存储单元的情况下，当选择的存储单元Ck,j的单元电流高于或等于编程的单元验证电流电平PL时，实施操作212。在操作212中，将选择的存储单元Ck,j的读取数据写入到选择的存储单元Ck,j。在操作212之后，再次实施操作210。重新写入选择的存储单元Ck,j的数据，直到选择的存储单元Ck,j的单元电流低于编程的单元验证电流电平PL。为了进行说明，选择的存储单元C2,1电连接至位线BL1和字线WL2。
在选择的存储单元Ck,j是擦除的存储单元的情况下，当选择的存储单元Ck,j的单元电流低于或等于擦除的单元验证电流电平EL时，实施操作212。在操作212之后，再次实施操作210。重新写入选择的存储单元Ck,j的数据，直到存储单元Ck,j的单元电流高于擦除的单元验证电流电平EL。为了进行说明，选择的存储单元C2,1电连接至位线BL1和字线WL2。
另外，如果操作210中的确定结果是：编程的存储单元Ck,j的单元电流低于编程的单元验证电流电平PL或擦除的存储单元Ck,j的单元电流高于擦除的单元验证电流电平EL，则实施操作214。
实施操作208至212以刷新存储在选择的存储单元Ck,j中的数据。结果，确保编程的存储单元Ck,j的单元电流低于编程的单元验证电流电平PL，或确保擦除的存储单元Ck,j的单元电流高于擦除的单元验证电流电平EL。
在操作214中，操作计数CNT增加1。
在操作216中，确定操作计数CNT是否大于或等于N。如果操作计数CNT小于N，则再次实施操作206。为了进行说明，系数k增加1(即，k＝k+1)，然后选择电连接至位线BLj和字线WLk的存储单元Ck,j。
另一方面，如果操作计数CNT大于或等于N，则结束方法200。这意味着位于同一位线BLj上的除了目标存储单元Ci,j之外的所有存储单元C1,j-CM,j都已被刷新。
图3A至图3C是示出与图1中所示的存储单元阵列100的整个存储单元C1,1-CM,N上的单元电流值相对应的位计数分布曲线的图。在图3A中，在编程/擦除目标存储单元之前，由两条分布曲线310和320表示与存储单元阵列100的整个存储单元上的单元电流值相对应的初始位计数分布。
分布曲线310与存储逻辑数据“0”的编程的存储单元相对应。与分布曲线310相对应的编程的存储单元的单元电流均低于验证电流电平VL。分布曲线320与存储逻辑数据“1”的擦除的存储单元相对应。与分布曲线320相对应的擦除的存储单元的单元电流均高于验证电流电平VL。而且，将编程的单元验证电流电平PL和擦除的单元验证电流电平EL设定为标准。预先确定验证电流电平VL、编程的单元验证电流电平PL和擦除的单元验证电流电平EL。
为了保持足够的读取裕量并确保分布曲线310和320不会扩展超过验证电流电平VL，与分布曲线310相对应的编程的存储单元的单元电流应该低于编程的单元验证电流电平PL，并且与分布曲线320相对应的擦除的存储单元的单元电流应该高于擦除的单元验证电流电平EL。
在一些实施例中，验证电流电平VL是20μA，编程的单元验证电流电平PL是10μA，并且擦除的单元验证电流电平EL是40μA。为了说明的目的，给定验证电流电平VL、编程的单元验证电流电平PL和擦除的单元验证电流电平EL的值。其他值都在本发明的考虑范围内。值得注意的是，根据各个实施例相应地调整验证电流电平VL、编程的单元验证电流电平PL和擦除的单元验证电流电平EL。
在编程/擦除存储单元若干次之后，由于单元电流下降，因此增大了分布曲线310和320的宽度。如图3B所示，分布曲线310的宽度延伸超过编程的单元验证电流电平PL，并且分布曲线320的宽度延伸超过擦除的单元验证电流电平EL。在过延伸的区域310A和320A中的存储单元的单元电流包括需要调整的单元电流。图2中示出的方法200用于将过延伸区域310A中的单元电流降低至低于编程的单元验证电流电平PL，并且将过延伸区域320A中的单元电流增大至高于擦除的单元验证电流电平EL。
如图3C所示，在实施方法200之后，分布曲线310的单元电流均被限制为低于编程的单元验证电流电平PL，并且分布曲线320的单元电流均被限制为高于擦除的单元验证电流电平EL。由于编程的单元验证电流电平PL低于验证电流电平VL，并且擦除的单元验证电流电平EL高于验证电流电平VL，因此，正确地验证了编程的存储单元和擦除的存储单元。
通过使用本发明的方法200，在存储单元编程/擦除操作之后，对存储单元实施刷新操作以消除单元电流下降。由于消除了单元电流下降，所以存储单元被正确地验证为编程/擦除的存储单元，并且避免了错误验证的条件。因此，改进了存储单元的持久性。
此外，在方法200的刷新操作之后，将编程的存储单元的所有单元电流调整为低于编程的单元验证电流电平PL，并且将擦除的存储单元的所有单元电流调整为高于擦除的单元验证电流电平EL。因此，实现了存储器件的更大的读取裕量。
说明性地，以上实施例使用存储单元的单元电流来确定存储单元的数据是否被正确地写入。在本发明的一些实施例中，存储单元的单元电压用于确定存储单元的数据是否被正确地写入。为了进行说明，在本发明的一些实施例中，由用于确定存储单元的单元电压的操作来代替用于确定存储单元的单元电流的操作210。在验证存储单元的单元电压的操作中，提供用于编程的单元的预定的验证电压电平或用于擦除的存储单元的预定的验证电压电平，然后将预定的验证电压电平与存储单元的单元电压比较以确定存储单元的数据是否被正确地写入。
参考图4，根据本发明的一些实施例，提供了利用刷新操作编程和擦除存储单元的系统400。系统400电连接至存储器件410并且配置为控制存储器件410。在一些实施例中，系统400配置为实施图2中示出的方法200。换句话说，系统400对存储器件410中的储存单元(诸如单元A、B、C和D)实施编程/擦除和刷新操作。为了进行说明，存储器件410是非易失性存储器器件，诸如电阻式随机存取存储器或电可擦除可编程只读存储器，但不限于此。存储器件410包括存储单元阵列412，其中存储单元布置成矩阵的线。
系统400包括选择模块402、处理模块404和刷新模块406。选择模块402配置为选择存储单元阵列412中的将被编程/擦除的目标存储单元A。处理模块404配置为编程/擦除目标存储单元A。当将编程目标存储单元A时，处理模块404将高电平电压HV输入至均电连接至目标存储单元A的位线和字线。当将擦除目标存储单元A时，处理模块404将高电平电压HV输入至位线，并且将低电平电压LV输入至字线。
刷新模块406配置成刷新与目标存储单元A相同的线(位线或字线)中的存储单元。在一些实施例中，将刷新相同的位线中的除目标存储单元A之外的所有存储单元(例如，存储单元B、C和D)。例如，刷新模块406实施操作208至212以刷新存储单元D。读取存储在存储单元D中的数据，然后将读取的数据重新写入至存储单元D。当存储单元D是编程的存储单元时，刷新模块406确定存储单元D的单元电流是否低于编程的单元验证电流电平PL，或当存储单元D是擦除的存储单元时，刷新模块406确定存储单元D的单元电流是否高于擦除的单元验证电流电平EL。
在存储单元D是编程的存储单元的情况下，当刷新模块406确定存储单元D的单元电流高于或等于编程的单元验证电流电平PL时，将再次实施刷新操作(例如，操作208至212)以刷新存储单元D。以不同的方式解释，重新读取存储在存储单元D中的数据，然后将重新读取的数据重新写入至存储单元D。继续重新写入存储单元D的数据，直到刷新模块406确定存储单元D的单元电流低于编程的单元验证电流电平PL。
在存储单元D是擦除的存储单元的情况下，当刷新模块406确定存储单元D的单元电流低于或等于擦除的单元验证电流电平EL时，将再次实施刷新操作以刷新存储单元D。以不同的方式解释，重新读取存储在存储单元D中的数据，然后将重新读取的数据重新写入至存储单元D。继续重新写入存储单元D的数据，直到刷新模块406确定存储单元D的单元电流高于擦除的单元验证电流电平EL。
本发明不限制于对与目标存储单元电连接至相同位线的存储单元实施刷新操作。为了进行说明，在一些实施例中，对与目标存储单元电连接至相同字线的存储单元可选地实施刷新操作。可选地，对相同存储单元阵列中的所有存储单元实施刷新操作。
根据一些实施例，本发明公开了一种方法。在该方法中，从存储器件中的矩阵的多个存储单元中选择目标存储单元。编程或擦除目标存储单元。目标存储单元属于矩阵的线，并且用于编程或擦除目标存储单元的操作将选择电压施加至属于矩阵的线的目标存储单元和位置相关的单元。实施第一刷新操作以刷新位置相关的存储单元。
根据另一实施例，本发明公开了一种系统，该系统包括选择模块、处理模块和刷新模块。选择模块配置为从存储器件中的布置成矩阵的多个存储单元中选择目标存储单元。处理模块配置为编程或擦除属于矩阵的线的目标存储单元。用于编程或擦除目标存储单元的操作包括将选择电压施加至属于矩阵的线的目标存储单元和位置相关的存储单元。刷新模块配置成对位置相关的存储单元实施第一刷新操作。第一刷新操作包括：读取存储在位置相关的存储单元中的数据和将数据重新写入至位置相关的存储单元。
根据又一实施例，本发明公开了一种包括非暂时性计算机可读介质的计算机程序产品。介质具有存储在其上的指令，当通过处理器执行指令时，指令使处理器执行一种方法。在该方法中，从存储器件中的矩阵的多个存储单元中选择目标存储单元。编程或擦除目标存储单元。目标存储单元属于矩阵的线，并且用于编程或擦除目标存储单元的操作将选择电压施加至属于矩阵的线的目标存储单元和位置相关的单元。实施第一刷新操作以刷新位置相关的存储单元。第一刷新操作包括读取存储在位置相关的存储单元中的数据和将数据重新写入至位置相关的存储单元。
尽管已经详细地描述了本实施例及其优势，但应该理解，可以在不背离由所附权利要求限定的本发明的精神和范围的情况下，进行各种改变、替换和更改。
此外，本申请的范围不旨在限于说明书中描述的工艺、机器、制造、物质组成、装置、方法和步骤的特定实施例。作为本领域普通技术人员将容易地从本发明理解，根据本发明，可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、物质组成、装置、方法或步骤。因此，所附权利要求旨在将这些工艺、机器、制造、物质组成、装置、方法或步骤包括在它们的范围内。

Claims (10)

1.一种方法，包括：
从存储器件中的矩阵的多个存储单元中选择目标存储单元；
通过将选择电压施加至属于所述矩阵的线的所述目标存储单元和第一位置相关的单元，编程或擦除属于所述矩阵的线的所述目标存储单元；以及
实施第一刷新操作以刷新所述第一位置相关的存储单元。
2.根据权利要求1所述的方法，其中，所述第一刷新操作包括：
读取存储在所述第一位置相关的存储单元中的数据；以及
将所述数据重新写入至所述第一位置相关的存储单元。
3.根据权利要求2所述的方法，其中，所述第一刷新操作包括：
确定所述第一位置相关的存储单元的电压电平是否低于预定的验证电压电平；以及
当所述电压电平高于或等于所述预定的验证电压电平时，将所述数据重新写入至所述第一位置相关的存储单元。
4.根据权利要求2所述的方法，其中，所述第一刷新操作还包括：
确定所述第一位置相关的存储单元的电流电平是否低于预定的验证电流电平；以及
当所述电流电平高于或等于所述预定的验证电流电平时，将所述数据重新写入至所述第一位置相关的存储单元。
5.根据权利要求2所述的方法，其中，所述第一刷新操作还包括：
确定所述第一位置相关的存储单元的电压电平是否高于预定的验证电压电平；以及
当所述电压电平低于或等于所述预定的验证电压电平时，将所述数据重新写入至所述第一位置相关的存储单元。
6.根据权利要求2所述的方法，其中，所述第一刷新操作还包括：
确定所述第一位置相关的存储单元的电流电平是否高于预定的验证电流电平；以及
当所述电流电平低于或等于所述预定的验证电流电平时，将所述数据重新写入至所述第一位置相关的存储单元。
7.根据权利要求1所述的方法，还包括：
通过实施多个子刷新操作来实施第二刷新操作以刷新保留在所述矩阵的线中的除所述目标存储单元和所述第一位置相关的存储单元之外的所有第二位置相关的存储单元，所述多个子刷新操作的每个包括：
读取存储在所述第二位置相关的存储单元的一个中的数据；以及
将所述数据重新写入至所述第二位置相关的存储单元的一个。
8.根据权利要求7所述的方法，其中，所述多个子刷新操作的每个还包括：
确定所述第二位置相关的存储单元的一个的电压电平是否低于预定的验证电压电平；以及
当所述电压电平高于或等于所述预定的验证电压电平时，将所述数据重新写入至所述第二位置相关的存储单元的一个。。
9.一种系统，包括：
选择模块，配置为从存储器件中的布置成矩阵的多个存储单元中选择目标存储单元；
处理模块，配置为编程或擦除属于所述矩阵的线的所述目标存储单元，用于编程或擦除所述目标存储单元的操作包括将选择电压施加至属于所述矩阵的线的所述目标存储单元和位置相关的存储单元；以及
刷新模块，配置成对所述位置相关的存储单元实施第一刷新操作，所述第一刷新操作包括：
读取存储在所述位置相关的存储单元中的数据；和
将所述数据重新写入至所述位置相关的存储单元。
10.一种包括非暂时性计算机可读介质的计算机程序产品，所述介质具有存储在所述介质上的指令，当通过处理器执行所述指令时，所述指令使所述处理器执行以下操作：
从存储器件中的矩阵的多个存储单元中选择目标存储单元；
通过将选择电压施加至属于所述矩阵的线的所述目标存储单元和第一位置相关的存储单元，编程或擦除属于所述矩阵的线的所述目标存储单元；以及
实施第一刷新操作以刷新所述第一位置相关的存储单元。
CN201410338456.9A 2013-10-30 2014-07-16 存储器件 Active CN104599705B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/067,907 2013-10-30
US14/067,907 US9208847B2 (en) 2013-10-30 2013-10-30 Memory devices with improved refreshing operations

Publications (2)

Publication Number Publication Date
CN104599705A true CN104599705A (zh) 2015-05-06
CN104599705B CN104599705B (zh) 2017-08-22

Family

ID=52995290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410338456.9A Active CN104599705B (zh) 2013-10-30 2014-07-16 存储器件

Country Status (3)

Country Link
US (6) US9208847B2 (zh)
KR (2) KR20150050376A (zh)
CN (1) CN104599705B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9208847B2 (en) * 2013-10-30 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Memory devices with improved refreshing operations
JP2015204126A (ja) * 2014-04-16 2015-11-16 株式会社東芝 半導体記憶装置
KR102500210B1 (ko) 2017-11-06 2023-02-15 일루미나, 인코포레이티드 핵산 색인 기술

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501405A (zh) * 2002-09-25 2004-06-02 ��ʽ���������Ƽ� 非易失性存储器
CN1540670A (zh) * 2002-04-24 2004-10-27 �����ɷ� 更新非易失性内存的方法与系统
US7697359B2 (en) * 2006-09-19 2010-04-13 Samsung Electronics Co., Ltd. Flash memory device and refresh method thereof
CN102067233A (zh) * 2008-06-12 2011-05-18 桑迪士克公司 使用索引编程和减少的验证的非易失性存储器和方法
CN102834870A (zh) * 2009-12-02 2012-12-19 美光科技公司 用于非易失性存储器的刷新架构及算法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2728380A1 (fr) 1994-12-20 1996-06-21 Sgs Thomson Microelectronics Procede d'ecriture de donnees dans une memoire et memoire electriquement programmable correspondante
JPH0927199A (ja) 1995-07-07 1997-01-28 Hitachi Ltd 不揮発性記憶装置及びそのリフレッシュ方法
US6894931B2 (en) 2002-06-20 2005-05-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP4104151B2 (ja) 2003-04-28 2008-06-18 スパンション エルエルシー 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のプログラム方法
WO2004109806A1 (ja) * 2003-06-04 2004-12-16 Fujitsu Limited 不揮発性半導体メモリ
US7342832B2 (en) * 2005-11-16 2008-03-11 Actel Corporation Bit line pre-settlement circuit and method for flash memory sensing scheme
KR100830580B1 (ko) * 2006-10-20 2008-05-21 삼성전자주식회사 플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원방법
US7710777B1 (en) * 2006-12-20 2010-05-04 Marvell International Ltd. Semi-volatile NAND flash memory
US8938655B2 (en) * 2007-12-20 2015-01-20 Spansion Llc Extending flash memory data retension via rewrite refresh
US7859932B2 (en) * 2008-12-18 2010-12-28 Sandisk Corporation Data refresh for non-volatile storage
US9904436B2 (en) * 2009-08-11 2018-02-27 Pearl.com LLC Method and apparatus for creating a personalized question feed platform
US9208847B2 (en) * 2013-10-30 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Memory devices with improved refreshing operations
EP3404661B1 (en) * 2016-03-09 2023-12-27 Huawei Technologies Co., Ltd. Flash memory device refreshing method and apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1540670A (zh) * 2002-04-24 2004-10-27 �����ɷ� 更新非易失性内存的方法与系统
CN1501405A (zh) * 2002-09-25 2004-06-02 ��ʽ���������Ƽ� 非易失性存储器
US7697359B2 (en) * 2006-09-19 2010-04-13 Samsung Electronics Co., Ltd. Flash memory device and refresh method thereof
CN102067233A (zh) * 2008-06-12 2011-05-18 桑迪士克公司 使用索引编程和减少的验证的非易失性存储器和方法
CN102834870A (zh) * 2009-12-02 2012-12-19 美光科技公司 用于非易失性存储器的刷新架构及算法

Also Published As

Publication number Publication date
US9208847B2 (en) 2015-12-08
US9455006B2 (en) 2016-09-27
KR20150050376A (ko) 2015-05-08
US20160372169A1 (en) 2016-12-22
US20150117131A1 (en) 2015-04-30
US20180033471A1 (en) 2018-02-01
KR20170028344A (ko) 2017-03-13
KR101923811B1 (ko) 2018-11-29
US11043249B2 (en) 2021-06-22
US9812182B2 (en) 2017-11-07
US20200075068A1 (en) 2020-03-05
US20160035398A1 (en) 2016-02-04
US10475490B2 (en) 2019-11-12
US20210312960A1 (en) 2021-10-07
CN104599705B (zh) 2017-08-22
US11935620B2 (en) 2024-03-19

Similar Documents

Publication Publication Date Title
US8339861B2 (en) Method and apparatus of performing an erase operation on a memory integrated circuit
KR102031742B1 (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
US11100997B2 (en) Storage device, controller and method for operating controller for configuring super pages using program timing information
US11935620B2 (en) Memory devices with improved refreshing operation
US9595335B2 (en) Memory device and systems and methods for selecting memory cells in the memory device
JP6102146B2 (ja) 半導体記憶装置
KR20120005848A (ko) 불휘발성 메모리 장치 및 이의 소거 방법
US20080298134A1 (en) Method of reading configuration data in flash memory device
US11735260B2 (en) Semiconductor memory device
JP2006139895A (ja) Ｎａｎｄ型フラッシュメモリ素子の消去検証方法及びそのｎａｎｄ型フラッシュメモリ素子
JP2006294142A (ja) 不揮発性半導体記憶装置
US10141063B2 (en) Memory controller, memory device and method of operating
JP2019139827A (ja) 半導体記憶装置
WO2017047272A1 (ja) 半導体記憶装置および半導体記憶装置におけるデータ消去方法
US9336868B1 (en) Common plate switching reduction in resistive switching memory devices
KR20210111679A (ko) 반도체 메모리 장치 및 판독 방법
KR20200138894A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 장치
US9003105B2 (en) Semiconductor memory device and method for writing therein
JP2014164786A (ja) 不揮発性半導体記憶装置
US11881284B2 (en) Open translation unit management using an adaptive read threshold
CN103390426A (zh) 通过使用回复偏压来减少存储器中擦除干扰的方法与装置
KR20240061832A (ko) 마진 읽기 테스트 동작을 수행하는 플래시 메모리 및 그것을 포함하는 마진 읽기 테스트 시스템
CN115527591A (zh) 存储器装置中的部分块擦除操作
CN109215717A (zh) Nand型浮栅存储器的读取方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant