KR20150050376A - 메모리 장치 - Google Patents

메모리 장치 Download PDF

Info

Publication number
KR20150050376A
KR20150050376A KR1020140140933A KR20140140933A KR20150050376A KR 20150050376 A KR20150050376 A KR 20150050376A KR 1020140140933 A KR1020140140933 A KR 1020140140933A KR 20140140933 A KR20140140933 A KR 20140140933A KR 20150050376 A KR20150050376 A KR 20150050376A
Authority
KR
South Korea
Prior art keywords
memory cell
location
cell
matrix
current level
Prior art date
Application number
KR1020140140933A
Other languages
English (en)
Inventor
유에 더 치
쳉 시웅 쿠오
구 후안 리
치엔 인 리우
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20150050376A publication Critical patent/KR20150050376A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1677—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

리프레싱 동작을 이용하여 메모리 셀을 프로그래밍 및 소거하기 위한 방법 및 시스템이 개시된다. 시스템은 선택 모듈, 프로세싱 모듈, 및 리프레시 모듈을 포함한다. 방법에서, 메모리 장치 내의 복수의 메모리 셀들로부터 제 1의 표적 메모리 셀이 선택된다. 그 후에, 매트릭스의 라인에 속하는 표적 메모리 셀 및 위치 관련 메모리 셀로 선택 전압을 인가하는 것에 의해서, 매트릭스의 라인에 속하는 표적 메모리 셀이 프로그래밍 또는 소거된다. 이어서, 위치 관련 메모리 셀을 리프레시하기 위한 리프레싱 동작이 실시된다.

Description

메모리 장치{MEMORY DEVICES}
본 발명은 메모리 장치(memory devices)에 관한 것이다.
메모리 장치 내의 메모리 셀들은 사용자의 요구에 따라서 프로그래밍되거나 소거(erase)된다. 메모리 셀이 프로그래밍 또는 소거될 때, 고전압들이 메모리 셀의 비트 라인 및 워드 라인으로 인가되어, 메모리 셀이 로직 데이터 "0" 또는 "1"을 저장할 수 있게 한다. 메모리 셀이 판독(read)될 때, 메모리 셀의 출력 전류 또는 문턱값 전류가 검출되어 메모리 셀에 저장된 로직 데이터를 획득한다.
리프레싱 동작을 이용하여 메모리 셀을 프로그래밍 및 소거하기 위한 방법 및 시스템이 개시된다. 시스템은 선택 모듈, 프로세싱 모듈, 및 리프레시 모듈을 포함한다. 방법에서, 메모리 장치 내의 복수의 메모리 셀들로부터 제 1의 표적 메모리 셀이 선택된다. 그 후에, 매트릭스의 라인에 속하는 표적 메모리 셀 및 위치 관련 메모리 셀로 선택 전압을 인가하는 것에 의해서, 매트릭스의 라인에 속하는 표적 메모리 셀이 프로그래밍 또는 소거된다. 이어서, 위치 관련 메모리 셀을 리프레시하기 위한 리프레싱 동작이 실시된다.
이하와 같은 첨부 도면을 참조하여, 여러 가지 실시예들에 관한 이하의 구체적인 설명으로부터 개시 내용을 보다 완전하게 이해할 수 있을 것이다.
도 1은 본원 개시 내용의 일부 실시예들에 따른 비-휘발성 메모리 장치의 메모리 셀 어레이의 구성을 도시하는 회로도이다.
도 2는 리프레싱(refreshing) 동작으로 도 1에 도시된 메모리 셀 어레이의 메모리 셀들을 프로그래밍 및 소거하기 위한 단계들을 도시한 흐름도이다.
도 3a 내지 도 3c는 도 1에 도시된 메모리 셀 어레이의 메모리 셀들에 걸친 셀 전류 값들에 상응하는 비트 카운트 분포 곡선들을 도시한 개략도이다.
도 4는 본원 개시 내용의 일부 실시예들에 따른 리프레싱 동작으로 메모리 셀들을 프로그래밍 및 소거하기 위한 시스템을 도시한 개략도이다.
이하의 설명에서, 본원 개시 내용의 실시예들의 전반적인 이해를 제공하기 위해서, 구체적인 상세 내용들을 제시하였다. 그러나, 당업자는, 본원 개시 내용이 그러한 구체적인 상세 내용들 중 하나 이상이 없이도, 또는 다른 구성요소들과 조합되어 실시될 수 있다는 것을 이해할 것이다. 본원 개시 내용의 여러 가지 실시예들의 양태들을 불명료하게 하는 것을 방지하기 위해서, 주지의 구현들(implementations) 또는 동작들을 구체적으로 도시하거나 설명하지 않았다.
일반적으로, 본원 명세서에서 사용된 용어들은 업계에서의 그리고 각각 용어가 사용되는 구체적인 상황에서의 일반적인 의미를 가진다. 여기에서 설명된 임의 용어들의 예들을 포함하는, 이러한 명세서에서의 예들의 이용은 단지 설명을 위한 것이고, 임의의 예시된 용어의 또는 개시 내용의 범위 및 의미를 제한하지 않는다. 유사하게, 본원 개시 내용은 이러한 명세서에서 주어진 여러 가지 실시예들로 제한되지 않는다.
비록 여러 가지 요소들을 설명하기 위해서 "제 1", "제 2", 등의 용어들이 여기에서 사용될 수 있지만, 이러한 요소들은 이러한 용어들에 의해서 제한되지 않아야 한다는 것을 이해할 수 있을 것이다. 이러한 용어들은 하나의 요소를 다른 요소로부터 구분하기 위해서 사용된 것이다. 예를 들어, 실시예들의 범위를 벗어나지 않고도, 제 1 요소가 제 2 요소로서 지칭될 수 있을 것이고, 그리고, 유사하게, 제 2 요소가 제 1 요소로서 지칭될 수 있을 것이다. 여기에서 사용된 바와 같이, "및/또는"이라는 용어는 연관된 나열 항목들 중 하나 이상의 임의의 그리고 모든 조합들을 포함한다.
여기에서 사용된 바와 같이, "포함하는(comprising)", "구비하는(including)", "가지는(having)", "수용하는(containing)", "수반하는(involving)" 등의 용어들은 개방형(open-ended)인 것으로, 즉 포함하나 제한적이지는 않음을 의미하는 것으로 이해될 수 있을 것이다.
명세서 전반을 통한 "일 실시예" 또는 "실시예"에 대한 언급은, 실시예들과 관련하여 설명된 특별한 특징, 구조, 구현, 또는 특성이 본원 개시 내용의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 그에 따라, 명세서 전반을 통한 여러 개소들에서 "일 실시예에서" 또는 "실시예에서"의 문구들을 이용한 것들 모두가 반드시 동일한 실시예를 지칭하는 것은 아니다. 또한, 특별한 특징들, 구조들, 구현, 또는 특성들이 하나 이상의 실시예들에서 임의의 적합한 방식으로 조합될 수 있을 것이다.
도 1은 본원 개시 내용의 일부 실시예들에 따른 비-휘발성 메모리 장치의 메모리 셀 어레이(100)의 배열을 도시한 회로도이다. 비-휘발성 메모리 장치는, 설명을 위해서, 저항 랜덤 액세스 메모리(RRAM), 또는 전기적으로 소거가능한 및 프로그래밍이 가능한 리드-온리 메모리(EEPROM)이나, 이러한 것으로 제한되지는 않는다. 메모리 셀 어레이(100)는 매트릭스의 라인들로 배열된 메모리 셀들(C1,1-CM,N)을 포함한다. 라인들은 비트 라인들(BL1-BLN) 및 워드 라인들(WL1-WLM)을 포함한다. 메모리 셀들(C1,1-CM,N)의 각각의 하나가 비트 라인들(BL1-BLN) 중 상응하는 하나 및 워드 라인들(WL1-WLM)들 중 상응하는 하나에 전기적으로 연결된다. 예를 들어, 메모리 셀(C1 ,1)은 비트 라인(BL1) 및 워드 라인(WL1)에 전기적으로 연결된다. 달리 설명하면, 메모리 셀들(C1,1-CM,N)은 비트 라인들(BL1-BLN) 및 워드 라인들(WL1-WLM)의 각각의 교차부들에 위치된다.
도 2는 리프레싱 동작으로 메모리 셀을 프로그래밍/소거하기 위한 방법(200)을 도시한 흐름도이다. 도 2에 도시된 방법(200)은 도 1에 도시된 메모리 셀 어레이(100)의 메모리 셀들(C1,1-CM,N)을 제어하기 위해서 적용된다. 설명을 위해서, 방법(200)을 참조하여, 도 1의 메모리 셀 어레이(100)의 동작들을 이하에서 설명한다.
도 2를 참조하면, 방법(200)은 동작(202)에서 시작한다. 동작(202)에서, 메모리 셀들(C1 ,1-CM ,N) 중의 표적 메모리 셀(Ci ,j)이 선택되고 이어서 프로그래밍/소거된다. 표적 메모리 셀(Ci ,j)이 프로그래밍/소거될 때, 선택 전압들(VB, VW)이 비트 라인(BLj) 및 워드 라인(WLi) 상으로 각각 인가된다. 설명을 위해서, 표적 메모리 셀(C1 ,1)이 프로그래밍/소거될 때, 선택 전압들(VB, VW)이 비트 라인(BL1) 및 워드 라인(WL1) 상으로 각각 인가된다.
일부 실시예들에서, 만약 프로그램 동작을 표적 메모리 셀(Ci ,j) 상에서 실시하고자 한다면, 선택 전압들(VB, VW)이 모두 고-레벨 전압들(HV)로 셋팅된다. 일부 다른 실시예들에서, 만약 소거 동작을 표적 메모리 셀(Ci ,j) 상에서 실시하고자 한다면, 선택 전압(VB)이 고-레벨 전압(HV)으로 세팅되는 한편, 선택 전압(VW)은 저-레벨 전압(LV)으로 셋팅된다.
본원 개시 내용의 일부 실시예들에서, 고-레벨 전압(HV) 및 저-레벨 전압(LV)은, 예를 들어, 각각 7.8 V 및 0 V 이다. 고-레벨 전압(HV) 및 저-레벨 전압(LV)의 값들은 설명의 목적을 위해서 주어진 것들이다. 고-레벨 전압(HV) 및 저-레벨 전압(LV)의 다른 값들이 본원 개시 내용의 범위 내에 포함된다. 예시적으로, 고-레벨 전압(HV) 및 저-레벨 전압(LV)이 여러 가지 실시예들에 따라서 상응하게 조정될 수 있을 것이다.
동작(204) 중에, 동작 카운트(CNT)가 1이 되도록 초기화된다. 동작 카운트(CNT)는 메모리 셀들(C1 ,1-CM ,N) 중에서 리프레시된 메모리 셀들의 수와 관련된다. 설명을 위해서, 동작 카운트(CNT)는 비트 라인(BL1) 상의 메모리 셀들(C1,1-CM,1)로부터의 리프레시된 메모리 셀들의 수와 관련된다.
동작(206)에서, 비트 라인(BLj) 및 워드 라인(WLk)에 전기적으로 연결된 메모리 셀(Ck ,j)이 선택된다. 워드 라인(WLk)은 워드 라인(WLi)과 상이하다. 설명을 위해서, 비트 라인(WL1) 및 워드 라인(WL2)에 전기적으로 연결된 메모리 셀(C2 ,1)이 선택된다.
동작(208)에서, 선택된 메모리 셀(Ck ,j) 내에 저장된 데이터가 판독되고, 이어서 판독 데이터가 메모리 셀(Ck ,j)로 다시 기록된다. 설명을 위해서, 선택된 메모리 셀(C2 ,1) 내에 저장된 데이터가 판독되고, 이어서 선택된 메모리 셀(C2 ,1)로 다시 기록된다.
동작(210) 중에, 만약 선택된 메모리 셀(Ck ,j)이 프로그래밍된 메모리 셀이라면 선택된 메모리 셀(Ck ,j)의 셀 전류가 프로그래밍된 셀 확인 전류 셀(programmed cell verifying current cell)(PL) 보다 낮은지의 여부가 결정되고, 또는 만약 선택된 메모리 셀(Ck ,j)이 소거된 메모리 셀이라면 선택된 메모리 셀(Ck ,j)의 셀 전류가 소거된 셀 확인 전류 셀(EL) 보다 높은지의 여부가 결정된다. 설명을 위해서, 만약 선택된 메모리 셀(Ck ,j)이 프로그래밍된 메모리 셀이라면, 프로그래밍된 셀 확인 전류 레벨(PL)이 제공된다. 이어서, 메모리 셀(Ck ,j)의 셀 전류가 프로그래밍된 셀 확인 전류 레벨(PL) 보다 낮은지의 여부가 결정된다. 또한, 만약 메모리 셀(Ck ,j)이 소거된 메모리 셀이라면, 소거된 셀 확인 전류 레벨(EL)이 제공된다. 이어서, 메모리 셀(Ck ,j)의 셀 전류가 소거된 셀 확인 전류 레벨(EL) 보다 높은지의 여부가 결정된다. 설명을 위해서, 선택된 메모리 셀(C2 ,1)이 비트 라인(WL1) 및 워드 라인(WL2)에 전기적으로 연결된다.
선택된 메모리 셀(Ck ,j)이 프로그래밍된 경우에, 선택된 메모리 셀(Ck ,j)의 셀 전류가 프로그래밍된 셀 확인 전류 레벨(PL) 보다 높거나 그와 같을 때, 동작(212)이 실시된다. 동작(212)에서, 선택된 메모리 셀(Ck ,j)의 판독 데이터가 선택된 메모리 장치(Ck ,j)로 기록된다. 동작(212) 후에, 동작(210)이 다시 실시된다. 선택된 메모리 셀(Ck ,j)의 셀 전류가 프로그래밍된 셀 확인 전류 레벨(PL) 보다 낮아질 때까지, 선택된 메모리 셀(Ck ,j)의 데이터가 재-기록된다. 설명을 위해서, 선택된 메모리 셀(C2 ,1)이 비트 라인(WL1) 및 워드 라인(WL2)으로 전기적으로 연결된다.
선택된 메모리 셀(Ck ,j)이 소거된 경우에, 선택된 메모리 셀(Ck ,j)의 셀 전류가 소거된 셀 확인 전류 레벨(EL) 보다 낮거나 그와 같을 때, 동작(212)이 실시된다. 동작(212) 후에, 동작(210)이 다시 실시된다. 메모리 셀(Ck ,j)의 셀 전류가 소거된 셀 확인 전류 레벨(EL) 보다 높아질 때까지, 선택된 메모리 셀(Ck ,j)의 데이터가 재-기록된다. 설명을 위해서, 선택된 메모리 셀(C2 ,1)이 비트 라인(WL1) 및 워드 라인(WL2)에 전기적으로 연결된다.
이와 달리, 만약 프로그래밍된 메모리 셀(Ck ,j)의 셀 전류가 프로그래밍된 셀 확인 전류 레벨(PL) 보다 낮다는 결과 또는 소거된 메모리 셀(Ck ,j)의 셀 전류가 소거된 셀 확인 전류 레벨(EL) 보다 높다는 결과가 동작(210)에서 결정된다면, 동작(214)이 실시된다.
동작들(208-212)은 선택된 메모리 셀(Ck ,j) 내에 저장된 데이터를 리프레시하기 위해서 실시된다. 결과적으로, 프로그래밍된 메모리 셀(Ck ,j)의 셀 전류가 프로그래밍된 셀 확인 전류 레벨(PL) 보다 낮도록 보장되거나, 소거된 메모리 셀(Ck ,j)의 셀 전류가 소거된 셀 확인 전류 레벨(EL) 보다 높도록 보장된다.
동작(214)에서, 동작 카운트(CNT)가 1 만큼 증가된다.
동작(216)에서, 동작 카운트(CNT)가 N 보다 큰지 또는 그와 같은지의 여부가 결정된다. 만약 동작 카운트(CNT)가 N 보다 작다면, 동작(206)이 다시 실시된다. 설명을 위해서, 계수(k)가 1 만큼 증가되고(즉, k=k+1), 이어서 비트 라인(BLj) 및 워드 라인(WLk)으로 전기적으로 연결된 메모리 셀(Ck ,j)이 선택된다.
다른 한편으로, 만약 동작 카운트(CNT)가 N 보다 크거나 그와 같다면, 방법(200)이 종료된다. 이는, 표적 메모리 셀(Ci ,j)을 제외하고 동일한 비트 라인(BLj) 상의 모든 메모리 셀들(C1 ,j - CM ,j)이 모두 리프레시된 것을 의미한다.
도 3a-3c는 도 1에 도시된 메모리 셀 어레이(100)의 메모리 셀들(C1,1-CM,N)에 걸친 셀 전류 값들에 상응하는 비트 카운트 분포 곡선들을 도시한 그래프들이다. 도 3a에서, 표적 메모리 셀의 프로그래밍/소거에 앞서서, 메모리 셀 어레이(100)의 메모리 셀들에 걸친 셀 전류 값들에 상응하는 초기 비트 카운트 분포가 2개의 분포 곡선들(310 및 320)에 의해서 표시되어 있다.
분포 곡선(310)은 로지칼(logical) 데이터 "0"를 저장하는 프로그래밍된 메모리 셀들에 상응한다. 분포 곡선(310)에 상응하는 프로그래밍된 메모리 셀들의 셀 전류들은 모두 확인 전류 레벨(VL) 보다 낮다. 분포 곡선(320)은 로지칼 데이터 "1"을 저장하는 소거된 메모리 셀들에 상응한다. 분포 곡선(320)에 상응하는 소거된 메모리 셀들의 셀 전류들은 모두 확인 전류 레벨(VL) 보다 높다. 또한, 프로그래밍된 셀 확인 전류 레벨(PL) 및 소거된 셀 확인 전류 레벨(EL)이 기준치들로 셋팅된다. 확인 전류 레벨(VL), 프로그래밍된 셀 확인 전류 레벨(PL) 및 소거된 셀 확인 전류 레벨(EL)이 미리 결정된다.
충분한 판독 마진(margin)을 유지하기 위해서 그리고 분포 곡선들(310 및 320)이 확인 전류 레벨(VL) 보다 크게 확장되지 않도록 보장하기 위해서, 분포 곡선(310)에 상응하는 프로그래밍된 메모리 셀들의 셀 전류들이 프로그래밍된 셀 확인 전류 레벨(PL) 보다 낮아야 할 것이고, 분포 곡선(320)에 상응하는 소거된 메모리 셀들의 셀 전류들이 소거된 셀 확인 전류 레벨(EL) 보다 높아야 할 것이다.
일부 실시예들에서, 확인 전류 레벨(VL)이 20 ㎂ 이고, 프로그래밍된 셀 확인 전류 레벨(PL)이 10 ㎂이며, 소거된 셀 확인 전류 레벨(EL)은 40 ㎂이다. 확인 전류 레벨(VL)의 값들, 프로그래밍된 셀 확인 전류 레벨(PL) 및 소거된 셀 확인 전류 레벨(EL)은 설명 목적을 위해서 주어진 것이다. 다른 값들이 본원 개시 내용의 범위 내에서 고려된다. 확인 전류 레벨(VL), 프로그래밍된 셀 확인 전류 레벨(PL) 및 소거된 셀 확인 전류 레벨(EL)이 여러 가지 실시예들에 따라서 상응하게 조정된다는 것을 주목하여야 한다.
메모리 셀들을 몇 차례 프로그래밍/소거한 후에, 분포 곡선들(310 및 320)의 폭이 셀 전류 저하(degradation)에 의해서 확대된다. 도 3b에 도시된 바와 같이, 분포 곡선(310)의 폭이 프로그래밍된 셀 확인 전류 레벨(PL)에 걸쳐서 연장하고, 분포 곡선(320)의 폭이 소거된 셀 확인 전류 레벨(EL)에 걸쳐서 연장한다. 과다-연장된 영역들(310A 및 320A) 내의 메모리 셀들의 셀 전류들은 조정될 필요가 있는 셀 전류들을 포함한다. 도 2에 도시된 방법(200)은, 프로그래밍된 셀 확인 전류 레벨(PL) 보다 낮아지도록 과다-연장된 지역(310A) 내의 셀 전류들을 감소시키기 위해서, 그리고 과다 연장된 지역(320A) 내의 셀 전류들이 소거된 셀 확인 전류 레벨(EL) 보다 높아지도록 증가시키기 위해서 이용된다.
도 3c에 도시된 바와 같이, 방법(200)이 실시된 후에, 분포 곡선(310)의 셀 전류들 모두는 프로그래밍된 셀 확인 전류 레벨(PL) 보다 낮아지도록 제한되고, 분포 곡선(320)의 셀 전류들 모두는 소거된 셀 확인 전류 레벨(EL) 보다 높아지도록 제한된다. 프로그래밍된 셀 확인 전류 레벨(PL)이 확인 전류 레벨(VL) 보다 낮고 소거된 셀 확인 전류 레벨(EL)이 확인 전류 레벨(VL) 보다 높기 때문에, 프로그래밍된 그리고 소거된 메모리 셀들이 정확하게 확인된다.
본원 개시 내용의 방법(200)을 이용하는 것에 의해서, 메모리 셀 프로그래밍/소거 동작 후에 리프레싱 동작들이 메모리 셀들 상에서 실시되어, 셀 전류 저하를 없앤다. 셀 전류 저하가 없어지기 때문에, 메모리 셀들이 프로그래밍된/소거된 메모리 셀들로서 정확하게 확인되고, 잘못된 확인의 조건이 방지된다. 결과적으로, 메모리 장치의 내구성이 개선된다.
또한, 방법(200)의 리프레싱 동작들 후에, 프로그래밍된 메모리 셀들의 모든 셀 전류들이 프로그래밍된 셀 확인 전류 레벨(PL) 보다 낮도록 조정되고, 소거된 메모리 셀들의 모든 셀 전류들이 소거된 셀 확인 전류 레벨(EL) 보다 높도록 조정된다. 그에 따라, 메모리 장치의 큰 판독 마진이 달성된다.
예시적으로, 상기 실시예들은, 메모리 셀의 데이터가 정확하게 기록되었는지를 결정하기 위해서 메모리 셀의 셀 전류를 이용한다. 본원 개시 내용의 일부 실시예들에서, 메모리 셀의 셀 전압을 이용하여, 메모리 셀의 데이터가 정확하게 기록되었는지를 결정한다. 설명을 위해서, 본원 개시 내용의 일부 실시예들에서, 메모리 셀의 셀 전류를 결정하기 위해서 이용되는 동작(210)이 메모리 셀의 셀 전압을 결정하기 위해서 이용되는 동작으로 대체된다. 메모리 셀의 셀 전압을 확인하는 동작에서, 프로그래밍된 셀들에 대한 미리 결정된 확인 전압 레벨 또는 소거된 메모리 셀들에 대한 미리 결정된 확인 전압 레벨이 제공되고, 그 다음, 메모리 셀의 데이터가 정확하게 기록되었는지를 결정하도록, 미리 결정된 확인 전압 레벨이 메모리 셀의 셀 전압과 비교된다.
도 4를 참조하면, 리프레싱 동작으로 메모리 셀들을 프로그래밍 또는 소거하기 위한 시스템(400)이 본원 개시 내용의 일부 실시예들에 따라서 제공된다. 시스템(400)은 메모리 장치(410)에 전기적으로 연결되고 메모리 장치(410)를 제어하도록 구성된다. 일부 실시예들에서, 시스템(400)은 도 2에 도시된 방법(200)을 실시하도록 구성된다. 다시 말해서, 시스템(400)은 메모리 장치(410) 내의 셀들(A, B, C 및 D)과 같은 메모리 셀들 상에서 프로그래밍/소거 및 리프레싱 동작들을 실시한다. 설명을 목적으로, 메모리 장치(410)는, 저항 랜덤 액세스 메모리 또는 전기적으로 소거가능하고 프로그래밍 가능한 리드-온리 메모리와 같은 비-휘발성 메모리 장치이나, 이러한 것으로 제한되는 것은 아니다. 메모리 장치(410)는, 메모리 셀들이 매트릭스의 라인들로 배열된 메모리 셀 어레이(412)를 포함한다.
시스템(400)은 선택 모듈(402), 프로세싱 모듈(404) 및 리프레시 모듈(406)을 포함한다. 선택 모듈(402)은, 메모리 셀 어레이(412) 내에서 프로그래밍/소거하고자 하는 표적 메모리 셀(A)을 선택하도록 구성된다. 프로세싱 모듈(404)은 표적 메모리 셀(A)을 프로그래밍/소거하도록 구성된다. 표적 메모리 셀(A)을 프로그래밍하고자 할 때, 프로세싱 모듈(404)은 고-레벨 전압들(HV)을, 표적 메모리 셀(A)에 전기적으로 모두 연결된 비트 라인 및 워드 라인 내로 입력한다. 표적 메모리 셀(A)을 소거하고자 할 때, 프로세싱 모듈(404)은 고-레벨 전압들(HV)을 비트 내로 입력하고, 저-레벨 전압(VL)을 워드 라인 내로 입력한다.
리프레시 모듈(406)은 동일한 라인(비트 라인 또는 워드 라인) 내의 메모리 셀들을 표적 메모리 셀(A)로서 리프레시하도록 구성된다. 일부 실시예들에서, 동일한 비트 라인 내의 표적 메모리 셀(A)을 제외한 모든 메모리 셀들(예를 들어, 메모리 셀들(B, C 및 D))이 리프레시될 것이다. 예를 들어, 리프레시 모듈(406)은 메모리 셀(D)을 리프레시하기 위해서 동작들(208-212)을 실시한다. 메모리 셀(D) 내에 저장된 데이터가 판독되고, 이어서 판독 데이터가 메모리 셀(D) 내로 다시 기록된다. 리프레시 모듈(406)은, 메모리 셀(D)이 프로그래밍된 메모리 셀일 때 메모리 셀(D)의 셀 전류가 프로그래밍된 셀 확인 전류 레벨(PL) 보다 낮은 지를 결정하거나, 메모리 셀(D)이 소거된 메모리 셀일 때 메모리 셀(D)의 셀 전류가 소거된 셀 확인 전류 레벨(EL) 보다 높은 지를 결정한다.
메모리 셀(D)이 프로그래밍되는 경우에, 메모리 셀(D)의 셀 전류가 프로그래밍된 셀 확인 전류 레벨(PL) 보다 높거나 그와 같은 것으로 리프레시 모듈(406)이 결정할 때, 리프레싱 동작(예를 들어, 동작들(208-212))을 다시 실시하여 메모리 셀(D)을 리프레싱시킨다. 달리 설명하자면, 메모리 셀(D) 내에 저장된 데이터가 재판독되고, 이어서 재판독된 데이터가 메모리 셀(D)로 다시 재기록된다. 메모리 셀(D)의 셀 전류가 프로그래밍된 셀 확인 전류 레벨(PL) 보다 낮다는 것을 리프레시 모듈(406)이 결정할 때까지, 메모리 셀(D)의 데이터가 계속적으로 재-기록된다.
메모리 셀(D)이 소거되는 경우에, 메모리 셀(D)의 셀 전류가 소거된 셀 확인 전류 레벨(EL) 보다 낮거나 그와 같은 것으로 리프레시 모듈(406)이 결정할 때, 리프레싱 동작을 다시 실시하여 메모리 셀(D)을 리프레싱 시킨다. 달리 설명하자면, 메모리 셀(D) 내에 저장된 데이터가 재판독되고, 이어서 재판독된 데이터가 메모리 셀(D)로 다시 재기록된다. 메모리 셀(D)의 셀 전류가 소거된 셀 확인 전류 레벨(EL) 보다 높다는 것을 리프레시 모듈(406)이 결정할 때까지, 메모리 셀(D)의 데이터가 계속적으로 재-기록된다.
본원 개시 내용은, 표적 메모리 셀이 전기적으로 연결되는 동일한 비트 라인으로 전기적으로 연결되는 메모리 셀들에 대해 리프레싱 동작을 실시하는 것으로 제한되지 않는다. 설명을 위해서, 일부 실시예들에서, 리프레싱 동작은, 표적 메모리 셀이 전기적으로 연결된 동일한 워드 라인으로 전기적으로 연결된 메모리 셀들에 대해 대안적으로 실시된다. 대안적으로, 리프레싱 동작은 동일한 메모리 셀 어레이 내의 모든 메모리 셀들에서 실시된다.
일부 실시예들에 따라서, 본원 개시 내용은 방법을 개시한다. 이러한 방법에서, 메모리 장치 내의 매트릭스의 복수의 메모리 셀들로부터 표적 메모리 셀이 선택된다. 표적 메모리 셀은 프로그래밍 또는 소거된다. 표적 메모리 셀은 매트릭스의 라인에 속하고, 표적 메모리 셀을 프로그래밍 또는 소거하기 위한 동작은 표적 메모리 셀 및 그 매트릭스의 라인에 속하는 위치-관련 셀에 선택 전압을 인가한다. 제 1 리프레싱 동작이 실시되어 위치-관련 메모리 셀을 리프레시한다.
다른 실시예들에 따라서, 본원 개시 내용은 선택 모듈, 프로세싱 모듈, 및 리프레시 모듈을 포함하는 시스템을 개시한다. 선택 모듈은, 메모리 장치 내의 매트릭스 내에 배열된 복수의 메모리 셀들로부터 표적 메모리 셀을 선택하도록 구성된다. 프로세싱 모듈은 매트릭스의 라인에 속하는 표적 메모리 셀을 프로그래밍 또는 소거하도록 구성된다. 표적 메모리 셀을 프로그래밍 또는 소거하기 위한 동작은, 표적 메모리 셀 및 그 매트릭스의 라인에 속하는 위치-관련 메모리 셀로 선택 전압을 인가하는 단계를 포함한다. 리프레시 모듈은 위치-관련 메모리 셀 상에서 제 1 리프레시 동작을 실시하도록 구성된다. 제 1 리프레싱 동작은 위치-관련 메모리 셀 내에 저장된 데이터를 판독하는 단계 및 상기 데이터를 위치-관련 메모리 셀로 다시 기록하는 단계를 포함한다.
또 다른 실시예들에 따라서, 본원 개시 내용은 비-일시적인 컴퓨터-판독가능 매체를 포함하는 컴퓨터 프로그램 제품을 개시한다. 매체는, 프로세서에 의해서 실행될 때, 프로세서로 하여금 방법을 실행하도록 유도하는 저장된 명령어들을 가진다. 이러한 방법에서, 메모리 장치 내의 매트릭스의 복수의 메모리 셀들로부터 표적 메모리 셀이 선택된다. 표적 메모리 셀은 프로그래밍 또는 소거된다. 표적 메모리 셀은 매트릭스의 라인에 속하고, 표적 메모리 셀을 프로그래밍 또는 소거하기 위한 동작은 표적 메모리 셀 및 그 매트릭스의 라인에 속하는 위치-관련 셀에 선택 전압을 인가한다. 제 1 리프레싱 동작이 실시되어 위치-관련 메모리 셀을 리프레시한다. 제 1 리프레싱 동작은 위치-관련 메모리 셀 내에 저장된 데이터를 판독하는 단계 및 데이터를 위치-관련 메모리 셀로 다시 기록하는 단계를 포함한다.
비록 본원 실시예들 및 그들의 장점들을 구체적으로 설명하였지만, 첨부된 청구항들에 의해서 규정되는 바와 같은 개시 내용의 사상 및 범위로부터 벗어나지 않고도, 여러 가지 변화들, 치환들 및 변경들이 여기에서 이루어질 수 있다는 것을 이해하여야 할 것이다.
또한, 본원 개시 내용의 범위는 명세서에 기술된 프로세스, 기계, 제조, 물질의 조성, 수단, 방법들 및 단계들의 특별한 실시예들로 제한되지 않을 것이다. 본원의 개시 내용으로부터, 본원에서 개시된 상응하는 실시예들과 실질적으로 동일한 결과를 달성하는 또는 실질적으로 동일한 기능을 실시하는, 기존의 또는 추후에 개발되는 프로세스, 기계들, 제조, 물질의 조성, 수단, 방법들, 또는 단계들이 본원 개시 내용에 따라서 이용될 수 있을 것임을 당업자는 용이하게 이해할 수 있을 것이다. 따라서, 첨부된 청구항들은 그러한 프로세스들, 기계들, 제조, 물질의 조성들, 수단들, 방법들, 또는 단계들을 그 범위 내에 포함할 것이다.

Claims (10)

  1. 메모리 장치 내의 매트릭스의 복수의 메모리 셀들로부터 표적(target) 메모리 셀을 선택하는 단계;
    상기 매트릭스의 라인에 속하는 표적 메모리 셀 및 상기 매트릭스의 상기 라인에 속하는 제 1 위치 관련 셀에 선택 전압을 인가함으로써 상기 표적 메모리 셀을 프로그래밍 또는 소거(erase)하는 단계; 및
    상기 제1 위치 관련 메모리 셀을 리프레시하기 위한 제 1 리프레싱 동작을 수행하는 단계를 포함하는 방법.
  2. 제 1 항에 있어서, 상기 제 1 리프레싱 동작은,
    상기 제 1 위치 관련 메모리 셀에 저장된 데이터를 판독하는 단계; 및
    상기 데이터를 상기 제 1 위치 관련 메모리 셀에 다시 기록하는 단계
    를 포함하는 것인 방법.
  3. 제 2 항에 있어서, 상기 제 1 리프레싱 동작은,
    상기 제 1 위치 관련 메모리 셀의 전압 레벨이 미리 결정된 확인 전압 레벨(verifying voltage level)보다 낮은지 여부를 결정하는 단계; 및
    상기 전압 레벨이 상기 미리 결정된 확인 전압 레벨 이상일 때, 상기 데이터를 상기 제 1 위치 관련 메모리 셀에 다시 재기록하는 단계
    를 포함하는 것인 방법.
  4. 제 2 항에 있어서, 상기 제 1 리프레싱 동작은,
    상기 제 1 위치 관련 메모리 셀의 전류 레벨이 미리 결정된 확인 전류 레벨보다 낮은지 여부를 결정하는 단계; 및
    상기 전류 레벨이 상기 미리 결정된 확인 전류 레벨 이상일 때, 상기 데이터를 상기 제 1 위치 관련 메모리 셀에 다시 재기록하는 단계
    를 더 포함하는 것인 방법.
  5. 제 2 항에 있어서, 상기 제 1 리프레싱 동작은,
    상기 제 1 위치 관련 메모리 셀의 전압 레벨이 미리 결정된 확인 전압 레벨보다 높은지 여부를 결정하는 단계; 및
    상기 전압 레벨이 상기 미리 결정된 확인 전압 레벨 이하일 때, 상기 데이터를 상기 제 1 위치 관련 메모리 셀에 다시 재기록하는 단계
    를 더 포함하는 것인 방법.
  6. 제 2 항에 있어서, 상기 제 1 리프레싱 동작은,
    상기 제 1 위치 관련 메모리 셀의 전류 레벨이 미리 결정된 확인 전류 레벨보다 높은지 여부를 결정하는 단계; 및
    상기 전류 레벨이 상기 미리 결정된 확인 전류 레벨 이하일 때, 상기 데이터를 상기 제 1 위치 관련 메모리 셀에 다시 재기록하는 단계
    를 더 포함하는 것인 방법.
  7. 제 1 항에 있어서,
    복수의 하위 리프레싱(sub-refreshing) 동작들을 수행함으로써 상기 표적 메모리 셀 및 상기 제 1 위치 관련 메모리 셀을 제외한 상기 매트릭스의 상기 라인 내의 나머지 모든 제 2 위치 관련 메모리 셀들을 리프레시하기 위한 제 2 리프레싱 동작을 수행하는 단계를 더 포함하고,
    상기 복수의 하위 리프레싱 동작들의 각각은,
    상기 제 2 위치 관련 메모리 셀들 중 하나에 저장된 데이터를 판독하는 단계; 및
    상기 데이터를 상기 제 2 위치 관련 메모리 셀들 중 상기 하나에 다시 기록하는 단계
    를 포함하는 것인 방법.
  8. 메모리 장치 내의 매트릭스로 배열된 복수의 메모리 셀들로부터 표적 메모리 셀을 선택하도록 구성된 선택 모듈;
    상기 매트릭스의 라인에 속하는 상기 표적 메모리 셀을 프로그래밍 또는 소거하도록 구성된 프로세싱 모듈로서, 상기 표적 메모리 셀을 프로그래밍 또는 소거하기 위한 동작은 상기 매트릭스의 상기 라인에 속하는 위치 관련 메모리 셀 및 상게 표적 메모리 셀에 선택 전압을 인가하는 것을 포함하는 것인, 상기 프로세싱 모듈; 및
    상기 위치 관련 메모리 셀에 대해 제 1 리프레싱 동작을 수행하도록 구성된 리프레시 모듈을 포함하고,
    상기 제 1 리프레싱 동작은,
    상기 위치 관련 메모리 셀에 저장된 데이터를 판독하는 단계; 및
    상기 데이터를 상기 위치 관련 메모리 셀에 다시 기록하는 단계
    를 포함하는 것인 시스템.
  9. 제 8 항에 있어서,
    상기 복수의 메모리 셀들은 복수의 비트 라인들과 복수의 워드 라인들의 각각의 교차부들에 위치되는 것인 시스템.
  10. 비일시적인 컴퓨터 판독가능한 기록 매체에 있어서,
    상기 기록 매체는, 프로세서에 의해서 실행될 때, 상기 프로세서로 하여금,
    메모리 장치 내의 매트릭스의 복수의 메모리 셀들로부터 표적 메모리 셀을 선택하는 단계;
    상기 매트릭스의 라인에 속하는 상기 표적 메모리 셀 및 상기 매트릭스의 상기 라인에 속하는 제 1 위치 관련 셀에 선택 전압을 인가함으로써, 상기 표적 메모리 셀을 프로그래밍 또는 소거하는 단계; 및
    상기 제 1 위치 관련 메모리 셀을 리프레시하기 위한 제 1 리프레싱 동작을 수행하는 단계
    를 실행하도록 하는 저장된 명령어들을 갖는 것인 비일시적인 컴퓨터 판독가능한 기록 매체.
KR1020140140933A 2013-10-30 2014-10-17 메모리 장치 KR20150050376A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/067,907 2013-10-30
US14/067,907 US9208847B2 (en) 2013-10-30 2013-10-30 Memory devices with improved refreshing operations

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020170027606A Division KR101923811B1 (ko) 2013-10-30 2017-03-03 메모리 장치

Publications (1)

Publication Number Publication Date
KR20150050376A true KR20150050376A (ko) 2015-05-08

Family

ID=52995290

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140140933A KR20150050376A (ko) 2013-10-30 2014-10-17 메모리 장치
KR1020170027606A KR101923811B1 (ko) 2013-10-30 2017-03-03 메모리 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020170027606A KR101923811B1 (ko) 2013-10-30 2017-03-03 메모리 장치

Country Status (3)

Country Link
US (6) US9208847B2 (ko)
KR (2) KR20150050376A (ko)
CN (1) CN104599705B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9208847B2 (en) * 2013-10-30 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Memory devices with improved refreshing operations
JP2015204126A (ja) * 2014-04-16 2015-11-16 株式会社東芝 半導体記憶装置
JP7091372B2 (ja) 2017-11-06 2022-06-27 イルミナ インコーポレイテッド 核酸インデックス付け技術

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2728380A1 (fr) 1994-12-20 1996-06-21 Sgs Thomson Microelectronics Procede d'ecriture de donnees dans une memoire et memoire electriquement programmable correspondante
JPH0927199A (ja) 1995-07-07 1997-01-28 Hitachi Ltd 不揮発性記憶装置及びそのリフレッシュ方法
US6751127B1 (en) * 2002-04-24 2004-06-15 Macronix International, Co. Ltd. Systems and methods for refreshing non-volatile memory
US6894931B2 (en) 2002-06-20 2005-05-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP4133166B2 (ja) * 2002-09-25 2008-08-13 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP4104151B2 (ja) 2003-04-28 2008-06-18 スパンション エルエルシー 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のプログラム方法
JP4532405B2 (ja) * 2003-06-04 2010-08-25 富士通セミコンダクター株式会社 不揮発性半導体メモリ
US7342832B2 (en) * 2005-11-16 2008-03-11 Actel Corporation Bit line pre-settlement circuit and method for flash memory sensing scheme
KR100875292B1 (ko) * 2006-09-19 2008-12-23 삼성전자주식회사 플래시 메모리 장치 및 그것의 리프레쉬 방법
KR100830580B1 (ko) * 2006-10-20 2008-05-21 삼성전자주식회사 플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원방법
US7710777B1 (en) * 2006-12-20 2010-05-04 Marvell International Ltd. Semi-volatile NAND flash memory
US8938655B2 (en) * 2007-12-20 2015-01-20 Spansion Llc Extending flash memory data retension via rewrite refresh
JP5529858B2 (ja) * 2008-06-12 2014-06-25 サンディスク テクノロジィース インコーポレイテッド インデックスプログラミングおよび削減されたベリファイを有する不揮発性メモリおよび方法
US7859932B2 (en) * 2008-12-18 2010-12-28 Sandisk Corporation Data refresh for non-volatile storage
US9904436B2 (en) * 2009-08-11 2018-02-27 Pearl.com LLC Method and apparatus for creating a personalized question feed platform
CN102834870B (zh) * 2009-12-02 2016-03-30 美光科技公司 用于非易失性存储器的刷新架构及算法
US9208847B2 (en) * 2013-10-30 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Memory devices with improved refreshing operations
EP3404661B1 (en) * 2016-03-09 2023-12-27 Huawei Technologies Co., Ltd. Flash memory device refreshing method and apparatus

Also Published As

Publication number Publication date
US20160035398A1 (en) 2016-02-04
CN104599705A (zh) 2015-05-06
US9812182B2 (en) 2017-11-07
US11935620B2 (en) 2024-03-19
US20160372169A1 (en) 2016-12-22
CN104599705B (zh) 2017-08-22
US20210312960A1 (en) 2021-10-07
US10475490B2 (en) 2019-11-12
US9208847B2 (en) 2015-12-08
US20150117131A1 (en) 2015-04-30
US9455006B2 (en) 2016-09-27
KR101923811B1 (ko) 2018-11-29
KR20170028344A (ko) 2017-03-13
US11043249B2 (en) 2021-06-22
US20180033471A1 (en) 2018-02-01
US20200075068A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
US11935620B2 (en) Memory devices with improved refreshing operation
US20130336069A1 (en) Semiconductor memory device and method of operating the same
US9520184B2 (en) Method for writing in-system programming code into flash memory for better noise margin
US9489143B2 (en) Method for accessing flash memory and associated controller and memory device
TW201624488A (zh) 資料儲存裝置及其操作方法
US9595335B2 (en) Memory device and systems and methods for selecting memory cells in the memory device
US20150117104A1 (en) Semiconductor memory device
KR20200126563A (ko) 저장 장치, 컨트롤러 및 컨트롤러의 동작 방법
US9830992B1 (en) Operation method of non-volatile memory cell and applications thereof
JP6102146B2 (ja) 半導体記憶装置
US10216570B2 (en) Memory device and control method thereof
US20150070989A1 (en) Nonvolatile semiconductor memory device
US9478294B2 (en) Dummy memory erase or program method protected against detection
WO2017047272A1 (ja) 半導体記憶装置および半導体記憶装置におけるデータ消去方法
US9003105B2 (en) Semiconductor memory device and method for writing therein
JP5301020B2 (ja) 半導体装置
KR20110001058A (ko) 불휘발성 메모리 소자의 동작 방법
JP2008159134A (ja) 不揮発性半導体記憶装置
JP5496278B2 (ja) 半導体装置
JP2015069688A (ja) 半導体記憶装置
JP2014078306A (ja) 半導体記憶装置
JP2014021992A (ja) 不揮発性半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
A107 Divisional application of patent