JP2014078306A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2014078306A JP2014078306A JP2012226455A JP2012226455A JP2014078306A JP 2014078306 A JP2014078306 A JP 2014078306A JP 2012226455 A JP2012226455 A JP 2012226455A JP 2012226455 A JP2012226455 A JP 2012226455A JP 2014078306 A JP2014078306 A JP 2014078306A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- data
- control circuit
- memory cell
- verify
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
【課題】誤読み出しの確率を小さくすることが可能な半導体装置を提供する。
【解決手段】半導体装置は、複数のワード線、及び複数のビット線に接続された複数のメモリセルが配置されたメモリセルアレイと、制御回路とを具備し、前記制御回路は、書き込み動作において、複数のワード線のうち選択ワード線に第1電圧を与え、前記複数のビット線に前記複数のメモリセルに書き込むデータに応じて第2電圧、または、前記第2電圧よりも高い第3電圧を与え、前記制御回路は、前記書き込み動作の結果、前記複数のメモリセルのうち過書き込みされた第1メモリセルについて、前記第1メモリセルに接続されたビット線に前記第3電圧以上の第4電圧与え、前記選択ワード線に前記第4電圧よりも低い第5電圧を与える。
【選択図】図2
【解決手段】半導体装置は、複数のワード線、及び複数のビット線に接続された複数のメモリセルが配置されたメモリセルアレイと、制御回路とを具備し、前記制御回路は、書き込み動作において、複数のワード線のうち選択ワード線に第1電圧を与え、前記複数のビット線に前記複数のメモリセルに書き込むデータに応じて第2電圧、または、前記第2電圧よりも高い第3電圧を与え、前記制御回路は、前記書き込み動作の結果、前記複数のメモリセルのうち過書き込みされた第1メモリセルについて、前記第1メモリセルに接続されたビット線に前記第3電圧以上の第4電圧与え、前記選択ワード線に前記第4電圧よりも低い第5電圧を与える。
【選択図】図2
Description
本発明の実施形態は、半導体記憶装置に係わり、例えば分布を用いてデータを記憶する半導体記憶装置の書き込み動作に関する。
半導体記憶装置は、例えば、しきい値分布や抵抗分布にデータを割り当て、データを記憶している。ここで分布幅が広くなるとデータの誤読み出しの可能性が大きくなる。ここで、分布幅が広くなる原因の1つとして過書き込みが問題となってきている。
本実施形態は、誤読み出しの確率を小さくすることが可能な半導体装置を提供しようとするものである。
本実施形態の半導体装置の一例は、複数のワード線、及び複数のビット線に接続された複数のメモリセルが配置されたメモリセルアレイと、制御回路とを具備し、前記制御回路は、書き込み動作において、複数のワード線のうち選択ワード線に第1電圧を与え、前記複数のビット線に前記複数のメモリセルに書き込むデータに応じて第2電圧、または、前記第2電圧よりも高い第3電圧を与え、前記制御回路は、前記書き込み動作の結果、前記複数のメモリセルのうち過書き込みされた第1メモリセルについて、前記第1メモリセルに接続されたビット線に前記第3電圧以上の第4電圧与え、前記選択ワード線に前記第4電圧よりも低い第5電圧を与えることを特徴とする。
以下、本発明の実施の形態について、図面を参照して説明する。先ず、図1乃至図2を用いて、本実施形態に適用できる半導体装置の一例としてNAND型フラッシュメモリの構成を例に挙げて説明する。
図1は、NAND型フラッシュメモリの構成の一例を示すブロック図である。NAND型フラッシュメモリ100は、データを記憶するメモリセルMCをマトリクス状に配置してなるメモリセルアレイ1を備えている。このメモリセルアレイ1は、複数のビット線BL、複数のワード線WL、ソース線SRC、及び複数のメモリセルMCを含む。メモリセルMCは、1つのメモリセルにnビット(nは2以上の自然数)のデータDTを記憶することができる。
ホストまたはメモリコントローラHMから供給されたNAND型フラッシュメモリの動作を制御する各種コマンドCMD、アドレスADDはコマンド・アドレスバッファ7に、データDTは、データIOバッファ8にそれぞれ入力される。データIOバッファ8に入力されたデータは、データラッチ回路9に入力され、ビット線制御回路6によってセンスアンプ回路2に入力される。また、メモリセルアレイ1のメモリセルから読み出されたデータはセンスアンプによりデータが取り出され、データラッチ回路9に保持される。読み出されたデータは、データラッチ回路9からデータIOバッファ8を介してホストまたはメモリコントローラHMに出力される。
また、各種コマンドCMD及びアドレスADDは、ワード線制御回路3、及び、ビット線制御回路6にそれぞれ入力される。制御回路7は、ワード線制御回路3、電源回路4、ビット線制御回路6、コマンド・アドレスバッファ7、データIOバッファ8、データラッチ回路9及び検知回路10を制御する。制御回路7の制御により、電源回路4が書き込み、読み出し、消去に必要な電圧を発生させ、メモリセルアレイ1、ワード線制御回路3及びビット線制御回路6に電圧を供給する。ビット線制御回路6はビット線BLの電圧を制御し、ワード線制御回路3はワード線WLの電圧を制御する。コマンドCMD及びアドレスADDはビット線制御回路6、ワード線制御回路3に入力されメモリセルアレイ1の対応するメモリセルにデータを記憶し、読み出し、消去する。また、コマンドは、例えば、制御信号ALE(アドレス・ラッチ・イネーブル)、CLE(コマンド・ラッチ・イネーブル)、WE(ライト・イネーブル)、RE(リード・イネーブル)などである。
図2は、図1に示すメモリセルアレイ1の回路構成の一例を示している。メモリセルアレイ1には複数のメモリセルMCが配置されている。1つのNANDストリングNSは、ビット線方向に直列接続された例えば64個のメモリセルMCからなるメモリストリングと、選択トランジスタSD、SSとにより構成されている。なお、メモリストリングと選択トランジスタSDの間、メモリストリングと選択トランジスタSSの間にダミーメモリセルDMCが配置されていても良い。
NANDストリングNSはワード線方向に複数個配置(図2の例では、m+1個)され、NANDストリングNSの一端に複数のビット線BLのうち1つが接続され、他端には共通ソース線CELSRCが接続されている。なお、NANDストリングNSはワード線方向に複数個配置され、NANDストリングNSの一端に複数のビット線BLのうち1つが接続され、他端には共通ソース線CELSRCが接続されているとも言える。選択トランジスタSD、SSはそれぞれ選択ゲート線SGD、SGSに接続されている。ここで、NANDストリングNSがワード線方向に複数個配置された単位をブロックと称する。
ワード線WLはワード線方向に延び、ワード線方向に並ぶメモリセルMCを共通接続している。ワード線方向に接続されたメモリセルMCで1ページを構成する。メモリセルMCへの書き込みはページ単位で行われる。
図3は、センスアンプ回路2及びデータラッチ回路9の一例を示すブロック図である。
図3に示すように、センスアンプ回路2は複数のセンスアンプSAを有している。それぞれのセンスアンプは1本、または、2本のビット線に接続されている。それぞれのセンスアンプSAはノードN1に接続されている。ノードN1は4つのデータラッチ9−1、9−2、9−3及び9−4に接続されている。ここで、データラッチチ9−1、9−2、9−3及び9−4を総称して「データラッチ群DL」と称する場合がある。すなわち、データラッチ回路9にはセンスアンプSAと同じ数だけデータラッチ群DLを有している。
データラッチ9−4はノードN2に接続されている。ここで、ノードN2はスイッチ素子を介してデータ線に接続されている。このデータラッチ回路9はデータ線を介してデータIOバッファ8とデータのやりとりをしている。
例えば、1つのメモリセルに2ビットのデータを書き込む場合、データラッチ9−1は下位ページのデータを一時的に記憶し、データラッチ9−2は上位ページのデータを一時的に記憶し、データラッチ9−3はデータが正しく書き込まれたかどうかの判定データを一時的に記憶することができる。また、データラッチ9−4はキャッシュ用のデータラッチとして用いることができる。
また、ノードN1にはプリチャージ回路PGを接続することができる。プリチャージ回路PGは、例えば、一端がノードN1に接続され、他端が電源電圧に接続されたp型MOSトランジスタで構成することができる。p型MOSトランジスタのゲート電極(制御線)は制御回路7に接続され、制御回路7がノードN1の電圧を制御することができる。
図4は、センスアンプSAの一例を示す回路図である。図4に示すように、センスアンプは12個のトランジスタT1〜T12を有している。ここで、トランジスタT1〜T11はn型トランジスタであり、トランジスタT12はp型トランジスタである。ビット線BLはトランジスタT1及びトランジスタT2の一端に接続されている。トランジスタT1の他端はノードTDLに接続されている。また、トランジスタT2の他端は電源電圧に接続されている。ノードTDLにはトランジスタT3、T4及びT6の一端が接続されている。トランジスタT3の他端は電源電圧に接続されている。又トランジスタT6の他端はノードSENに接続されている。また、トランジスタT5の一端もノードSENに接続されている。トランジスタT12の一端は電源電圧Vddhに接続され、他端はトランジスタT4の他端、トランジスタT5の他端に接続されている。また、トランジスタT3のゲート電極(制御線)とトランジスタT12のゲート電極(制御線)は信号INVに接続されている。すなわち、トランジスタT3とトランジスタT12は一方がオンすると他方はオフするという関係にある。また、信号INVはデータラッチ9−3に記憶されたデータと連動している。例えば、データラッチ9−3に記憶されたデータがデータ“0”の場合はLレベルに対応し、データラッチ9−3に記憶されたデータがデータ“1”の場合はHレベルに対応する。
ノードSENはトランジスタT9の制御線、トランジスタT7、T10の一端に接続されている。トランジスタT9の一端は接地電圧に接続されている。ノードN3はトランジスタT9の他端とトランジスタT8の一端とに接続されている
トランジスタT7の他端はノードN1に接続されている。また、ノードN1はトランジスタT11の制御線に接続されている。トランジスタT11の一端はトランジスタT10の他端に接続され、トランジスタT11の他端は接地電圧に接続されている。
トランジスタT7の他端はノードN1に接続されている。また、ノードN1はトランジスタT11の制御線に接続されている。トランジスタT11の一端はトランジスタT10の他端に接続され、トランジスタT11の他端は接地電圧に接続されている。
ここで、トランジスタT7〜T11は演算回路COLCを構成している。演算回路COLCはノードSEN及びノードN1のNOT演算や、ノードSENとノードN1(データラッチ群に受け渡すデータ)のAND演算などを行うことができる。
センスアンプSAのセンス動作について説明する。まず、制御回路7はトランジスタT1、T4及びT12をオンする。ここで、データラッチ9−3に記憶されたデータがデータ“0”の場合、信号INVがLレベルになることにより、トランジスタT3をオフしトランジスタT12をオンさせる。その結果、電圧VddhトランジスタT12、T4、T1を介してビット線に供給され、ビット線BLがプリチャージされる。なお、データラッチ9−3に記憶されたデータがデータ“1”の場合、信号INVをHレベルになることにより、トランジスタT3がオンしトランジスタT12がオフする。その結果、ビット線BLはプリチャージされずに接地電圧Vssが与えられる。
次に、制御回路7はトランジスタT5をオンする。その結果、ノードSENがプリチャージされる。次に、制御回路7はトランジスタT6をオンする。
この時、メモリセルMCがデータ“1”を記憶している場合、ビット線BLが放電される。例えば、メモリセルMCのしきい値電圧が読み出し電圧、ベリファイ電圧などよりも低い場合である。その結果、ノードSENはLレベルに低下する。また、データラッチ9−3に記憶されたデータがデータ“1”の場合、信号INVがHレベルになることにより、ノードSENはLレベルに低下する。その後、トランジスタT6が閉じ、ノードSENにデータが保持される。なお、ランジスタT6が閉じる時、トランジスタT7、T8及びT10もオフしている。
一方、メモリセルMCがデータ“0”を記憶している場合、ビット線BLは放電されない。例えば、メモリセルMCのしきい値電圧が読み出し電圧、ベリファイ電圧などよりも高い場合である。
その後、トランジスタT6が閉じ、ノードSENにデータが保持される。なお、ランジスタT6が閉じる時、トランジスタT7、T8及びT10もオフしている。
制御回路7は、トランジスタT7〜T11を制御することにより、ノードSENとノードN1間のデータの受け渡しや、ノードSEN及びノードN1の演算を行うことができる。
次に、図5を用いて、本実施形態に係るNAND型フラッシュメモリのデータの書き込み方法を説明する。書き込み動作は、書き込み電圧を印加するプログラム動作とプログラム動作後にメモリセルMCのしきい値電圧を確認するベリファイ動作を有する。なお、ベリファイ動作はプログラム動作後に必ず行われる必要が無く、複数回のプログラム動作後に1回行うなど、種々の変更が可能である。
例えば、1つのメモリセルMCに2ビットを記憶する場合、図5(b)に示すように複数のメモリセルMCのしきい値は4つのしきい値分布を有する。ここで、しきい値電圧が低い方から“E”レベル(消去状態)、“A”レベル、“B”、レベル“C”レベルとする。ここで、NAND型フラッシュメモリは、書き込み動作として、電荷蓄積層間のカップリングによるしきい値変動を低減するために、いわゆるLM書き込み方式を用いる場合がある。
LM書き込み方式は、例えば、1つのメモリセルMCに2ビット(4値)のデータを記憶する場合、下位ページと上位ページに分けて書き込みを行う方式である。図5(a)(b)にメモリセルMCのしきい値分布の一例を示す。
まず、図5(a)に示すように、下位ページのデータ書き込みにおいて、制御回路は2つのしきい値分布を有するよう書き込み電圧を制御する。ここで、データ“1”とデータ“0”が書き込まれることになる。データ“0”を最終的な4値分布における、“A”レベルと“B”レベルの中間しきい値レベルであるLMレベルに割り当てられる。データ“1”は消去状態である“E”レベルに割り当てられる。また、下位ページの“LM”レベルのベリファイ動作は、ベリファイ電圧VCG_LMVで行われる。なお、“LM”レベルの読み出しは、“E”レベルと“LM”レベルの間の電圧である読み出し電圧VCG_AR1で行われる。この電圧は、“E”レベルと“LM”レベルの間の電圧である読み出し電圧と同じにすることができる。
下位ページのデータ書き込み後に上位ページのデータ書き込みが行われる。図5(b)に示すように上位ページの書き込みにおいて、制御回路7は4つのしきい値分布を有するよう書き込み電圧を制御する。“A”レベルは消去状態である“E”レベルからしきい値電圧を変化させ、“B”及び“C”レベルは“LM“レベルからしきい値電圧を変化させる。これにより、4つのしきい値分布が実現できる。なお、データはデータ”11“が”E“レベルに、データ”01“が”A“レベルに、データ”00“が”B“レベルに、データ”10“が”C“レベルに割り当てられる。ここで、データ”**“の右側が下位ページのデータを表し、左側が上位ページのデータを表す。また、上位ページの“A”、“B”及び“C”レベルのベリファイ動作は、それぞれベリファイ電圧VCG_AV、VCG_BV、VCG_CV(VCG_AV<VCG_BV<VCG_CV)で行われる。
ここで、上位ページのデータ書き込み時にメモリセルMCの過書き込みが問題となる場合がある。しきい値分布の数が多くなると各しきい値分布間が狭くなっている。そのため、メモリセルMCに過書き込みが発生すると、しきい値分布の上限が、電圧が高い側に隣接するしきい値分布の下限と重複してしまう。そこで、本実施の形態では、ベリファイ動作をしきい値分布の下限だけではなく、しきい値分布の上限に対してもベリファイ動作を行う。また、しきい値分布の上限がベリファイ電圧を超えてしまった場合、制御回路7は弱消去動作を行う。
(第1の実施形態)
図6に第1の実施形態に係る上位ページの書き込み動作のフローチャートの一例を示す。制御回路7及びワード線制御回路3が複数のワード線のうち1つのワード線WLを選択する(選択ワード線WLsと称する場合がある)。
図6に第1の実施形態に係る上位ページの書き込み動作のフローチャートの一例を示す。制御回路7及びワード線制御回路3が複数のワード線のうち1つのワード線WLを選択する(選択ワード線WLsと称する場合がある)。
ステップST1において、制御回路7は、データIOバッファ8から書き込みデータをデータラッチ回路9に配置されたデータラッチ9−2に保存する。ステップST2において、制御回路7は、選択ワード線WLsに接続されたメモリセルMC(選択メモリセルMCsと称する場合がある)から下位ページに記憶されたデータを読み出し、反転データをラッチ9−1に記憶する。ここで、センスアンプSAのノードSENは“E”レベル、“A”レベルの場合はデータ“0“となり“B“レベル、“C“レベルの場合はデータ”1“となる。ステップST2時におけるデータラッチの状態を図7に示す。なお、データラッチ9−3はダミーデータとしてデータ”0“が記憶されている。
ステップST4において、制御回路7は、“A”レベルのベリファイ動作を行う。制御回路7は、ベリファイ電圧VCG_AVを選択ワード線WLsに与え、選択メモリセルMCsからデータを読み出す。ここで、選択メモリセルMCsのしきい値電圧がベリファイ電圧VCG_AVより大きい場合、ノードSENがデータ“1”となり、選択メモリセルMCsのしきい値電圧がベリファイ電圧VCG_AV以下の場合、ノードSENがデータ“0”となる。ここで、制御回路7及びビット線制御回路6は、しきい値電圧が“A”レベルに設定されるメモリセルMCに接続されたデータラッチ回路9−3のみに、ノードSENからのデータを記憶するように演算を行う。一方、制御回路7は、しきい値電圧が“A”レベル以外に設定されるメモリセルMCに接続されたデータラッチ9−3にはデータ“1”が記憶されるように演算を行う。ステップST4時におけるデータラッチの状態を図8に示す。ベリファイ動作において、Pass、Failとは、メモリセルMCのしきい値電圧がベリファイ電圧より大きい場合にPass、メモリセルMCのしきい値電圧がベリファイ電圧以下となった場合にFailである。ステップST4における演算例としては、“データ9−2|SEN”が挙げられる。ここで、データ9−1、9−2、9−3はそれぞれデータラッチ9−1、9−2、9−3に記憶されたデータ、SENはノードSENに記憶されたデータ、“|”は論理和、“&”は論理積、“〜”は反転を示す。なお、以下の演算においても同様である。
同様にして、ステップST5において、制御回路7及びビット線制御回路6は、“B”レベルのベリファイ動作を行い、ステップST6において“C”レベルのベリファイ動作を行う。ステップST5、ST6時におけるデータラッチの状態を図9に示す。ステップST5における演算例としては、“(データ9−1|SEN)&データ9−3”が挙げられる。ステップST6における演算例としては、“((データ9−1&データ9−2)|〜データ9−2|SEN)&データ9−3”が挙げられる。
ステップST7において、制御回路7及び検知回路10は各ベリファイ動作の結果に基づきベリファイ判定をおこなう。ここで、データラッチ9−3に記憶されたデータが全てデータ“1”、または、データ“1”の数が一定の数より多くなるとステップST8に進む(ベリファイパス:ST7のYes)。ここで、一定の数とはECC(error correction code)で救済できるエラービット数を考慮した数にすることができる。一方、データラッチ9−3に記憶されたデータにデータ“0”がある場合、または、データ“1”の数が一定の数以下の場合はステップST3に進む(ベリファイフェイル:ST7のNo)。
ステップST3において、制御回路7はプログラム動作を行う。制御回路7及びビット線制御回路6は、データラッチ9−3に記憶されたデータをノードSENに移動させる。制御回路7は、選択されているブロックの選択ゲート線SGDに電圧Vsgd(例えば、3.5V)を、選択ワード線WLsに書き込み電圧VPGM(例えば、20V)、選択ワード線WLs以外の非選択ワード線WLnsに通過電圧Vm(例えば、5V)を印加する。ここで、ノードSENがデータ“0”である場合ビット線BLが接地電圧Vssに設定される。このため、メモリセルのチャネルが接地電圧Vss、選択ワード線WLsが書き込み電圧VPGMとなるため、メモリセルMCに電荷が注入される。一方、ノードSENがデータ“1”である場合ビット線BLが電圧Vdd(例えば、2.5V)に設定される。ビット線が電圧Vddである場合、いわゆるセルフブーストにより、例えば、書き込み電圧VPGM/2程度になる。このため、メモリセルMCには電荷が注入されない。
その結果、データラッチ9−3に保持されたデータがデータ“0”である時、メモリセルMCのしきい値電圧が上昇し、データラッチ9−3に保持されたデータがデータ“1”である時、メモリセルMCのしきい値電圧はほとんど変化しない。
また、プログラム動作を行った回数“n回”をデータラッチ等に記憶しておく。このデータラッチはNAND型フラッシュメモリ100のいずれかの領域に配置されていればよい。また、プログラム動作を行った回数“n回”はホストまたはメモリコントローラHMが記憶しても良い。また、制御回路7はプログラム動作を行う回数が増える毎にプログラム電圧VPGMを高くすることができる。
また、制御回路7はステップST3の終了後、ベリファイ動作(ステップST4〜ST6)を行う。その後、制御回路7はベリファイ判定(ステップST7)をおこない、ベリファイパスするまでステップST3〜ST6の動作を繰り返す。
ステップST8において、制御回路7はプログラム動作を行った回数が0回であるか否かを判定する。ここで、”n”が0である場合は上位ページの書き込み動作を終了する(ST8のYes)。一方、”n”が1以上である場合はステップST9に進む(ST8のNo)。なお、ステップST9に進む際に、制御回路7は“n”を初期状態の0に戻す。
ステップST9〜ST11は弱消去動作におけるベリファイ動作である。以降、弱消去ベリファイ動作と称する場合がある。この弱消去ベリファイ動作では、過書き込みのメモリセルMCを検知することを目的としている。ステップST9において、制御回路7は、“E”レベルの弱消去ベリファイ動作を行う。まず、制御回路7はデータラッチ9−3のデータを消去する。なお、制御回路7はデータラッチ9−1、9−2のデータは保持する。弱消去ベリファイ動作の演算に用いるためである。
制御回路7は、弱消去ベリファイ電圧VCG_EUを選択ワード線WLsに与え、選択メモリセルMCsからデータを読み出す。選択メモリセルMCsのしきい値電圧が弱消去ベリファイ電圧VCG_AUより大きい場合、ノードSENがデータ“1”となり、選択メモリセルMCsのしきい値電圧が弱消去ベリファイ電圧VCG_EU以下の場合、ノードSENがデータ“0”となる。
ここで、制御回路7及びビット線制御回路6は、しきい値電圧を“E”レベルに保持するメモリセルMCに接続されたデータラッチ回路9−3のみに、ノードSENからのデータを記憶するように演算を行う。一方、制御回路7は、しきい値電圧を“E”レベルに保持するメモリセルMC以外のメモリセルMCに接続されたデータラッチ9−3にはデータ“1”が記憶されるように演算を行う。
ステップST9時におけるデータラッチの状態を図10に示す。弱消去ベリファイ動作において、Pass、Failとは、メモリセルMCのしきい値電圧が弱消去ベリファイ電圧より小さい場合にPass、メモリセルMCのしきい値電圧が弱消去ベリファイ電圧より大きくなった場合にFailである。ステップST9における演算例としては、“〜(データ9−1&データ9−2&SEN)”が挙げられる。
同様にして、ステップST10において、制御回路7及びビット線制御回路6は、“A”レベルの弱消去ベリファイ動作を行い、ステップST11において“B”レベルの弱消去ベリファイ動作を行う。ステップST10、ST11時におけるデータラッチの状態を図11に示す。ステップST10における演算例としては、“(データ9−1〜&SEN)&データ9−3”が挙げられる。ステップST11における演算例としては、“(〜(〜データ9−2&SEN))&データ9−3”が挙げられる。
ステップST12において、制御回路7及び検知回路10は各弱消去ベリファイ動作の結果に基づき弱消去ベリファイ判定をおこなう。ここで、データラッチ9−3に記憶されたデータが全てデータ“1”、または、データ“1”の数が一定の数より多くなるとステップST14に進む(弱消去ベリファイパス:ST12のYes)。ここで、一定の数とはECC(error correction code)で救済できるエラービット数を考慮した数にすることができる。一方、データラッチ9−3に記憶されたデータにデータ“0”がある場合、または、データ“1”の数が一定の数以下の場合はステップST13に進む(弱消去ベリファイフェイル:ST12のNo)。
ステップST13において、制御回路7は弱消去動作を行う。弱消去動作を、図12及び図13を用いて説明する。図12は弱消去動作の各電圧のタイミングチャートの一例である。図13はNANDストリングNSのビット線方向に沿った断面図と電圧の関係の一例を示す図である。この弱消去動作では、過書き込みされたメモリセルMCのしきい値電圧を下げ、しきい値分布の上限を低くし、しきい値分布の幅を狭くすることを目的としている。
図12に示すように、時刻t1において、制御回路7及びビット線制御回路6は、データラッチ9−3に記憶されたデータをノードSENに移動させる。その結果、データラッチ9−3に記憶されたデータがデータ“0”であればビット線BLの電圧が接地電圧Vssに、データラッチ9−3に記憶されたデータがデータ“1”であれば電圧Vddに制御される。
なお、制御回路7は共通ソース線CELSRC、選択ゲート線SGSは接地電圧Vssに固定することができる。また、制御回路7は選択ゲート線SGSに時刻t1と時刻t3の間において、電圧Vdd以上の電圧Vsgdを与えることができる。
時刻t2において、制御回路7及びワード線制御回路3は、選択ワード線WLs及び非選択ワード線WLnsに中間電圧Vmを与える。中間電圧Vmはビット線BLに印加された接地電圧Vss及び電圧Vddを選択メモリセルMCsのチャネルCCに転送できる電圧である。例えば、中間電圧Vmは、メモリセルMCのしきい値電圧にかかわらずオンする電圧(5V)にすることができる。この結果、選択メモリセルMCsのチャネルCC付近にビット線BLに印加された電圧を転送することができる。
時刻t3において、制御回路7及びワード線制御回路3は、選択ワード線WLsに弱消去電圧VPGNを与える。ここで、弱消去電圧VPGNは電圧Vddが転送されたメモリセルMCsのチャネルCCと選択ワード線WLs間の電位差により、メモリセルMCsの電荷蓄積層からチャネルCCに電荷を引き抜くことができる電圧である。一方、弱消去電圧VPGNは接地電圧Vssが転送されたメモリセルMCsのチャネルCCと選択ワード線WLs間の電位差ではメモリセルMCsの電荷蓄積層から電荷が引き抜かれない電圧である。例えば、弱消去電圧VPGNは0V以下の電圧(例えば−3V)にすることができる。
このように、データラッチ9−3に記憶されたデータに応じてビット線電圧を変更することにより、しきい値分布の上限が弱消去ベリファイ電圧を超えたメモリセルMCのみ電荷を引き抜くことができる。その結果、しきい値分布の上限が弱消去ベリファイ電圧を超えたメモリセルMCのみしきい値電圧を低くすることができる。
時刻t4において、制御回路7及びワード線制御回路3は、ワード線WLに印加された電圧を接地電圧Vssにする。時刻t5において、制御回路7及びビット線制御回路6は、ビット線に印加された電圧を接地電圧Vssにする。その結果、弱消去動作が終了する。なお、ワード線WLに印加された電圧をビット線BLに印加された電圧よりも早く立ち下げることにより、非選択ワード線WLnsとセルチャネルCC間の電位差を小さくすることができ、誤書き込みを防止することができる。
また、弱消去動作を行った回数“k回”をデータラッチ等に記憶しておく。このデータラッチはNAND型フラッシュメモリのいずれかの領域に配置されていればよい。また、プログラム動作を行った回数はホストまたはメモリコントローラHMが記憶しても良い。また、制御回路7は弱消去動作を行う回数が増える毎に弱消去電圧VPGNを低くすることができる。
また、制御回路7はステップST13の終了後、弱消去ベリファイ動作(ステップST9〜ST11)を行う。その後、制御回路7はベリファイ判定(ステップST12)をおこない、弱消去ベリファイパスするまでステップST9〜ST13の動作を繰り返す。
ステップST14において、制御回路7は弱消去動作を行った回数が0回であるか否かを判定する。ここで、”k”が0である場合は上位ページの書き込み動作を終了する(ST14のYes)。一方、”k”が1以上である場合はステップST4に進む(ST14のNo)。これは、弱消去動作により、メモリセルMCのしきい値電圧が下がりすぎ、メモリセルMCのしきい値電圧がベリファイ電圧より低くなっているかどうか確認するためである。その結果、メモリセルMCのしきい値電圧を正確に設定することができる。すなわち、プログラム動作の終了後に1回も弱消去動作を行っていない場合に上位ページの書き込み動作が終了する。
また、ステップST14のNoの場合、制御回路7はステップST4を行う前にデータラッチ9−3のデータを消去する。なお、制御回路7はデータラッチ9−1、9−2のデータは保持する。ベリファイ動作の演算に用いるためである。また、ステップST9に進む際に、制御回路7は“k”を初期状態の0に戻す。
ステップST14において、弱消去動作が行われていた場合で、続くベリファイ動作ST4〜ST7においてベリファイパスと判断された場合、弱消去動作にプログラム動作を行っていない。プログラム動作回数“n回”が初期値の0回となっているため、ステップST8でYesと判断され上位ページの書き込み動作が終了する。一方、ベリファイ動作ST4〜ST7においてベリファイフェイルと判断された場合、プログラム動作(ステップST3)が行われ、ステップST4〜ST14の動作が行われる。
(効果)
第1の実施形態において、弱消去ベリファイ動作を用いることにより、プログラム動作で過書き込みされたメモリセルMCを検知することができる。また、過書き込みされたメモリセルMCについて弱消去動作をおこなうことでしきい値分布の幅を狭くすることができる。故に、隣接するしきい値分布の間隔を広くすることができる。その結果、データの誤読み出しの可能性を小さくすることができる。
第1の実施形態において、弱消去ベリファイ動作を用いることにより、プログラム動作で過書き込みされたメモリセルMCを検知することができる。また、過書き込みされたメモリセルMCについて弱消去動作をおこなうことでしきい値分布の幅を狭くすることができる。故に、隣接するしきい値分布の間隔を広くすることができる。その結果、データの誤読み出しの可能性を小さくすることができる。
(第2の実施形態)
第2の実施形態は、ベリファイ動作と弱消去ベリファイ動作を同時に行うものである。また、プログラム動作と弱消去動作を連続して行うこともできる。また、第1の実施例と同様の構成はその説明を省略する。
第2の実施形態は、ベリファイ動作と弱消去ベリファイ動作を同時に行うものである。また、プログラム動作と弱消去動作を連続して行うこともできる。また、第1の実施例と同様の構成はその説明を省略する。
図14は、第2の実施形態に係るセンスアンプ回路2及びデータラッチ回路9の一例を示すブロック図である。
図14に示すように、第1の実施形態のデータラッチ回路9に対して、データラッチ9−5が追加されている。すなわち、ノードN1は5つのデータラッチ9−1、9−2、9−3、9−4及び9−5に接続されている。ここで、データラッチ9−1、9−2、9−3、9−4及び9−5を総称して「データラッチ群DL」と称する場合がある。
例えば、1つのメモリセルに2ビットのデータを書き込む場合、データラッチ9−3はベリファイ動作の判定データを一時的に記憶することができる。また、データラッチ9−5は弱消去ベリファイ動作の判定データを一時的に記憶することができる。このように、2つの判定データ記憶ラッチを有することにより、ベリファイ動作と弱消去ベリファイ動作を同時に行うことができる。
図15に、第2の実施形態に係る上位ページの書き込み動作のフローチャートを示す。ステップST21、ST22は、第1の実施形態のステップST1、ST2と同様の動作である。
ステップST24において、制御回路7は、“A”レベルのベリファイ動作と“E”レベルの弱消去ベリファイ動作を行う。制御回路7は、ベリファイ電圧VCG_AVを選択ワード線WLsに与え、選択メモリセルMCsからデータを読み出す。ここで、選択メモリセルMCsのしきい値電圧がベリファイ電圧VCG_AVより大きい場合、ノードSENがデータ“1”となり、選択メモリセルMCsのしきい値電圧がベリファイ電圧VCG_AV以下の場合、ノードSENがデータ“0”となる。ここで、制御回路7及びビット線制御回路6は、しきい値電圧が“A”レベルに設定されるメモリセルMCに接続されたデータラッチ回路9−3のみに、ノードSENからのデータを記憶するように演算を行う。一方、制御回路7は、しきい値電圧が“A”レベル以外に設定されるメモリセルMCに接続されたデータラッチ9−3にはデータ“1”が記憶されるように演算を行う。
次に、制御回路7は、弱消去ベリファイ電圧VCG_EUを選択ワード線WLsに与え、選択メモリセルMCsからデータを読み出す。選択メモリセルMCsのしきい値電圧が弱消去ベリファイ電圧VCG_AUより大きい場合、ノードSENがデータ“1”となり、選択メモリセルMCsのしきい値電圧が弱消去ベリファイ電圧VCG_EU以下の場合、ノードSENがデータ“0”となる。ここで、制御回路7及びビット線制御回路6は、しきい値電圧を“E”レベルに保持したいメモリセルMCに接続されたデータラッチ回路9−5のみに、ノードSENからのデータを記憶するように演算を行う。一方、制御回路7は、しきい値電圧を“E”レベルに保持したいメモリセルMC以外のメモリセルMCに接続されたデータラッチ9−5にはデータ“1”が記憶されるように演算を行う。
ここで、ベリファイ動作と弱消去ベリファイ動作を同時に行っている。言い換えれば、制御回路7は、ベリファイ動作の結果と弱消去ベリファイ動作の結果を連続してデータラッチ9−3、9−5に記憶している。すなわち、制御回路7は、ベリファイ動作と消去ベリファイ動作の間にプログラム動作や弱消去動作を行わない。その結果、上位ページ書き込み動作を簡略化することができる。また、ベリファイ電圧としきい値電圧が低い方に隣接するしきい値分布の弱消去ベリファイ電圧を同じにすることができる。例えば、ベリファイ電圧VCG_AVと弱消去ベリファイ電圧VCG_EUを同じ値にすることができる。その結果、ベリファイ動作と弱消去ベリファイ動作を同時に行うことができ、さらに動作を簡略化することができる。
ステップST24時におけるデータラッチの状態を図16に示す。ステップST24における演算例としては、ベリファイ動作の判定データを記憶するデータラッチ9−3に対しては“データ9−2|SEN”が挙げられる。また、弱消去ベリファイ動作の判定データを記憶するデータラッチ9−5に対しては“〜(データ9−1&データ9−2&SEN)”が挙げられる。ここで、図16のV−Pass、V−Failとは、メモリセルMCのしきい値電圧がベリファイ電圧より大きい場合にV−Pass、メモリセルMCのしきい値電圧がベリファイ電圧以下となった場合にV−Failである。また、W−Pass、W−FailとはメモリセルMCのしきい値電圧が弱消去ベリファイ電圧より小さい場合にW−Pass、メモリセルMCのしきい値電圧が弱消去ベリファイ電圧以上となった場合にW−Failである。
同様にして、ステップST25において、制御回路7及びビット線制御回路6は、“B”レベルのベリファイ動作及び“A”レベルの弱消去ベリファイを行い、ステップST6において“C”レベルのベリファイ動作及び“B”レベルの弱消去ベリファイを行う。ステップST25、ST26時におけるデータラッチの状態を図17に示す。ステップST25における演算例としては、ベリファイ動作の判定データを記憶するデータラッチ9−3に対しては、“(データ9−1|SEN)&データ9−3”が挙げられる。また、弱消去ベリファイ動作の判定データを記憶するデータラッチ9−5に対しては、“(データ9−1〜&SEN)&データ9−3”が挙げられる。
ステップST26における演算例としては、ベリファイ動作の判定データを記憶するデータラッチ9−3に対しては、“((データ9−1&データ9−2)|〜データ9−2|SEN)&データ9−3”が挙げられる。また、弱消去ベリファイ動作の判定データを記憶するデータラッチ9−5に対しては、“(〜(〜データ9−2&SEN))&データ9−3”が挙げられる。
ステップST27において、制御回路7及び検知回路10は各ベリファイ動作の結果に基づきベリファイ判定をおこなう。ここで、データラッチ9−3、9−5に記憶されたデータが全てデータ“1”、または、データ“1”の数が一定の数より多くなると上位ページ書き込み動作を終了する(ベリファイパス:ST27のYes)。一方、データラッチ9−3に記憶されたデータにデータ“0”がある場合、または、データ“1”の数が一定の数以下の場合はステップST28に進む(ベリファイフェイル:ST27のNo)。なお、データラッチ9−3とデータラッチ9−5のデータは別々に判定しても良いし、データラッチ9−3とデータラッチ9−5のデータを合わせて判定しても良い。
ステップST28において、書き込み電圧VPGMの設定を行う。例えば、制御回路7は、プログラム動作の回数(弱消去動作の回数)が多くなるに従い書き込み電圧VPGMを大きくすることができる。
ステップST23において、制御回路7はプログラム動作及び弱消去動作を行う。データラッチ9−3、9−5にベリファイ動作及び弱消去ベリファイ動作の結果が記憶されているので、プログラム動作及び弱消去動作は連続して行うことができる。図18はプログラム動作及び弱消去動作の各電圧のタイミングチャートである。図19はNANDストリングNSのビット線方向に沿った断面図と電圧の関係を示す図である。
図18に示すように、時刻t1において、制御回路7及びビット線制御回路6は、データラッチ9−3に記憶されたデータをノードSENに移動させる。その結果、データラッチ9−3に記憶されたデータがデータ“0”であればビット線BLの電圧が接地電圧Vssに、データラッチ9−3に記憶されたデータがデータ“1”であれば電圧Vddに制御される。
なお、制御回路7は共通ソース線CELSRC、選択ゲート線SGSは接地電圧Vssに固定することができる。また、制御回路7は選択ゲート線SGSに時刻t1と時刻t3の間において、電圧Vdd以上の電圧Vsgdを与えることができる。
時刻t2において、制御回路7及びワード線制御回路3は、非選択ワード線WLnsに中間電圧Vmを与える。中間電圧Vmはビット線BLに印加された接地電圧Vss及び電圧Vddを選択メモリセルMCsのチャネルCCに転送できる電圧である。例えば、中間電圧Vmは、メモリセルMCのしきい値電圧にかかわらずオンする電圧(5V)にすることができる。
時刻t3において、制御回路7及びワード線制御回路3は、選択ワード線WLsに書き込み電圧VPGMを与える。ここで、書き込み電圧VPGMは接地電圧Vssが転送されたメモリセルMCsのチャネルCCと選択ワード線WLs間の電位差により、メモリセルMCsの電荷蓄積層にチャネルCCから電荷を注入することができる電圧である。一方、書き込み電圧VPGMは接地電圧Vddが転送されたメモリセルMCsのチャネルCCは、いわゆるセルフブーストにより、例えば、書き込み電圧VPGM/2程度になる。このため、メモリセルMCには電荷が注入されない。
時刻t4において、プログラム動作が終了すると、制御回路7は続けて弱消去動作を行う。
制御回路7及びビット線制御回路6は、データラッチ9−5に記憶されたデータをノードSENに移動させる。その結果、データラッチ9−3に記憶されたデータがデータ“0”であればビット線BLの電圧が接地電圧Vssに、データラッチ9−3に記憶されたデータがデータ“1”であれば電圧Vseraに制御される。なお、電圧Vseraは電圧Vddと同じでも良いし、電圧Vddよりも高くても良い。
ここで、ベリファイ動作及び弱消去ベリファイ動作の両方がパスしているメモリセルMCに接続されるビット線BLの電圧は電圧Vddから接地電圧Vssに変化する。一方、ベリファイ動作がパスしていないメモリセルMCは、弱消去ベリファイ動作はパスしているので、ビット線の電圧は接地電圧Vssを維持する。さらに、ベリファイ動作がパスしており、弱消去ベリファイ動作はパスしていないメモリセルMCのビット線の電圧は電圧Vddから電圧Vseraに変化する(電圧Vdd=電圧Vseraの場合は、電圧Vddを維持する)。
時刻t5において、制御回路7及びワード線制御回路3は、選択ワード線WLsに弱消去電圧VPGNを与える。
時刻t6において、制御回路7及びワード線制御回路3は、ワード線WLに印加された電圧を接地電圧Vssにする。時刻t7において、制御回路7及びビット線制御回路6は、byに印加された電圧を接地電圧Vssにする。その結果、プログラム動作及び弱消去動作が終了する。
また、制御回路7はステップST23の終了後、ベリファイ動作及び弱消去ベリファイ動作(ステップST24〜ST26)を行う。その後、制御回路7はベリファイ判定(ステップST27)をおこない、ベリファイパスするまでステップST23〜ST28の動作を繰り返す。
(効果)
第2の実施形態においても、第1の実施形態と同様の効果が得られる。また、ベリファイ動作と弱消去ベリファイ動作を同時に行うことにより、上位ページ書き込み動作が簡略化できる。
第2の実施形態においても、第1の実施形態と同様の効果が得られる。また、ベリファイ動作と弱消去ベリファイ動作を同時に行うことにより、上位ページ書き込み動作が簡略化できる。
また、ベリファイ動作と弱消去ベリファイ動作を同時に行うことにより、プログラム動作と弱消去動作を連続して行うことができる。その結果、上位ページ書き込み動作を高速化することができる。
その他、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
なお、LM書き込み方式の上位ページ書き込みを例に挙げて説明したが、LM書き込み方式以外にも適用することができる。例えば、消去状態から4つのしきい値分布を生成する書き込み方式にも適用することができる。また、1つのメモリセルMCに2ビットのデータを記憶する場合に限られず、1つのメモリセルMCに3ビット以上のデータを記憶する場合にも適用できる。
100…NAND型フラッシュメモリ、1…メモリセルアレイ、2…センスアンプ回路、3…ワード線制御回路、6…ビット線制御回路、7…制御回路、9…データラッチ回路、9−1〜9−5…データラッチ、SEN…ノード。
Claims (5)
- 複数のワード線、及び複数のビット線に接続された複数のメモリセルが配置されたメモリセルアレイと、
制御回路とを具備し、
前記制御回路は、書き込み動作において、複数のワード線のうち選択ワード線に第1電圧を与え、前記複数のビット線に前記複数のメモリセルに書き込むデータに応じて第2電圧、または、前記第2電圧よりも高い第3電圧を与え、
前記制御回路は、前記書き込み動作の結果、前記複数のメモリセルのうち過書き込みされた第1メモリセルについて、前記第1メモリセルに接続されたビット線に前記第3電圧以上の第4電圧与え、前記選択ワード線に前記第4電圧よりも低い第5電圧を与えることを特徴とする半導体記憶装置。
- 前記制御回路は、前記複数のメモリセルのしきい値電圧が第1の設定値以上に書き込まれたかどうかを判断する第1ベリファイと、前記第1メモリセルのしきい値電圧が前記第1の設定値とは異なる第2の設定値以下であるかどうかを判定する第2ベリファイを行うことを特徴とする請求項1に記載の半導体記憶装置。
- 前記制御回路は、前記第1ベリファイと前記第2ベリファイを同時におこなうことを特徴とする請求項2に記載の半導体記憶装置。
- 前記制御回路は、前記選択ワード線に前記第1電圧を与えた後、連続して前記第5電圧にするとともに、前記第1メモリセルに接続されたビット線に前記第4電圧を与えることを特徴とする請求項1乃至請求項3のいずれかに記載の半導体記憶装置。
- 前記制御回路は、前記第1メモリセル以外に接続されたビット線に前記第2電圧を与えることを特徴とする請求項4に記載の半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012226455A JP2014078306A (ja) | 2012-10-11 | 2012-10-11 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012226455A JP2014078306A (ja) | 2012-10-11 | 2012-10-11 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014078306A true JP2014078306A (ja) | 2014-05-01 |
Family
ID=50783485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012226455A Pending JP2014078306A (ja) | 2012-10-11 | 2012-10-11 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014078306A (ja) |
-
2012
- 2012-10-11 JP JP2012226455A patent/JP2014078306A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8625376B2 (en) | Semiconductor memory device and method of operation the same | |
US9466381B2 (en) | Semiconductor device | |
US20140254264A1 (en) | Defect Or Program Disturb Detection With Full Data Recovery Capability | |
US10453542B2 (en) | Memory device and method of operating the same | |
JP2019053805A (ja) | メモリシステム | |
JP2014157650A (ja) | 半導体記憶装置 | |
US10026484B2 (en) | High-speed readable semiconductor storage device | |
JP2010211883A (ja) | 不揮発性半導体記憶装置 | |
TWI715937B (zh) | 半導體記憶裝置 | |
JP6102146B2 (ja) | 半導体記憶装置 | |
TWI549134B (zh) | Nand型快閃記憶體及其程式化方法 | |
TWI713034B (zh) | 快閃記憶體及其控制方法 | |
JP6154879B2 (ja) | Nand型フラッシュメモリとそのプログラム方法 | |
US20170076790A1 (en) | Semiconductor memory device | |
US20150270003A1 (en) | Non-volatile memory and method for programming the same | |
US20140082266A1 (en) | Nonvolatile semiconductor memory device | |
US8988943B2 (en) | Semiconductor memory device and operating method thereof | |
JP2012123856A (ja) | 不揮発性半導体記憶装置 | |
JP5242603B2 (ja) | 半導体記憶装置 | |
JP2014203498A (ja) | 半導体記憶装置 | |
JP2013161512A (ja) | 不揮発性半導体記憶装置 | |
JPWO2006059374A1 (ja) | 半導体装置および半導体装置の制御方法 | |
KR20120069115A (ko) | 반도체 메모리 장치 및 그의 동작 방법 | |
JP2010218623A (ja) | 不揮発性半導体記憶装置 | |
TW201601156A (zh) | 半導體裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20140812 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140902 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150218 |