CN102272847B - 在磁性隧道结元件处读取及写入数据的系统及方法 - Google Patents

在磁性隧道结元件处读取及写入数据的系统及方法 Download PDF

Info

Publication number
CN102272847B
CN102272847B CN201080004093.5A CN201080004093A CN102272847B CN 102272847 B CN102272847 B CN 102272847B CN 201080004093 A CN201080004093 A CN 201080004093A CN 102272847 B CN102272847 B CN 102272847B
Authority
CN
China
Prior art keywords
grid
write
data
transistor
mtj element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080004093.5A
Other languages
English (en)
Other versions
CN102272847A (zh
Inventor
穆罕默德·哈桑·阿布-拉赫马
宋森秋
杨赛森
朴东奎
钟成
阿诺什·B·达维耶瓦拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102272847A publication Critical patent/CN102272847A/zh
Application granted granted Critical
Publication of CN102272847B publication Critical patent/CN102272847B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明揭示一种用以读取磁性随机存取存储器中的数据且将数据写入于磁性随机存取存储器中的系统及方法。在特定实施例中，装置(100)包括自旋转移力矩磁性隧道结(STT-MTJ)元件(102)及耦合到所述STT-MTJ元件的具有第一栅极(106)及第二栅极(108)的晶体管(104)。

Description

在磁性隧道结元件处读取及写入数据的系统及方法
技术领域
本发明大体涉及关于磁性随机存取存储器的磁性隧道结(MTJ)读取及写入数据的系统及方法。
背景技术
在常规自旋转移力矩磁阻式随机存取存储器(STT-MRAM)中，常使用同一电流路径来写入数据及读取数据。为了在常规STT-MRAM中写入数据，写入电流可流过磁性隧道结(MTJ)元件及相关联的存取晶体管。写入电流可改变MTJ元件中的磁极的定向。当写入电流在第一方向上流动时，MTJ元件可置于或保持于第一状态下，其中其磁极处于平行定向。当写入电流在与第一方向相反的第二方向上流动时，MTJ元件可置于或保持于第二状态下，其中其磁极处于反平行定向。为了读取常规STT-MRAM中的数据，读取电流可经由用以在MTJ元件中写入数据的同一电流路径流过MTJ元件及其相关联的存取晶体管。如果MTJ元件的磁极处于平行定向，则MTJ元件呈现与在MTJ元件的磁极处于反平行定向的情况下MTJ元件将呈现的电阻不同的电阻。因此，在常规STT-MRAM中，存在由两个不同电阻界定的两个截然不同的状态，且可基于所述状态读取逻辑“0”或逻辑“1”值。
在如上所述的常规STT-MRAM中，高读取电流可允许MTJ元件电阻的较一致的检测，其可转化为较高的读取准确度。另外，高读取电流可减少感测电阻所需要的时间，其可转化为较快的读取周期。然而，如果读取电流具有超过MTJ元件的临界干扰电流的值的值，则读取电流可使MTJ元件改变状态(或“翻转”)。使读取电流的值保持低于临界干扰电流的值可由保护及追踪电路执行，但此类电路可增加STT-MRAM装置的大小且降低STT-MRAM装置的性能。
发明内容
在一特定实施例中，揭示一种装置，其包括自旋转移力矩(STT)磁性隧道结(MTJ)元件及耦合到所述STT-MTJ元件的包括第一栅极及第二栅极的晶体管。
在另一特定实施例中，揭示一种存储器。所述存储器包括存储器单元阵列。所述存储器单元阵列具有若干列。所述存储器单元中的每一者包括耦合到双栅极晶体管的MTJ元件，所述双栅极晶体管具有耦合到字线的第一栅极及耦合到写入启用线(write enableline)的第二栅极。在写入操作期间至少一个列可由所述写入启用线控制。
在另一特定实施例中，揭示一种用于将数据存储于STT-MRAM中的方法。所述方法包括将数据写入到所述STT-MRAM装置的MTJ元件及从所述MTJ元件读取数据。所述MTJ元件耦合到包括第一栅极及第二栅极的晶体管。
由所揭示的实施例中的至少一者提供的一特定优势为，在使用分开的读取/写入路径的STT-MRAM处可改进数据读取裕量(归因于高读取电流的使用)。
由所揭示的实施例中的至少一者提供的另一特定优势为，由于移除某些保护及追踪电路，可减小STT-MRAM装置的大小。
在审阅整个申请案之后，本发明的其它方面、优点及特征将变得显而易见，整个申请案包括以下部分：附图说明、具体实施方式及权利要求书。
附图说明
图1为具有分开的数据读取及写入路径的装置的特定说明性实施例的示意图；
图2为具有分开的数据读取及写入路径的装置的存储器阵列的特定说明性实施例的示意图；
图3为说明具有分开的数据读取及写入路径的装置的存储器阵列的读取操作的特定说明性实施例的示意图；
图4为说明具有分开的数据读取及写入路径的装置的存储器阵列的写入操作的特定说明性实施例的示意图；
图5为读取具有分开的数据读取及写入路径的装置的存储器阵列中的数据的方法的特定说明性实施例的流程图；
图6为将数据写入具有分开的数据读取及写入路径的装置的存储器阵列中的方法的特定说明性实施例的流程图；以及
图7为将数据存储于自旋力矩转移磁阻式随机存取存储器(STT-MRAM)中的方法的特定说明性实施例的流程图。
具体实施方式
参看图1，描绘装置的特定说明性实施例并大体将其表示为100。装置100包括耦合到具有第一栅极106及第二栅极108的晶体管104的磁性隧道结(MTJ)元件102，例如，自旋转移力矩磁性隧道结(STT-MTJ)单元。装置100具有包括耦合到MTJ元件102的晶体管104的读取/写入数据路径的共同部分。晶体管104选择性提供分开的数据读取及写入路径来存取MTJ元件102。可通过在逻辑高电平下对第一栅极106加偏压同时在逻辑低电平下对第二栅极108加偏压来界定数据读取路径。在此情况下，仅晶体管104的第一(或“前部”)栅极106处于导电中(沟道反转模式(channel inversion mode))，而晶体管104的第二(或“背部”)栅极108被耗尽(即，允许仅可忽略的电流流动)。读取电流限于停用第二栅极108时穿过第一栅极106的最大电流。可通过在逻辑高电平下对第一栅极106及第二栅极108两者加偏压来界定数据写入路径，使得两个栅极均处于导电中(即，沟道反转模式)。在此情况下，晶体管104可充分导电，且写入电流可比同一装置100中的读取电流的值高。由于此结构启用某一读取电流及不同写入电流，因此晶体管104提供分开的数据读取及写入路径。读取路径包括第一栅极106的反转沟道，而写入路径包括第一栅极106及第二栅极108两者的反转沟道。
MTJ元件102可用于数据存储。MTJ元件102包括自由磁层(在图1中，表示为F，参考数字110)、薄电介质隧道势垒(在图1中，表示为T，参考数字112)及钉扎磁层(在图1中，表示为P，参考数字114)。当将偏压施加到MTJ元件102时，由磁层自旋极化的电子经由称为隧穿的过程穿越电介质隧道势垒T 112。可通过使写入电流在第一方向上通过MTJ元件102、在第一状态下写入数据，及通过使写入电流在第二方向上通过MTJ元件102、在第二状态下写入数据而将数据写入到MTJ元件102。写入电流穿过MTJ元件102的第一方向由箭头116指示。写入电流穿过MTJ元件102的第二方向由箭头118指示。存储于MTJ元件102处的数据值由写入电流穿过隧道势垒T 112的的方向确定。当自由磁层F 110的磁矩(magnetic moment)平行于钉扎磁层P 114的磁矩时，MTJ元件102具有低电阻，且当自由磁层F 110的磁矩与钉扎磁层P 114的磁矩反平行定向时，MTJ元件102具有高电阻。因此，视磁矩经平行还是反平行定向而定，通过MTJ元件102的读取电流可检测两个不同电阻中的一者，且可读取两个不同值，例如，逻辑“0”及逻辑“1”。MTJ元件102还具有临界干扰电流值，高于所述临界干扰电流值，通过MTJ元件102的电流可使MTJ元件102改变状态(或“翻转”)以写入数据，且低于所述临界干扰电流值，可安全地读取数据，而不破坏所存储的值。
晶体管104的第一栅极106与第二栅极108可独立地加偏压。即，可独立地建立晶体管104的第一栅极106的偏压电压与第二栅极108的偏压电压。晶体管104可为MTJ元件102的存取晶体管，其中晶体管104的第一栅极106耦合到字线120。晶体管104的第二栅极108(其可称作“背栅极”)可耦合到写入启用线122。晶体管104还具有耦合到源极线124的源极端子及经由MTJ元件102耦合到位线126的漏极端子。字线120可为与用于存储器阵列的同一行中的多个存储器单元的其它存取晶体管相同的字线。写入启用线122可为与用于存储器阵列的同一列中的多个存储器单元的其它存取晶体管相同的写入启用线。源极线124可为与用于存储器阵列的同一列中的多个存储器单元的其它存取晶体管相同的源极线。位线126可为与用以耦合到存储器阵列的同一列中的其它MTJ元件的位线相同的位线。在特定实施例中，晶体管104为独立栅极“鳍式”场效应晶体管(IG-FinFET)。
晶体管104的第一栅极106及晶体管104的第二栅极108可使装置100的数据写入路径与数据读取路径去耦。经加偏压到逻辑高电平(或“开启”，启用电流流动)的第一栅极106及经加偏压到逻辑低电平(或“断开”，停用电流流动)的第二栅极108可界定读取路径。均经加偏压到逻辑高电平的第一栅极106及第二栅极108可界定与读取路径截然不同的写入路径。第一栅极106可限制最大电流不超过MTJ元件102的临界干扰电流值。此可确保MTJ元件102在读取操作期间不改变状态。另外，在第二栅极108处的信号的电平(例如，高或低)可区分分开的数据读取与数据写入路径。举例来说，第二栅极108可经加偏压以在数据读取操作期间停用写入电流或在数据写入操作期间启用写入电流。因此，在特定实施例中，可通过将信号施加到第二栅极108来选择性地启用或停用数据写入。
晶体管的栅极的阈值电压通常被定义为施加到栅极的电压的值，高于所述值，电流从漏极流到源极，且低于所述值，电流不从漏极流到源极。然而，当将低于阈值电压的电压施加到晶体管的栅极时，至少一些(通常少量)电流从漏极流到源极。此电流常称作“泄漏”。在对称性双栅极FinFET中，晶体管的两个栅极具有约相同的阈值电压值，而在非对称性双栅极FinFET中，晶体管的栅极中的每一者具有不同阈值电压值。在特定实施例中，对于对称性双栅极晶体管104，写入电流的值可为读取电流的值的约两倍。在特定实施例中，可将负电压施加到任一栅极以减少泄漏。在特定实施例中，非对称性晶体管104可减少泄漏。举例来说，晶体管104的第一栅极106的阈值电压可经设计使得不需要将负电压施加到第一栅极106以减少晶体管104的漏极与源极之间的“泄漏”电流。通常，阈值电压越高，泄漏电流越低。
可通过启用晶体管104的第一栅极106及第二栅极108两者，将电压施加于源极线124及位线126上以诱发比临界干扰电流大的电流流过MTJ元件102而将数据写入到MTJ元件102。此可将MTJ元件置于可为逻辑“1”或逻辑“0”的第一或第二状态下。可通过启用第一栅极106且停用第二栅极108、将电压施加于源极线124及位线126上以诱发比临界干扰电流低的电流流过MTJ元件102来读取数据。读取电流可用于两个不同电阻(其可读取为逻辑“1”或逻辑“0”)中的一者的检测。通过使用第一栅极106及第二栅极108来将电流限于小于临界干扰电流的值以用于数据读取且使得能够产生具有大于临界干扰电流的值的电流以用于数据写入，可减少或消除额外保护及追踪电路以避免过多电流。此外，与常规MRAM位单元相比，使用单一晶体管控制读取及写入数据路径可使装置100的占据面积能够减小。
装置100为独特的，且具有许多益处。装置100可使STT-MRAM装置的数据读取与写入路径去耦，从而允许高数据写入电流及低数据读取电流，这两者均改进STT-MRAM的性能。装置100可为STT-MRAM存储器阵列提供保护机制以防止存储器单元在读取操作期间的意外的单元翻转。装置100可通过使得能够省略专用电流保护电路来降低感测电路的面积且减少成本。装置100可通过启用较高读取及写入电流以提供较高操作速度来改进性能。装置100可通过启用较高读取电流感测裕量来改进读取检测稳健性。
参看图2，描绘包括多个单元的存储器阵列的特定说明性实施例的图并大体将其表示为200，其中每一单元包括如在图1中说明的装置100。存储器阵列200由排列成三行及三列的多个装置100构成。同一行中的装置100的晶体管的第一栅极耦合到同一字线。举例来说，在顶部行中的三个装置100的晶体管的第一栅极耦合到字线202。在中部行中的三个装置100的晶体管的第一栅极耦合到字线204。在底部行中的装置100的晶体管的第一栅极耦合到字线206。
存储器阵列200仅为说明性的。尽管三行及三列形成图2中所说明的阵列200，但阵列可具有任何数目个行及列。
因此，存储器阵列200包含大量存储器单元。存储器阵列200包括多个列。存储器阵列200中的每一存储器单元包括耦合到双栅极晶体管的磁性隧道结(MTJ)装置。双栅极晶体管具有耦合到多个字线中的一字线的第一栅极，且具有耦合到多个写入启用线中的一写入启用线的第二栅极。在写入操作期间所述多个列中的至少一个列可由所述写入启用线控制。
同一列中的装置100的晶体管的第二栅极耦合到同一写入启用线。举例来说，在最左边列中的三个装置100的晶体管的第二栅极耦合到写入启用线208。在中央列中的三个装置100的晶体管的第二栅极耦合到写入启用线210。在最右边列中的三个装置100的晶体管的第二栅极耦合到写入启用线212。
同一列中的装置100的晶体管的源极端子耦合到同一源极线。举例来说，在最左边列中的三个装置100的晶体管的源极端子耦合到源极线214。在中央列中的三个装置100的晶体管的第二栅极耦合到源极线216。在最右边列中的三个装置100的晶体管的第二栅极耦合到源极线218。
同一列中的装置100的晶体管的漏极端子经由相关联的MTJ元件耦合到同一位线。举例来说，在最左边列中的三个装置100的晶体管的漏极端子耦合到位线220。在中央列中的三个装置100的晶体管的漏极端子耦合到位线222。在最右边列中的三个装置100的晶体管的漏极端子耦合到位线224。
参看图3，描绘具有分开的数据读取及写入路径的装置的存储器阵列的特定说明性实施例的示意图。在此特定实施例中，将例如零偏压电压(GND)的写入停用偏压电压施加到写入启用线302、304、306中的每一者。此停用每一装置100的第二栅极，且对每一装置100给出一标称阈值电压。在读取操作期间，将供电电压(VDD)施加到选定字线308以启用在选定顶部行中的所有装置100的第一栅极。将负偏压电压(-ve)施加到存储器阵列中的其它字线310、312，从而断开未选定行中的装置100的第一栅极，此有效地将其停用。结果为，可将低驱动电流用于读取电流Iread(展示为流过顶部行中的三个装置100)，因为每一列中仅一组栅极(在连接到字线308的顶部行中的装置的第一栅极)在作用中。
参看图4，其描绘具有分开的数据读取及写入路径的装置100的存储器阵列的特定说明性实施例的示意图。通过将供电电压(VDD)施加到写入启用线402而选择一列(图4中的中间列)用于写入。此启动选定列中的装置100的第二栅极，且降低选定列中的那些装置100的第一栅极的阈值电压。选择一行(顶部行)，且将供电电压(VDD)施加到所述选定行的字线404，且将负偏压电压(-ve)施加到未选定行的字线406、408。将负偏压电压施加到未选定字线406、408有效地断开未选定行中的装置100中的每一者。因此，仅选定存储器单元(图4中的上部行、中间列中的装置100)具有高写入电流Iwrite。流过选定存储器单元的写入电流使数据值被存储于选定存储器单元中。当写入电流在一个方向上流动时，将两个值中的第一者存储于存储器单元中。当写入电流在另一方向上流动时，将两个值中的第二者存储于存储器单元中。半选定(half-selected)存储器单元中的每一者(上部行、最左边列及最右边列中的装置100中的每一者)具有低读取电流。
参看图5，其描绘读取具有分开的数据读取及写入路径的装置的存储器阵列中的数据的方法的特定说明性实施例的流程图。需要读取的装置100驻留于“选定”行中；其余行为“未选定”行。在502，将例如零电压或负电压的写入停用偏压电压施加到包括具有STT-MTJ元件及耦合到STT-MTJ元件的晶体管的装置100的存储器阵列的写入启用线中的每一者。举例来说，写入启用线可为图2的线208、210及212或图3的线302、304或306。写入停用偏压电压停用存储器阵列中的装置100的晶体管104中的每一者的第二栅极。
在504，将供电电压施加到选定行的字线。举例来说，在图3中，需要读取的装置驻留于顶部行中，从而使顶部行为选定行，且将VDD施加到顶部行的字线308。将供电电压施加到选定行启用选定行中的装置100的晶体管104的第一栅极106。
在506，将负偏压电压施加到未选定行的字线。举例来说，在图3中，需要读取的装置不驻留于中间或底部行中，从而使中间及底部行为未选定行，且将负电压-ve施加到中间及底部行的字线310及312。此停用未选定行中的装置100的晶体管104中的每一者的第一栅极106，从而有效地断开未选定行中的装置100的晶体管104。
因此，使用所揭示的方法的特定说明性实施例可在读取周期期间使存取晶体管(仅当其处于选定行中时)断开其第二栅极且启用第一栅极。因此，在特定说明性实施例中，在逻辑高电平下对第一栅极加偏压且在逻辑低电平下对第二栅极加偏压以读取数据。
参看图6，描绘将数据写入于具有分开的数据读取及写入路径的装置的存储器阵列中的方法的特定说明性实施例的流程图。待写入的装置驻留于选定行及列中。在602，将供电电压施加到选定列的写入启用线。举例来说，在图4中，选定装置驻留于中间列中，从而使中间列为选定列，且将VDD施加到中间列的写入启用线402。施加供电电压启动选定列中的装置100的晶体管104中的每一者的第二栅极108，且降低选定列中的装置100的晶体管104中的每一者的第一栅极106的阈值电压。可将例如零电压或负电压的写入停用偏压电压施加到对应于未选定列的写入启用线。
在604，将供电电压施加到选定行的字线。举例来说，在图4中，选定装置驻留于顶部行中，从而使顶部行为选定行，且将VDD施加到顶部行的字线404。通过将供电电压施加到特定行的字线及特定列的写入启用线，可选择存储器阵列中的装置中的任一者用于写入操作。
当将选定字线设定到供电电压时，在写入操作期间可将存储器阵列中的多个字线的至少一个未选定字线设定到负值以防止写入操作发生于耦合到未选定字线的单元处。举例来说，在606，将负偏压电压施加到所有未选定行的字线，从而有效地断开未选定行中的装置100的晶体管104。举例来说，在图4中，选定装置不驻留于中间或底部行中，且将负电压-ve施加到未选定行的字线406及408。因此，仅选定存储器单元具有高写入电流(Iwrite)。半选定存储器单元中的每一者具有低读取电流。
因此，使用图6的方法的特定说明性实施例可在写入周期期间具有单一选定存储器单元，且所述单一选定存储器单元可具有高写入电流(Iwrite)。
参看图7，其描绘将数据存储于自旋力矩转移磁阻式随机存取存储器(STT-MRAM)中的方法的特定说明性实施例的流程图。在702，将数据写入到磁性隧道结(MTJ)元件，其中所述MTJ元件耦合到包括第一栅极及第二栅极的晶体管。举例来说，在图4的顶部行、中央列中，将数据写入到MTJ元件，且MTJ元件耦合到包括第一栅极及第二栅极的晶体管。在704，从MTJ元件读取数据。举例来说，从图3的顶部行、中央列中的MTJ元件读取数据。
在706，使用数据写入路径将数据写入到MTJ元件中，使用数据读取路径从MTJ元件读取数据，且数据写入路径与数据读取路径为不同路径。举例来说，关于图3及图4的顶部行、中央列中的MTJ元件，使用数据写入路径将数据写入到MTJ元件，使用数据读取路径从MTJ元件读取数据，且数据写入路径与数据读取路径为不同路径。
在708，晶体管的第一栅极及晶体管的第二栅极使数据写入路径与数据读取路径去耦。举例来说，描绘为图3及图4的顶部行、中央列中的MTJ元件的部分的晶体管的第一栅极及第二栅极使数据写入路径与数据读取路径去耦。
在710，对第二栅极加偏压以在数据读取操作期间停用写入电流。举例来说，描绘为图3及图4的顶部行、中央列中的MTJ元件的部分的晶体管的第二栅极在数据读取操作期间停用写入电流。
在712，对第二栅极加偏压以在数据写入操作期间启用写入电流。举例来说，描绘为图3及图4的顶部行、中央列中的MTJ元件的部分的晶体管的第二栅极经加偏压以在数据写入操作期间启用写入电流。
因此，使用图7的方法的系统使用包括耦合到MTJ元件的第一栅极及第二栅极的存取晶体管以将数据写入(702)到MTJ元件及从MTJ元件读取(704)数据。
所揭示的系统及方法是独特的且具有除了先前提到的益处之外的许多益处。在写入启用信号为模拟信号且使用IG-FinFET的情况下，所述系统可允许进一步减小读出放大器面积。在此类情况下，IG-FinFET可充当电流感测中的箝位电路(clamp)(即，其可将电流限制为所要的值)。所述系统可减少STT-MRAM装置中的泄漏。一种减少泄漏的方式为通过在操作期间将负偏压电压施加到对称性晶体管104的未选定行。另一减少泄漏的方式为通过使用经设计使得即使未将负偏压电位施加到其第一栅极106，其第一栅极106也断开的非对称性晶体管104。在非对称性晶体管中，第一栅极的第一阈值电压与第二栅极的第二阈值电压不同。
所属领域的技术人员将进一步了解，结合本文所揭示的实施例所描述的各种说明性逻辑块、配置、模块、电路及算法步骤可实施为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件与软件的此可互换性，各种说明性组件、块、配置、模块、电路及步骤已在上文大体按其功能性加以了描述。将此功能性实施为硬件还是软件视特定应用及强加于整个系统上的设计约束而定。所属领域的技术人员可针对每一特定应用以变化的方式实施所描述的功能性，但是此类实施决策不应被解释为会造成脱离本发明的范围。
结合本文中所揭示的实施例所描述的方法或算法的步骤可直接以硬件、由处理器执行的软件模块或两者的组合体现。软件模块可驻留于随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可装卸盘，或此项技术中已知的任何其它形式的存储媒体中。将示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息及将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体。处理器及存储媒体可驻留于专用集成电路(ASIC)中。ASIC可驻留于计算装置或用户终端中。在替代方案中，处理器及存储媒体可作为离散组件驻留于计算装置或用户终端中。
提供所揭示的实施例的先前描述以使任何所属领域的技术人员能够进行或使用所揭示的实施例。对于所属领域的技术人员来说，对这些实施例的各种修改将易于显而易见，且在不脱离本发明的范围的情况下，本文中界定的原理可适用于其它实施例。因此，并不希望将本发明限于本文中所描述的实施例，而应赋予其与如由所附权利要求书界定的原理及新颖特征相一致的可能的最广泛范围。

Claims (21)

1.一种具有分开的写入及读取路径的装置，其包含：
自旋转移力矩磁性隧道结STT-MTJ元件；以及
耦合到所述STT-MTJ元件的晶体管，
其中所述晶体管包括第一栅极及第二栅极并界定了所述STT-MTJ元件的读取路径和不同于所述读取路径的写入路径，其中所述读取路径及所述写入路径由所述第一栅极及所述第二栅极去耦，且其中，所述STT-MTJ元件处于存储器阵列中的存储器单元内，且其中所述第一栅极耦合到所述存储器阵列的字线，其中，所述第二栅极耦合到所述存储器阵列的写入启用线，且其中写入启用线不同于字线。
2.根据权利要求1所述的装置，其中所述STT-MTJ元件包含：
自由磁层；
隧道势垒；以及
钉扎磁层；
其中存储于所述STT-MTJ元件处的数据值由写入电流穿过所述隧道势垒的方向确定。
3.根据权利要求2所述的装置，其中所述第一栅极及所述第二栅极可独立地加偏压。
4.根据权利要求1所述的装置，其中所述第二栅极耦合到所述存储器阵列的列中的多个存储器单元的栅极。
5.根据权利要求4所述的装置，其中施加到所述第二栅极的第一信号启用所述STT-MTJ元件处的数据写入，且其中施加到所述第二栅极的第二信号停用所述STT-MTJ元件处的数据写入。
6.根据权利要求5所述的装置，其中所述第一栅极具有反转沟道，且其中所述读取路径包括所述反转沟道。
7.根据权利要求6所述的装置，其中所述第一栅极限制最大电流不超过所述STT-MTJ元件的临界干扰电流值。
8.根据权利要求7所述的装置，其中所述第一栅极的第一阈值电压与所述第二栅极的第二阈值电压不同。
9.根据权利要求8所述的装置，其中所述晶体管为独立栅极“鳍式”场效应晶体管(IG-FinFET)。
10.一种存储器，其包含：
存储器单元阵列，所述阵列包括多个列，所述存储器单元阵列中的每一存储器单元包括耦合到双栅极晶体管的磁性隧道结(MTJ)装置，所述双栅极晶体管具有耦合到多个字线中的一字线的第一栅极且具有耦合到多个写入启用线中的一写入启用线的第二栅极，其中，写入启用线不同于字线；
其中在写入操作期间所述多个列中的至少一个列可由所述写入启用线控制。
11.根据权利要求10所述的存储器，其中所述存储器阵列包括多个行，且其中在读取操作期间所述多个行中的至少一个行可由所述字线控制。
12.根据权利要求10所述的存储器，其中所述存储器阵列包括多个行，且其中所述存储器阵列的特定行可经由特定字线寻址。
13.根据权利要求10所述的存储器，其中读取操作通过对所述写入启用线及所述字线加偏压以启用穿过所述MTJ装置的读取电流而非写入电流来执行。
14.根据权利要求10所述的存储器，其中在写入操作期间，所述存储器阵列中的所述多个字线中的至少一个未选定字线被设定到负值。
15.根据权利要求10所述的存储器，其中在逻辑高电平下对所述第一栅极加偏压且在逻辑低电平下对所述第二栅极加偏压以读取数据。
16.一种具有分开的写入及读取路径的装置，其包含：
磁性隧道结MTJ元件；以及
包括耦合到所述MTJ元件的晶体管的读取/写入数据路径的共同部分，
其中所述晶体管包括第一栅极及第二栅极，其中，所述第一栅极耦合到字线且其中所述第二栅极耦合到写入启用线，其中，写入启用线不同于字线。
17.根据权利要求16所述的装置，其中在读取操作期间所述第一栅极在作用中，且其中在写入操作期间所述第一栅极及所述第二栅极两者均在作用中。
18.一种用于将数据存储于自旋力矩转移磁阻式随机存取存储器(STT-MRAM)中的方法，所述方法包含：
将数据写入到磁性隧道结MTJ元件中；以及
从所述MTJ元件读取数据；
其中所述MTJ元件耦合到包括第一栅极及第二栅极的晶体管，其中，所述第一栅极耦合到存储器阵列字线，且其中所述第二栅极耦合到所述存储器阵列的写入启用线，其中，写入启用线不同于字线，
其中将数据写入到所述MTJ元件中使用数据写入路径，其中从所述MTJ元件读取数据使用数据读取路径，且其中所述数据写入路径与所述数据读取路径为不同路径。
19.根据权利要求18所述的方法，其中所述晶体管的所述第一栅极及所述晶体管的所述第二栅极使所述数据写入路径与所述数据读取路径去耦。
20.根据权利要求19所述的方法，其中对所述第二栅极加偏压以在数据读取操作期间停用写入电流。
21.根据权利要求20所述的方法，其中对所述第二栅极加偏压以在数据写入操作期间启用写入电流。
CN201080004093.5A 2009-01-08 2010-01-08 在磁性隧道结元件处读取及写入数据的系统及方法 Active CN102272847B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/350,304 2009-01-08
US12/350,304 US8130534B2 (en) 2009-01-08 2009-01-08 System and method to read and write data a magnetic tunnel junction element
PCT/US2010/020524 WO2010081021A1 (en) 2009-01-08 2010-01-08 System and method to read and write data at a magnetic tunnel junction element

Publications (2)

Publication Number Publication Date
CN102272847A CN102272847A (zh) 2011-12-07
CN102272847B true CN102272847B (zh) 2015-02-11

Family

ID=42101522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080004093.5A Active CN102272847B (zh) 2009-01-08 2010-01-08 在磁性隧道结元件处读取及写入数据的系统及方法

Country Status (9)

Country Link
US (1) US8130534B2 (zh)
EP (2) EP2382633B1 (zh)
JP (1) JP5247891B2 (zh)
KR (1) KR101278996B1 (zh)
CN (1) CN102272847B (zh)
BR (1) BRPI1007519B1 (zh)
ES (1) ES2529495T3 (zh)
TW (1) TWI452572B (zh)
WO (1) WO2010081021A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2671155B1 (en) 2011-01-31 2017-10-11 Everspin Technologies, Inc. Method of reading and writing to a spin torque magnetic random access memory with error correcting code
JP5933897B2 (ja) * 2011-03-18 2016-06-15 株式会社半導体エネルギー研究所 半導体装置
US9183911B2 (en) * 2011-11-17 2015-11-10 Everspin Technologies, Inc. Hybrid read scheme for spin torque MRAM
KR102049306B1 (ko) * 2011-12-12 2019-11-27 삼성전자주식회사 메모리 셀의 리드 또는 라이트 동작 방법 과 장치 및 이를 포함하는 메모리 시스템
KR20140032787A (ko) 2012-09-07 2014-03-17 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 제어 방법
WO2014119537A1 (ja) * 2013-01-29 2014-08-07 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
WO2014142956A1 (en) 2013-03-15 2014-09-18 Intel Corporation Logic chip including embedded magnetic tunnel junctions
US9583166B2 (en) * 2013-05-17 2017-02-28 Broadcom Corporation Magnetoresistive random-access memory
CN104134456A (zh) * 2014-06-30 2014-11-05 上海集成电路研发中心有限公司 一种stt-mram存储单元
US9520173B1 (en) * 2016-02-29 2016-12-13 Freescale Semiconductor, Inc. Magnetic random access memory (MRAM) and method of operation
US10102893B2 (en) * 2016-06-28 2018-10-16 Inston Inc. Systems for implementing word line pulse techniques in magnetoelectric junctions
US9947383B1 (en) * 2017-02-23 2018-04-17 International Business Machines Corporation Spin hall write select for magneto-resistive random access memory
EP3633678A4 (en) 2017-06-23 2020-04-29 Huawei Technologies Co. Ltd. STORAGE AND DATA WRITING
US10102895B1 (en) 2017-08-25 2018-10-16 Qualcomm Incorporated Back gate biasing magneto-resistive random access memory (MRAM) bit cells to reduce or avoid write operation failures caused by source degeneration
US10134457B1 (en) * 2017-08-31 2018-11-20 Sandisk Technologies Llc Cross-point spin accumulation torque MRAM
US11575083B2 (en) 2018-04-02 2023-02-07 Intel Corporation Insertion layer between spin hall effect or spin orbit torque electrode and free magnet for improved magnetic memory
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
US11411047B2 (en) * 2018-09-11 2022-08-09 Intel Corporation Stacked transistor bit-cell for magnetic random access memory
US11133045B1 (en) * 2019-01-24 2021-09-28 Synopsys, Inc. Magnetoresistive random access memory (MRAM) bit cell with a narrow write window distribution
CN111696600B (zh) * 2019-03-12 2022-08-23 中芯国际集成电路制造(上海)有限公司 磁性存储器
KR102677729B1 (ko) * 2019-03-15 2024-06-25 소니 세미컨덕터 솔루션즈 가부시키가이샤 반도체 회로 및 전자 기기
CN110277115B (zh) * 2019-06-24 2021-01-01 中国科学院微电子研究所 基于磁隧道结的存储器及其读写方法、制作方法
US11282557B2 (en) * 2020-06-22 2022-03-22 Micron Technology, Inc. Magnetic cache for a memory device
JP2022044399A (ja) * 2020-09-07 2022-03-17 キオクシア株式会社 磁気メモリ
US11342015B1 (en) * 2020-11-24 2022-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and memory circuit

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003281878A (ja) * 2002-03-22 2003-10-03 Tdk Corp 抵抗素子を用いたデータ記憶素子及びその製造方法
JP4632625B2 (ja) * 2002-11-14 2011-02-16 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP2005093488A (ja) * 2003-09-12 2005-04-07 Sony Corp 磁気抵抗効果素子とその製造方法、および磁気メモリ装置とその製造方法
US7212432B2 (en) * 2004-09-30 2007-05-01 Infineon Technologies Ag Resistive memory cell random access memory device and method of fabrication
TWI284899B (en) * 2005-12-29 2007-08-01 Ind Tech Res Inst Semiconductor memory device, phase change memory device and method of manufacturing the same
JP2007201081A (ja) * 2006-01-25 2007-08-09 Elpida Memory Inc 半導体記憶装置
US20070279967A1 (en) * 2006-05-18 2007-12-06 Xiao Luo High density magnetic memory cell layout for spin transfer torque magnetic memories utilizing donut shaped transistors
JP4157571B2 (ja) * 2006-05-24 2008-10-01 株式会社東芝 スピン注入磁気ランダムアクセスメモリ
JP4987386B2 (ja) * 2006-08-16 2012-07-25 株式会社東芝 抵抗変化素子を有する半導体メモリ
US7589600B2 (en) * 2006-10-31 2009-09-15 Seagate Technology Llc Spin oscillator device
US20080203469A1 (en) * 2007-02-28 2008-08-28 Qimonda Ag Integrated circuit including an array of memory cells having dual gate transistors
US8004880B2 (en) * 2007-03-06 2011-08-23 Qualcomm Incorporated Read disturb reduction circuit for spin transfer torque magnetoresistive random access memory
FR2914516B1 (fr) * 2007-03-27 2009-06-12 Commissariat Energie Atomique Circuit electronique amplificateur comprenant une paire differentielle et un systeme de contre-reaction.
US7742328B2 (en) * 2007-06-15 2010-06-22 Grandis, Inc. Method and system for providing spin transfer tunneling magnetic memories utilizing non-planar transistors
US7577021B2 (en) * 2007-11-21 2009-08-18 Magic Technologies, Inc. Spin transfer MRAM device with separated CPP assisted writing

Also Published As

Publication number Publication date
EP2782100B1 (en) 2020-07-29
ES2529495T3 (es) 2015-02-20
TWI452572B (zh) 2014-09-11
KR101278996B1 (ko) 2013-07-02
EP2782100A3 (en) 2015-02-25
EP2782100A2 (en) 2014-09-24
EP2382633B1 (en) 2014-12-03
TW201040961A (en) 2010-11-16
BRPI1007519B1 (pt) 2020-06-09
US8130534B2 (en) 2012-03-06
WO2010081021A1 (en) 2010-07-15
JP5247891B2 (ja) 2013-07-24
EP2382633A1 (en) 2011-11-02
CN102272847A (zh) 2011-12-07
KR20110118655A (ko) 2011-10-31
US20100172173A1 (en) 2010-07-08
JP2012514821A (ja) 2012-06-28
BRPI1007519A2 (pt) 2018-02-20

Similar Documents

Publication Publication Date Title
CN102272847B (zh) 在磁性隧道结元件处读取及写入数据的系统及方法
CN102282621B (zh) 自旋转移力矩磁阻随机存取存储器内的位线电压控制
US7881094B2 (en) Voltage reference generation for resistive sense memory cells
US9142278B2 (en) Asymmetric write scheme for magnetic bit cell elements
US20160276011A1 (en) Method of writing to a spin torque magnetic random access memory
CN102326204B (zh) 自旋转移转矩存储器自基准读取方法
KR101323784B1 (ko) 정적 자계 보조 저항성 감지 소자
EP3109863B1 (en) Memory circuit
US20160078915A1 (en) Resistance change memory
US7203088B2 (en) Magnetoresistive random access memory and driving method thereof
US8879309B2 (en) Method and apparatus for programming a spin-transfer torque magnetic random access memory (STTMRAM) array
TWI623939B (zh) 記憶體裝置與其控制方法
US9934834B2 (en) Magnetoresistive memory device
US20200327918A1 (en) Method and Circuits for Programming STT-MRAM Cells for Reducing Back-Hopping
US9349429B2 (en) Field programming method for magnetic memory devices
US10586578B2 (en) Storage device, information processing apparatus, and storage device control method
KR101773660B1 (ko) 메모리 내부의 자체 에러 검출을 통한 선택적 리프레시를 이용한 메모리 제어 방법, 장치 및 시스템
CN108257635B (zh) 一种磁性随机存储器及其读取方法
US10832752B2 (en) Memory write and read assistance using negative differential resistance devices
CN110097904A (zh) 使用打磨参考单元的mram电路及其读写方法
KR20100138047A (ko) 자기저항 램

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant