CN110277115B - 基于磁隧道结的存储器及其读写方法、制作方法 - Google Patents

基于磁隧道结的存储器及其读写方法、制作方法 Download PDF

Info

Publication number
CN110277115B
CN110277115B CN201910552901.4A CN201910552901A CN110277115B CN 110277115 B CN110277115 B CN 110277115B CN 201910552901 A CN201910552901 A CN 201910552901A CN 110277115 B CN110277115 B CN 110277115B
Authority
CN
China
Prior art keywords
memory
bit line
vcc
gnd
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910552901.4A
Other languages
English (en)
Other versions
CN110277115A (zh
Inventor
崔岩
罗军
杨美音
许静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201910552901.4A priority Critical patent/CN110277115B/zh
Publication of CN110277115A publication Critical patent/CN110277115A/zh
Application granted granted Critical
Publication of CN110277115B publication Critical patent/CN110277115B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors

Abstract

一种基于磁隧道结的存储器及其读写方法、制作方法，存储器包括：M×N存储单元交叉点阵列，包含M条字线与N条位线，M≥3，N≥3，每条字线与每条位线的交叉点连接部位为一存储单元，每个存储单元为1晶体管(T)‑1磁性隧道结(MTJ)结构，该晶体管用于读出操作；其中，该M×N存储单元交叉点阵列的每条字线和位线均单独连接一选择晶体管，用于基于交叉点阵列的串扰特性进行特定写操作，不同的字线与位线接入Vcc和GND的供电方式对应不同的特定存储状态。该存储器基于交叉点阵列的串扰特性进行写入操作，对应不同的供电方式产生特定的数据存储状态，在数据存储、数据恢复和数据加密等领域均具有良好的应用前景。

Description

基于磁隧道结的存储器及其读写方法、制作方法
技术领域
本公开属于存储器件技术领域，涉及一种基于磁隧道结的存储器及其读写方法、制作方法。
背景技术
随着信息时代的到来，存储技术得到了飞速的发展，在存储系统中，内存作为控制器和硬盘之间的重要桥梁，提供高效的存储特性以及读写特性。早期的存储器是易失性的，即在断电情况下，其存储的数据会丢失。因此，基于新原理的非易失存储技术是当前的研究热点。
目前主流的非易失存储器有闪存(Flash)、磁随机存储器(MRAM)、阻变存储器(RRAM)、铁电存储器(FeRAM)和相变存储器(PCRAM)，其性能特点、存储架构各不相同，适用于不同的存储系统。这些非易失存储器的工作原理都是根据存储单元的不同状态实现“0”或“1”的存储。然而，一旦存储单元受到外界干扰，导致状态发生改变，在没有备份或者软件的辅助下，数据将很难恢复。
主流的MRAM和RRAM均采用2D存储结构，MRAM的存储单元为1晶体管-1磁隧道结，RRAM的存储单元为1晶体管-1阻变器件。对于MRAM，当隧道结两个磁性层的磁化强度方向平行时，表现为低电阻，反之为高电阻。对于RRAM，当绝缘层内有导电通道形成时，表现为低电阻，反之为高电阻。这两种存储器属于字节寻址，可以对每个存储单元进行独立操作。然而，当存储器因受到外界干扰，如磁场或静电脉冲，导致大部分存储单元状态发生改变时，使其状态恢复将十分困难，且操作繁琐。
主流的3D存储技术有NAND Flash和X-point，3D NAND采用的是先栅极或后栅极的堆栈技术，存储单元为浮栅器件；3D X-point采用的是二维X-point阵列叠层技术，存储单元为相变存储器件。3D NAND Flash采用的是块寻址，3D X-point采用的是字节寻址操作。一方面，这两种存储器同样面临数据恢复流程较为复杂的问题；另一方面，数据就保存在每个存储单元中，在一些信息安全领域，需要通过软件对存储信息进行加密处理，而不能通过硬件本身形成加密。因此，常规的存储器在信息安全性和可靠性方面还存在一些不足。
发明内容
(一)要解决的技术问题
本公开提供了一种基于磁隧道结的存储器及其读写方法、制作方法，以至少部分解决以上所提出的技术问题。
(二)技术方案
根据本公开的一个方面，提供了一种基于磁隧道结的存储器，包括：M×N存储单元交叉点阵列，包含M条字线与N条位线，M≥3，N≥3，每条字线与每条位线的交叉点连接部位为一存储单元，每个存储单元为1晶体管(T)-1磁性隧道结(MTJ)结构，该晶体管用于读出操作；其中，该M×N存储单元交叉点阵列的每条字线和位线均单独连接一选择晶体管，用于基于交叉点阵列的串扰特性进行特定写操作，不同的字线与位线接入Vcc和GND的供电方式对应不同的特定存储状态。
在本公开的一些实施例中，所述每个存储单元中，1T-1MTJ结构中的磁性隧道结自下而上依次包含：底电极、自由层、势垒层、参考层以及顶电极。
在本公开的一些实施例中，所述位线与底电极接触，所述字线与顶电极接触。
在本公开的一些实施例中，所述每个存储单元中，磁性隧道结的尺寸满足：使得每个存储单元的磁性隧道结具有不同的开关电流，同时，在不同的供电方式下，分别提供对应的Vcc值使得所有的磁性隧道结均满足翻转条件。
在本公开的一些实施例中，当供电方式为如下情形时：M条字线中的第一位置字线接GND或Vcc，N条位线中的第一位置位线对应接Vcc或GND；则位于所述第一位置字线的存储单元的电流方向与位于所述第一位置位线上的存储单元的电流方向一致，其他位置的存储单元的电流方向取决于各自的磁性隧道结电阻；
当供电方式为如下情形时：M条字线/N条位线中的第二位置字线/位线接GND或Vcc，第三位置字线/位线对应接Vcc或GND；则位于所述第二位置字线/位线上的存储单元的电流方向与位于所述第三位置字线/位线上的存储单元的电流方向相反。
在本公开的一些实施例中，所述供电方式有
Figure BDA0002105108240000031
种，对应的等效电路有
Figure BDA0002105108240000032
种。
在本公开的一些实施例中，当供电方式为如下情形时：M条字线中的第一位置字线接GND或Vcc，N条位线中的第一位置位线对应接Vcc或GND；则对应的等效电路为：第一位置位线上的M个存储单元的第一端均与Vcc或GND连接并且并联形成M个支路，第一位置字线上的N个存储单元的第二端均与GND或Vcc连接并且并联形成N个支路，其中，位于第一位置位线和第一位置字线交叉点上的存储单元的两端分别连接至Vcc和GND，位于第一位置位线上其余M-1个存储单元的第二端分别并联有对应所在同一字线的其余N-1个存储单元的第一端，并且基于交叉点阵列的串扰特性所述其余N-1个存储单元的第二端分别与对应所在同一位线的位于第一位置字线上的其余N-1个存储单元的第一端连接；
当供电方式为如下情形时：M条字线/N条位线中的第二位置位线/字线接Vcc或GND，第三位置位线/字线对应接GND或Vcc；则对应的等效电路为：第二位置位线/字线上的M/N个存储单元的第一端均与Vcc或GND连接并且并联形成M/N个支路，第三位置位线/字线上的M/N个存储单元的第二端均与GND或Vcc连接并且并联形成M/N个支路，在第二位置位线/字线上最接近Vcc的特定存储单元的第二端，分别并联有对应所在同一字线/位线的不接Vcc和GND的其余N-2/M-2个存储单元的第一端，并且基于交叉点阵列的串扰特性所述其余N-2/M-2个存储单元的第二端分别与对应所在同一位线/字线的其余M-1/N-1个存储单元的第一端串联，所述其余M-1/N-1个存储单元的第二端基于交叉点的串扰特性与对应所在同一字线/位线的第三位置位线/字线上的对应M-1/N-1个存储单元的第一端连接。
在本公开的一些实施例中，所述供电方式作为数据存储信息的密钥或数据恢复信息的口令。
根据本公开的另一个方面，提供了一种基于磁隧道结的存储器的读写方法，包括：进行写入操作时，将每个存储单元中的1晶体管(T)-1磁性隧道结(MTJ)结构中的晶体管全部关断，通过M×N存储单元交叉点阵列的每条字线和位线单独连接的选择晶体管控制不同的字线与位线接入Vcc和GND的供电方式，得到特定存储状态，实现特定写操作；
可选的，进行读操作时，关断每条位线上单独连接的选择晶体管，对应每个存储单元中的1晶体管(T)-1磁性隧道结(MTJ)结构中的晶体管全部开启，用于逐个读出存储信息。
根据本公开的又一个方面，提供了一种基于磁隧道结的存储器的制作方法，包括：制作M×N存储单元交叉点阵列，包含M条字线与N条位线，M≥3，N≥3，每条字线与每条位线的交叉点连接部位为一存储单元，每个存储单元为1晶体管(T)-1磁性隧道结(MTJ)结构，该晶体管用于读出操作；其中，该M×N存储单元交叉点阵列的每条字线和位线均单独连接一选择晶体管，用于基于交叉点阵列的串扰特性进行特定写操作，不同的字线与位线接入Vcc和GND的供电方式对应不同的特定存储状态。
(三)有益效果
从上述技术方案可以看出，本公开提供的基于磁隧道结的存储器及其读写方法、制作方法，具有以下有益效果：
1、首次基于交叉点阵列的串扰特性进行写入操作，对应不同的供电方式产生特定的数据存储状态，无需对每个存储单元单独进行写入，因而无论该交叉点阵列的初始状态是什么，只要按照特定的供电方式进行供电，便可以形成特定的存储信息，这在专用的数据恢复和数据加密领域具有良好的应用前景，例如，一些实施例中，将供电方式作为密钥，存储器在通常状态下保存的是非保密数据，用户使用密钥(特定的供电方式)进行操作后，存储的数据便转换为保密数据，或者另一些实施例中，通过将供电方式作为数据恢复信息的口令，原始数据或者待恢复的数据通过对应特定的供电方式进行写入存储，想要恢复原始数据或者其他待恢复数据时，不论当时数据的状态如何，按照对应的供电方式进行写入操作即可实现数据恢复，无论是数据恢复还是数据加密流程都简便易行；
2、通过设置磁隧道结的结构自下而上为包含底电极、自由层、势垒层、参考层以及顶电极的结构，在写入的过程中，自由层可以同时受到SOT(自旋轨道矩)和STT(自旋转移矩)的双重作用，以SOT效应作为辅助，STT效应作为主导，对磁性隧道结进行数据写入，有助于使得临界翻转电流密度相对较小且翻转速度较快；
3、该存储器对应的供电方式有
Figure BDA0002105108240000051
种，对应的等效电路有
Figure BDA0002105108240000052
种，那么能够实现的特定存储状态至少有
Figure BDA0002105108240000053
种，在此基础上采用简单的方式实现了多种存储状态的获取，在数据存储、数据恢复和数据加密等领域均具有良好的应用前景。
附图说明
图1为本公开一实施例所示的基于磁隧道结的存储器的结构示意图。
图2为本公开一实施例所示的存储单元的结构示意图。
图3为本公开一实施例所示的3×3的存储单元交叉点阵列的结构示意图。
图4-图7分别为如图3所示的存储单元交叉点阵列在不同示例供电方式下的等效电路图。
图8和图9分别为M×N的存储单元交叉点阵列在不同示例供电方式下的等效电路图，其中，M≥3，N≥3。
【符号说明】
10-磁性隧道结；
101-底电极； 102-自由层；
103-势垒层； 104-参考层；
105-顶电极；
11-晶体管；
21-第一选择晶体管； 22-第二选择晶体管。
具体实施方式
现有技术中，对于交叉点阵列结构来说，在进行信息读取过程中存在串扰问题，比如在某一个特定单元位置(以I进行表示，其相邻的两个单元表示为：II、IV，处于对角的单元为III)进行信息读取过程中，除了在特定单元I上有读取电流通过，处于阵列结构上的与该特定单元相邻的两个单元II、IV及处于对角线的一个单元III上也会有电流通过，如此，实际读出的电阻为单元II、III、IV串联后再与单元I进行并联的电阻，这样得到的读出电流具有串扰性质。本公开通过创造性地将交叉点阵列在读出过程中的串扰性质进行写入操作，提供了一种基于磁隧道结的存储器及其读写方法、制作方法，交叉点阵列的每条字线和位线均单独连接一选择晶体管，通过利用交叉点阵列的串扰特性进行写入操作，对应不同的字线与位线接入Vcc和GND的供电方式产生不同的特定数据存储状态，无需对每个存储单元单独进行写入，因而无论该交叉点阵列的初始状态是什么，只要按照特定的供电方式进行供电，便可以形成特定的存储信息，这在专用的数据恢复和数据加密领域具有良好的应用前景。
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
第一实施例
在本公开的第一个示例性实施例中，提供了一种基于磁隧道结的存储器。
图1为本公开一实施例所示的基于磁隧道结的存储器的结构示意图。为了简单示意，图1中每个存储单元中的1晶体管(T)-1磁性隧道结(MTJ)结构仅以边缘部分连接的晶体管11进行示意，实际上，每个存储单元都连接有对应的晶体管11，该晶体管11用于读出操作。
参照图1所示，本公开的基于磁隧道结的存储器，包括：M×N存储单元交叉点阵列，包含M条字线与N条位线，M≥3，N≥3，每条字线与每条位线的交叉点连接部位为一存储单元，每个存储单元为1晶体管(T)-1磁性隧道结(MTJ)结构，该晶体管用于读出操作；其中，该M×N存储单元交叉点阵列的每条字线和位线均单独连接一选择晶体管，用于基于交叉点阵列的串扰特性进行特定写操作，不同的字线与位线接入Vcc和GND的供电方式对应不同的特定存储状态。
本实施例中，M条字线沿着第一方向，图1中以第一方向为x方向示意，N条位线与M条字线位于不同的平面，N条位线沿着第二方向，第一方向与第二方向为任意两个能够相交的方向，例如第二方向与第一方向垂直，图1中以第二方向为y方向示意，当然，其他实施方式中，还可以是呈其他夹角(例如45°、60°、110°、120°等)的任意两个方向，其中，M≥3，N≥3。
本实施例中，M条字线的每条字线连接有第一选择晶体管21，N条位线的每条位线连接有第二选择晶体管22。
图2为本公开一实施例所示的存储单元的结构示意图。
本实施例中，参照图1和图2所示，每条字线与每条位线的交叉点连接部位为一存储单元，每个存储单元为1晶体管(T)-1磁性隧道结(MTJ)结构，即包含一个晶体管11和一个磁性隧道结10。其中，每个存储单元中磁性隧道结10连接的晶体管11用于读出操作，为简化示意，图1中仅示意了处于边缘部位的存储单元的晶体管11。参照图2所示，每个存储单元中，1T-1MTJ结构中的磁性隧道结10自下而上依次包含：底电极101、自由层102、势垒层103、参考层104以及顶电极105。
其中，底电极101为重金属材料，顶电极105采用金属材料或者其他电极材料均可。
本实施例中，设置磁性隧道结的结构为自由层在下、参考层在上的反向结构，存储单元的数据写入主要遵循自旋转移矩效应(Spin Transfer Torque effect，STT效应)，并以自旋轨道矩效应为辅助(Spin Orbital Torque effect，SOT效应)，这样在写入的过程中，自由层可以同时受到SOT(自旋轨道矩)和STT(自旋转移矩)的双重作用，以SOT效应作为辅助，STT效应作为主导，对磁性隧道结进行数据写入，有助于使得临界翻转电流密度相对较小且翻转速度较快。
参照图2所示，本实施例中，位线与底电极101接触，字线与顶电极105接触，在其它实施例中，位线和字线的上下顺序可以进行变化，不局限于本实施例所示。
在本公开的一些实施例中，所述每个存储单元中，磁性隧道结的尺寸进行如下设计：使得每个存储单元的磁性隧道结具有不同的开关电流，同时，在不同的供电方式下，分别提供对应的Vcc值使得所有的磁性隧道结均满足翻转条件。一般而言，本实施例的磁性隧道结在STT作用下可实现翻转，这里设计隧道结尺寸时主要考虑STT和SOT的双重作用，以SOT效应作为辅助，STT效应作为主导，对磁性隧道结进行数据写入。
图3为本公开一实施例所示的3×3的存储单元交叉点阵列的结构示意图。图4-图7分别为如图3所示的存储单元交叉点阵列在不同示例供电方式下的等效电路图。
下面结合图3-图7来以3×3的存储单元交叉点阵列介绍本公开的存储器如何通过控制不同的供电方式实现特定的存储状态。
参照图3所示，3×3的存储单元交叉点阵列中，3条字线分别为B1、B2、B3，3条位线分别为A1、A2、A3，对应得到的交叉点连接部位的存储单元分别编号为：1-9，其中，字线B1分别与位线A1、A2、A3相交于存储单元：1、2、3，字线B2分别与位线A1、A2、A3相交于存储单元：4、5、6，字线B3分别与位线A1、A2、A3相交于存储单元：7、8、9。
结合图3来描述该3×3的存储单元交叉点阵列具有的供电方式的总数以及对应的等效电路个数。如图3所示，阵列的供电方式通过列举的方式可知有如下方式：A1-B1，A1-B2，A1-B3；A2-B1，A2-B2，A2-B3；A3-B1，A3-B2，A3-B3；A1-A2，A1-A3，A2-A3；B1-B2，B1-B3，B2-B3；共15种，同时，Vcc和GND的方向可以交换，因此共有30种供电方式。每种供电方式的等效电路各不相同，且流过每个隧道结的电流方向亦不相同。
对于数量比较大的情况，采用列举法就不方便了，可以通过采用排列组合的方式进行计算，由于Vcc和GND交换顺序得到不同的组合，因此采用排列的方式，得到供电方式有
Figure BDA0002105108240000081
种，对应的等效电路有
Figure BDA0002105108240000082
种。
参照图4和图5所示，在一些实施例中，Vcc和GND中一个加载于位线，一个加载于字线，参照图6和图7所示，在另一些实施例中，Vcc和GND均加载于位线，当然，Vcc和GND也可以均加载于字线，下面结合图4-图7分别介绍不同供电方式对应的等效电路，从而实现不同的特定存储状态。
如图4所示，在一种实施方式中，供电方式为：3条字线中的第一条字线B1接GND，3条位线中的第一条位线A1接Vcc，存储单元1处于第一条字线B1和第一条位线A1的交叉点处，存储单元1、2、3处于第一条字线B1上，接GND，存储单元1、4、7处于第一条位线A1上，接Vcc。
图4中还示意了该种供电方式对应的等效电路，该等效电路为：第一条位线A1(第一位置位线)上的3(M)个存储单元1、4、7的第一端(例如图4中的左端)均与Vcc连接并且并联形成3(M)个支路，第一条字线B1(第一位置字线)上的3(N)个存储单元1、2、3的第二端(例如图4中的右端)均与GND连接并且并联形成3(N)个支路，其中，位于第一条位线A1和第一条字线B1交叉点上的存储单元1的两端分别连接至Vcc和GND，位于第一条位线A1上其余2(M-1)个存储单元4、7的第二端分别并联有对应所在同一字线B2、B3的其余2(N-1)个存储单元5和6或者8和9的第一端，并且基于交叉点阵列的串扰特性所述其余2(N-1)个存储单元5和6或者8和9的第二端分别与对应所在同一位线A2、A3的位于第一条字线B1上的其余2(N-1)个存储单元2、3的第一端连接，即5和6分别与对应的2、3连接，5与2对应，6与3对应；8和9分别与对应的2、3连接，8与2对应，9与3对应。
如图4所示，对应存储单元1、2、3、4和7的电流方向均一致，即：位于所述第一条字线B1(第一位置字线)的存储单元的电流方向与位于所述第一条位线A1(第一位置位线)上的存储单元的电流方向一致，其他存储单元5、6、8和9的电流方向取决于各自的磁性隧道结电阻。
当然，图4所示的实施方式中，Vcc和GND二者可以交换顺序，原先接Vcc的可以换成接GND，对应接GND的换成接Vcc，这种情况下等效电路的推导方式相同，对应将Vcc和GND进行互换即可，都是基于交叉点阵列的串扰特性。另外按照本实施例的方式进行获取等效电路的方式可以拓展至M×N的形式，在后文中会参照图8和图9进行详细介绍。
如图5所示，在另一种实施方式中，供电方式为：3条字线中的第二条字线B2接GND，3条位线中的第一条位线A1接Vcc，存储单元4处于第二条字线B2和第一条位线A1的交叉点处，存储单元4、5、6处于第二条字线B2上，接GND，存储单元1、4、7处于第一条位线A1上，接Vcc。
图5中还示意了该种供电方式对应的等效电路，该等效电路为：第一条位线A1(第一位置位线)上的3(M)个存储单元1、4、7的第一端(例如图5中的左端)均与Vcc连接并且并联形成3(M)个支路，第二条字线B2(第一位置字线)上的3(N)个存储单元4、5、6的第二端(例如图5中的右端)均与GND连接并且并联形成3(N)个支路，其中，位于第一条位线A1和第二条字线B2交叉点上的存储单元4的两端分别连接至Vcc和GND，位于第一条位线A1上其余2(M-1)个存储单元1、7的第二端分别并联有对应所在同一字线B1、B3的其余2(N-1)个存储单元2和3或者8和9的第一端，并且基于交叉点阵列的串扰特性所述其余2(N-1)个存储单元2和3或者8和9的第二端分别与对应所在同一位线A2、A3的位于第二条字线B2上的其余2(N-1)个存储单元5、6的第一端连接，即2和3分别与对应的5、6连接，2与5对应，3与6对应；8和9分别与对应的5、6连接，8与5对应，9与6对应。
如图5所示，对应存储单元1、4、7、5和6的电流方向均一致，即：位于所述第二条字线B2(第一位置字线)的存储单元的电流方向与位于所述第一条位线A1(第一位置位线)上的存储单元的电流方向一致，其他存储单元2、3、8和9的电流方向取决于各自的磁性隧道结电阻。
当然，与上文类似，如5所示的实施方式中，Vcc和GND二者也可以交换顺序，原先接Vcc的可以换成接GND，对应接GND的换成接Vcc，这种情况下等效电路的推导方式相同，对应将Vcc和GND进行互换即可，都是基于交叉点阵列的串扰特性。下面要介绍的另外两种实施方式对应也可以交换Vcc和GND的顺序，原理和等效电路的获取方法相同，这里不再赘述。
如图6所示，在一种实施方式中，供电方式为：3条位线中的第一条位线A1接Vcc，3条位线中的第二条位线A2接GND，由于接Vcc和GND的都为位线，二者平行，因此不存在某个存储单元同时接Vcc和GND的情形，存储单元1、4、7处于第一条位线A1上，接Vcc，存储单元2、5、8处于第二条位线A2上，接GND。
图6中还示意了该种供电方式对应的等效电路，该等效电路为：第一条位线A1(第二位置位线，为了与上文介绍的实施方式中的第一位置位线进行区别，不存在先后顺序)上的3(M)个存储单元1、4、7的第一端(例如图6中的左端)均与Vcc连接并且并联形成3(M)个支路，第二条位线A2(第三位置位线)上的3(M)个存储单元2、5、8的第二端(例如图6中的右端)均与GND连接并且并联形成3(M)个支路，在第一条位线A1(第二位置位线)上最接近Vcc的特定存储单元1的第二端，分别并联有对应所在同一字线A1的不接Vcc和GND的其余1(N-2)个存储单元3的第一端，并且基于交叉点阵列的串扰特性所述其余1(N-2)个存储单元3的第二端分别与对应所在同一位线A3的其余2(M-1)个存储单元6、9的第一端串联，所述其余2(M-1)个存储单元6、9的第二端基于交叉点的串扰特性与对应所在同一字线B2、B3的第二条位线A2(第三位置位线)上的对应2(M-1)个存储单元5、8的第一端连接。
如图6所示，位于第一条位线A1上的存储单元1、4、7(1、4、7三个并联，因此电流方向一致)的电流方向与位于所述第二条位线A2上的存储单元2、5、8(2、5、8并联，因此电流方向一致)的电流方向相反。
本实施方式以Vcc和GND均加载于位线为例进行说明，在其他实施方式中，Vcc和GND电可以均加载于字线，对应将上述推导方式交换位线和字线的顺序以及对应的支路个数即可。本实施方式中，除了可以交换Vcc和GND的顺序之外，按照本实施例的方式进行获取等效电路的方式还可以拓展至M×N的形式，在后文中会参照图8和图9进行详细介绍。
如图7所示，在另一种实施方式中，供电方式为：3条位线中的第一条位线A1接Vcc，3条位线中的第三条位线A3接GND，由于接Vcc和GND的都为位线，二者平行，因此不存在某个存储单元同时接Vcc和GND的情形，存储单元1、4、7处于第一条位线A1上，接Vcc，存储单元3、6、9处于第三条位线A3上，接GND。
图7中还示意了该种供电方式对应的等效电路，该等效电路为：第一条位线A1(第二位置位线，为了与上文介绍的实施方式中的第一位置位线进行区别，不存在先后顺序)上的3(M)个存储单元1、4、7的第一端(例如图7中的左端)均与Vcc连接并且并联形成3(M)个支路，第三条位线A3(第三位置位线)上的3(M)个存储单元3、6、9的第二端(例如图7中的右端)均与GND连接并且并联形成3(M)个支路，在第一条位线A1(第二位置位线)上最接近Vcc的特定存储单元1的第二端，分别并联有对应所在同一字线B1的不接Vcc和GND的其余1(N-2)个存储单元2的第一端，并且基于交叉点阵列的串扰特性所述其余1(N-2)个存储单元2的第二端分别与对应所在同一位线A2的其余2(M-1)个存储单元5、8的第一端串联，所述其余2(M-1)个存储单元5、8的第二端基于交叉点的串扰特性与对应所在同一字线B2、B3的第三条位线A3(第三位置位线)上的对应2(M-1)个存储单元6、9的第一端连接。
如图7所示，位于第一条位线A1上的存储单元1、4、7(1、4、7三个并联，因此电流方向一致)的电流方向与位于所述第三条位线A3上的存储单元3、6、9(3、6、9并联，因此电流方向一致)的电流方向相反。
通过上述对于3×3阵列的描述可以将其拓展为M×N的形式，其中，M≥3，N≥3。
图8和图9分别为M×N的存储单元交叉点阵列在不同示例供电方式下的等效电路图，其中，M≥3，N≥3。
参照图8所示，当供电方式为如下情形时：M条字线中的第一位置字线接GND或Vcc(图8中以GND进行示例，下文以及权项的描述中，“/”或“或者”前面的内容相互对应，“/”或“或者”后面的内容相互对应)，N条位线中的第一位置位线对应接Vcc或GND；
则对应的等效电路为：第一位置位线上的M个存储单元的第一端均与Vcc或GND连接并且并联形成M个支路，第一位置字线上的N个存储单元的第二端均与GND或Vcc连接并且并联形成N个支路，其中，位于第一位置位线和第一位置字线交叉点上的存储单元的两端分别连接至Vcc和GND，位于第一位置位线上其余M-1个存储单元的第二端分别并联有对应所在同一字线的其余N-1个存储单元的第一端，并且基于交叉点阵列的串扰特性所述其余N-1个存储单元的第二端分别与对应所在同一位线的位于第一位置字线上的其余N-1个存储单元的第一端连接。
这里的“位于第一位置字线上的其余N-1个存储单元”是指位于第一位置字线上的、除了处于交叉点上的存储单元之外的其余N-1个存储单元，对于第一位置字线上的其余N-1个存储单元中的每个存储单元，均有M-2个支路与之连接。
当供电方式为如下情形时：M条字线中的第一位置字线接GND或Vcc，N条位线中的第一位置位线对应接Vcc或GND；则位于所述第一位置字线的存储单元的电流方向与位于所述第一位置位线上的存储单元的电流方向一致，其他位置的存储单元的电流方向取决于各自的磁性隧道结电阻。
参照图9所示，当供电方式为如下情形时：N条位线/M条字线中的第二位置位线/字线接Vcc或GND，第三位置位线/字线对应接GND或Vcc；
则对应的等效电路为：第二位置位线/字线上的M/N个存储单元的第一端均与Vcc或GND连接并且并联形成M/N个支路，第三位置位线/字线上的M/N个存储单元的第二端均与GND或Vcc连接并且并联形成M/N个支路，在第二位置位线/字线上最接近Vcc的特定存储单元的第二端，分别并联有对应所在同一字线/位线的不接Vcc和GND的其余N-2/M-2个存储单元的第一端，并且基于交叉点阵列的串扰特性所述其余N-2/M-2个存储单元的第二端分别与对应所在同一位线/字线的其余M-1/N-1个存储单元的第一端串联，所述其余M-1/N-1个存储单元的第二端基于交叉点的串扰特性与对应所在同一字线/位线的第三位置位线/字线上的对应M-1/N-1个存储单元的第一端连接。
对于第三位置位线/字线上的对应M-1/N-1个存储单元中的每个存储单元，均有N-2/M-2个支路与之连接。
当供电方式为如下情形时：M条字线/N条位线中的第二位置字线/位线接GND或Vcc，第三位置字线/位线对应接Vcc或GND；则位于所述第二位置字线/位线上的存储单元的电流方向与位于所述第三位置字线/位线上的存储单元的电流方向相反。
至此，本公开的存储器如何通过控制不同的供电方式实现特定的存储状态介绍完毕。
下面以两个具体实例介绍本公开的存储器的应用。
在一些实例中，所述供电方式作为数据存储信息的密钥。将供电方式作为密钥，存储器在通常状态下保存的是非保密数据，用户使用密钥(特定的供电方式)进行操作后，存储的数据便转换为保密数据，数据加密过程简便易行。
在另一些实例中，所述供电方式作为数据恢复信息的口令。通过将供电方式作为数据恢复信息的口令，原始数据或者待恢复的数据通过对应特定的供电方式进行写入存储，想要恢复原始数据或者其他待恢复数据时，不论当时数据的状态如何，按照对应的供电方式进行写入操作即可实现数据恢复。
综上所述，本实施例中首次基于交叉点阵列的串扰特性进行写入操作，对应不同的供电方式产生特定的数据存储状态，无需对每个存储单元单独进行写入，因而无论该交叉点阵列的初始状态是什么，只要按照特定的供电方式进行供电，便可以形成特定的存储信息，无论是数据恢复还是数据加密流程都简便易行，在专用的数据恢复和数据加密领域具有良好的应用前景。
第二实施例
在本公开的第二个示例性实施例中，提供了一种基于磁隧道结的存储器的读写方法。
本实施例中，基于磁隧道结的存储器的读写方法，包括：进行写入操作时，将每个存储单元中的1晶体管(T)-1磁性隧道结(MTJ)结构中的晶体管全部关断，通过M×N存储单元交叉点阵列的每条字线和位线单独连接的选择晶体管控制不同的字线与位线接入Vcc和GND的供电方式，得到特定存储状态，实现特定写操作。
现有的存储器写入方式是与读方式类似的，利用每个存储单元上的晶体管11实现数据的读出与写入，并且是对每个存储单元单独进行写入，该基于磁隧道结的存储器进行写操作的方式通过供电方式实现存储单元交叉点阵列的整体写入，与现有的方式存在差异，因此将其称之为特定写操作以示意与现有技术的区别。
可选的，进行读操作时，关断每条位线上单独连接的选择晶体管，对应每个存储单元中的1晶体管(T)-1磁性隧道结(MTJ)结构中的晶体管全部开启，用于逐个读出存储信息。
第三实施例
在本公开的第三个示例性实施例中，提供了一种基于磁隧道结的存储器的制作方法。
本公开的基于磁隧道结的存储器的制作方法，包括：制作M×N存储单元交叉点阵列，包含M条字线与N条位线，M≥3，N≥3，每条字线与每条位线的交叉点连接部位为一存储单元，每个存储单元为1晶体管(T)-1磁性隧道结(MTJ)结构，该晶体管用于读出操作；其中，该M×N存储单元交叉点阵列的每条字线和位线均单独连接一选择晶体管，用于基于交叉点阵列的串扰特性进行特定写操作，不同的字线与位线接入Vcc和GND的供电方式对应不同的特定存储状态。
具体的，本实施例中，制作M×N存储单元交叉点阵列主要包括如下步骤：
(1)CMOS前道流片，制备阵列所需的选择晶体管21、22、晶体管11以及外围控制逻辑电路；
(2)利用磁控溅射沉积底电极+磁隧道结+顶电极全部薄膜材料；
(3)利用光刻技术对隧道结结构进行制备，曝光时根据阵列需要实现的特定写操作对每个隧道结的尺寸进行合理定义；
(4)光刻底电极；
(5)介质填充进行隔离；
(6)介质开孔；
(7)金属填充；
(8)光刻顶电极。
综上所述，本公开提供了一种基于磁隧道结的存储器及其读写方法、制作方法，通过创造性地将交叉点阵列在读出过程中的串扰性质应用在写入操作中，交叉点阵列的每条字线和位线均单独连接一选择晶体管，通过利用交叉点阵列的串扰特性进行写入操作，对应不同的字线与位线接入Vcc和GND的供电方式产生不同的特定数据存储状态，无需对每个存储单元单独进行写入，因而无论该交叉点阵列的初始状态是什么，只要按照特定的供电方式进行供电，便可以形成特定的存储信息；通过设置磁隧道结的结构自下而上为包含底电极、自由层、势垒层、参考层以及顶电极的结构，在写入的过程中，自由层可以同时受到SOT(自旋轨道矩)和STT(自旋转移矩)的双重作用，从而有助于使得临界翻转电流密度相对较小且翻转速度较快；该存储器对应的供电方式有
Figure BDA0002105108240000151
种，对应的等效电路有
Figure BDA0002105108240000152
种，那么能够实现的特定存储状态至少有
Figure BDA0002105108240000153
种，在此基础上采用简单的方式实现了多种存储状态的获取，在数据存储、数据恢复和数据加密等领域均具有良好的应用前景。
需要说明的是，说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。
再者，单词“包含”或“包括”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大某些细节，并且可能省略了某些细节。图中所示出的各种数据、形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术有限而造成的偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (11)

1.一种基于磁隧道结的存储器，其特征在于，包括：
M×N存储单元交叉点阵列，包含M条字线与N条位线，M≥3，N≥3，每条字线与每条位线的交叉点连接部位为一存储单元，每个存储单元为1晶体管(T)-1磁性隧道结(MTJ)结构，该晶体管用于读出操作；
其中，该M×N存储单元交叉点阵列的每条字线和位线均单独连接一选择晶体管，用于基于交叉点阵列的串扰特性进行特定写操作，不同的字线与位线接入Vcc和GND的供电方式对应不同的特定存储状态；
当供电方式为如下情形时：M条字线中的第一位置字线接GND或Vcc，N条位线中的第一位置位线对应接Vcc或GND；则位于所述第一位置字线的存储单元的电流方向与位于所述第一位置位线上的存储单元的电流方向一致，其他位置的存储单元的电流方向取决于各自的磁性隧道结电阻。
2.根据权利要求1所述的存储器，其特征在于，所述每个存储单元中，1T-1MTJ结构中的磁性隧道结自下而上依次包含：底电极、自由层、势垒层、参考层以及顶电极。
3.根据权利要求2所述的存储器，其特征在于，所述位线与底电极接触，所述字线与顶电极接触。
4.根据权利要求1所述的存储器，其特征在于，所述每个存储单元中，磁性隧道结的尺寸进行如下设计：使得每个存储单元的磁性隧道结具有不同的开关电流以及本征电阻，同时，在不同的供电方式下，分别提供对应的Vcc值使得所有的磁性隧道结均满足翻转条件。
5.根据权利要求1所述的存储器，其特征在于，
当供电方式为如下情形时：M条字线/N条位线中的第二位置字线/位线接GND或Vcc，第三位置字线/位线对应接Vcc或GND；则位于所述第二位置字线/位线上的存储单元的电流方向与位于所述第三位置字线/位线上的存储单元的电流方向相反。
6.根据权利要求1所述的存储器，其特征在于，所述供电方式有
Figure FDA0002755117880000011
种，对应的等效电路有
Figure FDA0002755117880000012
种。
7.根据权利要求1所述的存储器，其特征在于，
当供电方式为如下情形时：M条字线中的第一位置字线接GND或Vcc，N条位线中的第一位置位线对应接Vcc或GND；则对应的等效电路为：第一位置位线上的M个存储单元的第一端均与Vcc或GND连接并且并联形成M个支路，第一位置字线上的N个存储单元的第二端均与GND或Vcc连接并且并联形成N个支路，其中，位于第一位置位线和第一位置字线交叉点上的存储单元的两端分别连接至Vcc和GND，位于第一位置位线上其余M-1个存储单元的第二端分别并联有对应所在同一字线的其余N-1个存储单元的第一端，并且基于交叉点阵列的串扰特性所述其余N-1个存储单元的第二端分别与对应所在同一位线的位于第一位置字线上的其余N-1个存储单元的第一端连接；
当供电方式为如下情形时：M条字线/N条位线中的第二位置位线/字线接Vcc或GND，第三位置位线/字线对应接GND或Vcc；则对应的等效电路为：第二位置位线/字线上的M/N个存储单元的第一端均与Vcc或GND连接并且并联形成M/N个支路，第三位置位线/字线上的M/N个存储单元的第二端均与GND或Vcc连接并且并联形成M/N个支路，在第二位置位线/字线上最接近Vcc的特定存储单元的第二端，分别并联有对应所在同一字线/位线的不接Vcc和GND的其余N-2/M-2个存储单元的第一端，并且基于交叉点阵列的串扰特性所述其余N-2/M-2个存储单元的第二端分别与对应所在同一位线/字线的其余M-1/N-1个存储单元的第一端串联，所述其余M-1/N-1个存储单元的第二端基于交叉点的串扰特性与对应所在同一字线/位线的第三位置位线/字线上的对应M-1/N-1个存储单元的第一端连接。
8.根据权利要求1至7中任一项所述的存储器，其特征在于，所述供电方式作为数据存储信息的密钥或数据恢复信息的口令。
9.一种基于权利要求1至7中任一项所述的存储器的读写方法，其特征在于，包括：
进行写入操作时，将每个存储单元中的1晶体管(T)-1磁性隧道结(MTJ)结构中的晶体管全部关断，通过M×N存储单元交叉点阵列的每条字线和位线单独连接的选择晶体管控制不同的字线与位线接入Vcc和GND的供电方式，得到特定存储状态，实现特定写操作。
10.根据权利要求9所述的读写方法，其特征在于，进行读操作时，关断每条位线上单独连接的选择晶体管，对应每个存储单元中的1晶体管(T)-1磁性隧道结(MTJ)结构中的晶体管全部开启，用于逐个读出存储信息。
11.一种权利要求1至8中任一项所述的基于磁隧道结的存储器的制作方法，其特征在于，包括：
制作M×N存储单元交叉点阵列，包含M条字线与N条位线，M≥3，N≥3，每条字线与每条位线的交叉点连接部位为一存储单元，每个存储单元为1晶体管(T)-1磁性隧道结(MTJ)结构，该晶体管用于读出操作；
其中，该M×N存储单元交叉点阵列的每条字线和位线均单独连接一选择晶体管，用于基于交叉点阵列的串扰特性进行特定写操作，不同的字线与位线接入Vcc和GND的供电方式对应不同的特定存储状态。
CN201910552901.4A 2019-06-24 2019-06-24 基于磁隧道结的存储器及其读写方法、制作方法 Active CN110277115B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910552901.4A CN110277115B (zh) 2019-06-24 2019-06-24 基于磁隧道结的存储器及其读写方法、制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910552901.4A CN110277115B (zh) 2019-06-24 2019-06-24 基于磁隧道结的存储器及其读写方法、制作方法

Publications (2)

Publication Number Publication Date
CN110277115A CN110277115A (zh) 2019-09-24
CN110277115B true CN110277115B (zh) 2021-01-01

Family

ID=67961815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910552901.4A Active CN110277115B (zh) 2019-06-24 2019-06-24 基于磁隧道结的存储器及其读写方法、制作方法

Country Status (1)

Country Link
CN (1) CN110277115B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114930455A (zh) * 2020-05-27 2022-08-19 华为技术有限公司 磁性随机存储器、数据读写方法及电子设备
CN115702455A (zh) * 2020-08-13 2023-02-14 华为技术有限公司 一种存储单元以及相关设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505042A (zh) * 2002-12-05 2004-06-16 ������������ʽ���� 非易失性半导体存储装置
CN102870161A (zh) * 2010-04-07 2013-01-09 高通股份有限公司 用于磁性位单元元件的不对称写入方案
JP2017147009A (ja) * 2016-02-16 2017-08-24 国立大学法人東北大学 磁気抵抗変化型記憶装置及びそのアクセス方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903965B2 (en) * 2002-07-18 2005-06-07 Renesas Technology Corp. Thin film magnetic memory device permitting high precision data read
CN1497603A (zh) * 2002-10-23 2004-05-19 恩益禧电子股份有限公司 磁性随机存取存储器及其数据写入方法
KR100604913B1 (ko) * 2004-10-28 2006-07-28 삼성전자주식회사 멀티 비트 셀 어레이 구조를 가지는 마그네틱 램
DE602005022398D1 (de) * 2004-11-30 2010-09-02 Toshiba Kk Anordnung der Schreiblinien in einer MRAM-Vorrichtung
US7224601B2 (en) * 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
US7321507B2 (en) * 2005-11-21 2008-01-22 Magic Technologies, Inc. Reference cell scheme for MRAM
US8130534B2 (en) * 2009-01-08 2012-03-06 Qualcomm Incorporated System and method to read and write data a magnetic tunnel junction element
US8767446B2 (en) * 2011-10-12 2014-07-01 International Business Machines Corporation Multi-bit spin-momentum-transfer magnetoresistence random access memory with single magnetic-tunnel-junction stack
KR101998268B1 (ko) * 2016-10-21 2019-07-11 한국과학기술원 반도체 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505042A (zh) * 2002-12-05 2004-06-16 ������������ʽ���� 非易失性半导体存储装置
CN102870161A (zh) * 2010-04-07 2013-01-09 高通股份有限公司 用于磁性位单元元件的不对称写入方案
JP2017147009A (ja) * 2016-02-16 2017-08-24 国立大学法人東北大学 磁気抵抗変化型記憶装置及びそのアクセス方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Self-Adaptive Write Circuit for Magnetic Tunneling;Mingzhi Long等;《IEEE TRANSACTIONS ON NANOTECHNOLOGY》;20180314;全文 *

Also Published As

Publication number Publication date
CN110277115A (zh) 2019-09-24

Similar Documents

Publication Publication Date Title
CN109148507B (zh) 用于具有平面存储器单元的三维存储器的垂直选择器
KR101652826B1 (ko) 반도체 소자 및 그 구동 방법
USRE40995E1 (en) Multi-element resistive memory
US8363449B2 (en) Floating source line architecture for non-volatile memory
US20190244666A1 (en) Methods and apparatus for memory cells that combine static ram and non volatile memory
US8098507B2 (en) Hierarchical cross-point array of non-volatile memory
US8767446B2 (en) Multi-bit spin-momentum-transfer magnetoresistence random access memory with single magnetic-tunnel-junction stack
US11882706B2 (en) One selector one resistor MRAM crosspoint memory array fabrication methods
KR102580591B1 (ko) 임계치 스위칭 선택기들을 이용한 크로스포인트 메모리에서의 전원 차단 복구
CN107657981A (zh) 基于互补极化磁隧道结的非易失sram存储单元及其应用方法
CN110277115B (zh) 基于磁隧道结的存储器及其读写方法、制作方法
TW200409116A (en) MRAM architecture with electrically isolated read and write circuitry
KR101301251B1 (ko) 포논-차단 절연층을 갖는 메모리 셀
EP1754230A1 (en) Reversed magnetic tunneling junction for power efficient byte writing of mram
CN1666292A (zh) 写入切换存储器的电路和方法
CN102479919A (zh) 通量编程的多位磁存储器
TWI524341B (zh) 儲存裝置、儲存器單元以及數據寫入方法
US8363450B2 (en) Hierarchical cross-point array of non-volatile memory
CN112259139B (zh) 存储单元、存储器以及存储器的初始化方法
CN112349311B (zh) 存储器与其读写方法
WO2021237497A1 (zh) 磁性随机存储器、数据读写方法及电子设备
JP4293828B2 (ja) 高密度ｍｒａｍ
CN114694703A (zh) 磁性存储器及其读写方法
CN114694704A (zh) 磁性存储器及其读写方法
CN116114402A (zh) 磁性隧道结、磁阻式随机存取存储器和电子器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant