CN107657981A - 基于互补极化磁隧道结的非易失sram存储单元及其应用方法 - Google Patents

基于互补极化磁隧道结的非易失sram存储单元及其应用方法 Download PDF

Info

Publication number
CN107657981A
CN107657981A CN201710982907.6A CN201710982907A CN107657981A CN 107657981 A CN107657981 A CN 107657981A CN 201710982907 A CN201710982907 A CN 201710982907A CN 107657981 A CN107657981 A CN 107657981A
Authority
CN
China
Prior art keywords
magnetic tunnel
junction
polarization magnetic
cpmtj
sram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710982907.6A
Other languages
English (en)
Inventor
赵振宇
李欢
唐皓月
曲连华
王耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN201710982907.6A priority Critical patent/CN107657981A/zh
Publication of CN107657981A publication Critical patent/CN107657981A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Static Random-Access Memory (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开了一种基于互补极化磁隧道结的非易失SRAM存储单元及其应用方法，存储单元包括SRAM单元和互补极化磁隧道结CPMTJ，CPMTJ的两个读写端并联在SRAM单元的两个反馈节点L、R上，CPMTJ的接地端GND接地，存储单元的应用方法步骤包括：将控制线BL、N_BL均置为低电平，将外部缓存中缓存的数据写入到反馈节点L、R，在系统即将断电时，将控制线BL、N_BL均置为高电平，在重新上电时，互补极化磁隧道结CPMTJ存储的信息被读出到反馈节点L、R处。本发明解决了传统NV‑SRAM单元使用MTJ带来的写非对称性问题，具有存储性能高、非易失写操作简单、非易失写延迟小、写功耗低的优点。

Description

基于互补极化磁隧道结的非易失SRAM存储单元及其应用方法
技术领域
本发明涉及非易失性随机存储单元，具体涉及一种基于互补极化磁隧道结的非易失SRAM存储单元及其应用方法。
背景技术
传统的高性能微处理器中，缓存是一个基于SRAM的电路，SRAM凭借其高读写速度和简单的结构，在缓存方面的应用一直占据了有力的地位。如图1所示，SRAM单元采用两个交叉耦合的反相器用来对信号进行存储，存储节点以L、R来表示；字线（WL：word line）为选择存储阵列中某一行单元的控制信号，当WL为高电平时，传输管N3、N4打开，对单元进行读、写操作；位线（BL：bit line、N_BL）为选择存储阵列中某一列单元的控制信号，通过BL、N_BL信号对单元进行读、写操作。SRAM单元的MOS管数目少、结构简单，读写操作简单，但是作为易失性存储器，SRAM在断电的情况下数据会丢失，为了保存数据，就必须对其持续供电。为了实现数据的非易失存储，当前最引起广泛关注的是利用非易失性存储器来代替传统的易失性存储器。
作为众多非易失性存储器的一种，自旋转移矩磁性随机存储器（STT-MRAM）凭借其较好的读写性能、较长的耐用性和能与CMOS工艺兼容等特性，成为替代SRAM用于缓存的不二之选。STT-MRAM的核心器件是磁隧道结（MTJ），即利用磁性材料相对磁化方向的不同来表示高、低组态，以此表示数据的存“0”、存“1”。磁隧道结又分为两端磁隧道结和互补极化磁隧道结（CPMTJ），不同于MTJ是一个自由层和一个固定层，CPMTJ是两个固定层共享一个自由层，以此实现自参考，解决写非对称性问题，降低写功耗。
如图2所示，磁隧道结（MTJ：Magnetic Tunnel Junction）为“三明治”结构，由“铁磁层-绝缘层-铁磁层”组成的三层结构，其中，两端的铁磁层都具有磁性，磁化方向固定不变的称为固定层，磁化方向随电流可以发生改变的称为自由层，当自由层和固定层的磁化方向相同时，MTJ表现成低阻态；当自由层和固定层磁化方向相反时，MTJ表现成高阻态。MTJ的高、低阻态分别可用来表示数据的存“0”、存“1”。
目前已有的STT-MRAM单元包括1T-1MTJ、2T-2MTJ和4T-2MTJ，其中1T-1MTJ由于面积小、集成度高，且MTJ的写速度和写功耗可以很好的满足三级缓存的需求，可以用作传统存储器系统中的三级缓存。为了让STT-MRAM更好的用于一级或者二级缓存，可以通过将MTJ嵌入到SRAM中形成NV-SRAM单元（非易失SRAM存储单元）结构，以实现在正常模式下，拥有SRAM的读写性能；在非易失模式下，能将数据存储在MTJ中，实现非易失存储。
目前已有的NV-SRAM单元有两种，分别是6T-2MTJ和8T-2MTJ。如图3所示，6T-2MTJ单元是直接将两个MTJ嵌入到SRAM的反馈节点中，实现了易失非易失模式混合、面积小等优势，但是非易失写操作包括“重置”、“写入”和“存储”三个步骤，且在“重置”之前还需要将SRAM反馈节点处的信息先存储到其他缓存中，在“写入”阶段再写到反馈节点，最后再进行非易失存储将SRAM反馈节点的信息存储到两个MTJ中，整个非易失写操作过程极大地增加了对外围控制电路的需求，并且增加了操作复杂度。图4是6T-2MTJ单元的功能时序图。参见图4可以看出，6T-2MTJ单元的非易失写分为：“重置”、“写入”和“存储”三个步骤。以L=1、R=0为例，在“重置”阶段开始之前，先将SRAM反馈节点L、R处的信息存储到其他缓存中，之后再将BL、N_BL置为低电平，两个MTJ都有从固定层流向自由层的电流，MTJ被写成高阻态；在“写入”阶段，再将之前读出的数据再写入到SRAM反馈节点，即保证此时L=1、R=0；在“存储”阶段，将BL、N_BL都置为高电平，此时，MTJ2有从自由层流向固定层的电流，将MTJ2写成低阻态，SRAM反馈节点L、R上的信息被成功存储到两个MTJ中。在系统进行上电时，由于两个MTJ的阻值不同，其存储的信息将很快的读出到SRAM反馈节点处。如图5所示，8T-2MTJ单元是由两个NMOS管将SRAM与两个MTJ连接起来，实现易失模式下能像SRAM一样进行读写操作，非易失模式下通过导通两个连接管，将SRAM反馈节点的信息存储到MTJ中，由于一个MTJ只能表示一个存储状态，因此，需要将控制信号PL先置为高电平后置为低电平，先后分别对两个MTJ进行非易失写入操作，才能将SRAM反馈节点处的信息写入。8T-2MTJ单元的整个非易失写操作也较为复杂，且整个单元的MOS管数目多、控制信号多，影响了其集成度。图6是8T-2MTJ单元的功能时序图。当系统检测到即将断电时，SL控制的两个NMOS管导通，在整个非易失写操作过程中，通过将PL信号分别置为高、低电平先后对左右两个MTJ进行写操作。以L=1、R=0为例，当PL为低电平时，MTJ1有从固定层流向自由层的电流，将MTJ1写成高阻态；当PL为高电平时，MTJ2有从自由层流向固定层的电流，将MTJ2写成低阻态。之后，模拟系统断电，可以看出，L、R处的信号都变为0。在随后的模拟上电过程中，可以看出，两个MTJ中存储的信号将被准确的读出到SRAM的反馈节点中，恢复断电之前的存储状态。
经过分析可知，6T-2MTJ的非易失写操作过程复杂，导致写延迟长、写功耗高；8T-2MTJ的MOS管数目多、面积大，且控制信号多。这两种单元存在的问题极大地限制了其在一级二级缓存中的使用，因此，亟需提出一种性能更优、操作更简单、面积小、非易失写延迟和写功耗低的NV-SRAM单元。
发明内容
本发明要解决的技术问题：针对现有技术的上述问题，提供一种解决了传统NV-SRAM单元使用MTJ带来的写非对称性问题，存储性能高、非易失写操作简单、非易失写延迟小、写功耗低的基于互补极化磁隧道结的非易失SRAM存储单元及其应用方法。
为了解决上述技术问题，本发明采用的技术方案为：
一方面，本发明提供一种基于互补极化磁隧道结的非易失SRAM存储单元，其特征在于：包括SRAM单元和互补极化磁隧道结CPMTJ，所述互补极化磁隧道结CPMTJ的两个读写端并联在SRAM单元的两个反馈节点L、R上，所述互补极化磁隧道结CPMTJ的接地端GND接地。
优选地，互补极化磁隧道结CPMTJ由共用绝缘层和自由层、分别具有独立固定层的两个磁隧道结MTJ组成，且共用的自由层作为互补极化磁隧道结CPMTJ的接地端GND，两个固定层分别的连接端分别作为互补极化磁隧道结CPMTJ的读写端。
优选地，所述SRAM单元包括存储单元、传输管N3和N4，所述存储单元由两个交叉耦合的反相器构成，所述存储单元的两端分别作为SRAM单元的两个反馈节点L以及R，反馈节点L通过传输管N3和位线BL相连，反馈节点R通过传输管N4和位线N_BL相连，传输管N3和传输管N4的控制端均与位线WL相连。
另一方面，本发明还提供一种基于互补极化磁隧道结的非易失SRAM存储单元的应用方法，其实施步骤包括：
1）重置：将SRAM单元的反馈节点L、R处的信息存储到外部缓存中，将控制线BL、N_BL均置为低电平，使得互补极化磁隧道结CPMTJ的两个极化磁隧道结MTJ都有从固定层流向自由层的电流，两个极化磁隧道结MTJ被写成高阻态；
2）写入：将外部缓存中缓存的数据写入到反馈节点L、R；
3）存储：在系统即将断电时，将控制线BL、N_BL均置为高电平，使得互补极化磁隧道结CPMTJ的有从自由层流向固定层的电流，将互补极化磁隧道结CPMTJ写成低阻态，反馈节点L、R上的信息被成功存储到互补极化磁隧道结CPMTJ的两个极化磁隧道结MTJ中；
4）恢复：在SRAM单元断电后重新上电时，互补极化磁隧道结CPMTJ的两个极化磁隧道结MTJ存储的信息被读出到反馈节点L、R处，恢复SRAM单元断电之前的存储状态。
本发明基于互补极化磁隧道结的非易失SRAM存储单元及其应用方法具有下述优点：
1、本发明基于互补极化磁隧道结的非易失SRAM存储单元将互补极化磁隧道结CPMTJ嵌入在SRAM单元中，解决了传统NV-SRAM单元使用MTJ带来的写非对称性问题。
2、现有的STT-MRAM的写时间和写功耗无法满足一级二级缓存的需求，而本发明基于互补极化磁隧道结的非易失SRAM存储单元将互补极化磁隧道结CPMTJ嵌入在SRAM单元中实现的6T-1CPMTJ单元的易失、非易失模式两种模式混合可使6T-1CPMTJ单元在易失模式下的性能尽可能接近SRAM，同时实现SRAM所不能实现的断电情况下的非易失存储。
3、相比于传统的NV-SRAM单元，本发明基于互补极化磁隧道结的非易失SRAM存储单元将互补极化磁隧道结CPMTJ嵌入在SRAM单元中实现的6T-1CPMTJ单元结构的非易失写操作实现了很大的简化。
4、本发明基于互补极化磁隧道结的非易失SRAM存储单元将互补极化磁隧道结CPMTJ嵌入在SRAM单元中实现的6T-1CPMTJ单元的非易失写延迟和写功耗相对传统的NV-SRAM单元来说，实现了较大的改善。
附图说明
图1为现有SRAM单元的结构示意图。
图2为现有磁隧道结MTJ的“三明治”结构示意图。
图3为现有NV-SRAM单元6T-1CPMTJ的结构示意图。
图4为现有NV-SRAM单元6T-1CPMTJ的功能时序图。
图5为现有NV-SRAM单元8T-2MTJ的结构示意图。
图6为现有NV-SRAM单元8T-2MTJ的功能时序图。
图7为本发明实施例的非易失SRAM存储单元的结构示意图。
图8为本发明实施例的非易失SRAM存储单元的功能时序图。
图9为而本发明实施例和现有NV-SRAM单元40nm工艺下的易失读写性能对比图。
图10为而本发明实施例和现有NV-SRAM单元40nm工艺下的非易失读写速度对比图。
图11为而本发明实施例和现有NV-SRAM单元40nm工艺下的非易失读写功耗对比图。
具体实施方式
如图7所示，本实施例基于互补极化磁隧道结的非易失SRAM存储单元包括SRAM单元和互补极化磁隧道结CPMTJ，互补极化磁隧道结CPMTJ的两个读写端并联在SRAM单元的两个反馈节点L、R上，互补极化磁隧道结CPMTJ的接地端GND接地。本实施例基于互补极化磁隧道结的非易失SRAM存储单元针对目前已有NV-SRAM单元存在的不足，将互补极化磁隧道结CPMTJ的两个读写端并联在SRAM单元的两个反馈节点L、R上实现了一种新型的NV-SRAM单元，且命名为 6T-1CPMTJ单元。由于互补极化磁隧道结CPMTJ能够同时表示两种存储状态，就不存在写非对称性问题，因此，只需要给一次控制信号就能将SRAM单元的反馈节点处的信息存储到互补极化磁隧道结CPMTJ中，在系统上电时再读出。而且本实施例的6T-1CPMTJ单元由于不存在写非对称性问题，使得本实施例的6T-1CPMTJ单元的写非对称带来的写操作复杂度问题也将得到解决。本实施例的6T-1CPMTJ单元首次提出了将能同时表示两种存储信息的互补极化磁隧道结CPMTJ嵌入到SRAM单元中，实现易失、非易失模式相互切换。当存储系统正常工作时，6T-本实施例的6T-1CPMTJ单元能像SRAM单元一样进行易失读、写操作；在系统即将断电时，通过将BL、N_BL同时至为高电平，打开WL控制的NMOS管，就可以将SRAM单元的存储节点处的信息存储到互补极化磁隧道结CPMTJ中。由于一个互补极化磁隧道结CPMTJ可以同时表示两种存储状态，因此，本实施例的6T-1CPMTJ单元的非易失写操作一步就可以完成，且控制信号简单。此外，系统可以同时控制存储阵列中多个本实施例的6T-1CPMTJ单元的非易失写和非易失读操作，因此，即使对一个本实施例的6T-1CPMTJ单元来说需要一定的写时间，但是整个阵列实现同时自写操作将会带来更高的写效率，节省整个阵列的非易失写时间。
如图7所示，互补极化磁隧道结CPMTJ由共用绝缘层和自由层、分别具有独立固定层的两个磁隧道结MTJ组成，且共用的自由层作为互补极化磁隧道结CPMTJ的接地端GND，两个固定层分别的连接端分别作为互补极化磁隧道结CPMTJ的读写端。
如图7所示，SRAM单元包括存储单元、传输管N3和N4，存储单元由两个交叉耦合的反相器构成，存储单元的两端分别作为SRAM单元的两个反馈节点L以及R，反馈节点L通过传输管N3和位线BL相连，反馈节点R通过传输管N4和位线N_BL相连，传输管N3和传输管N4的控制端均与位线WL相连。
如图8所示本实施例6T-1CPMTJ单元的功能时序图可以看出，本实施例的6T-1CPMTJ单元的非易失写操作简单，只需要在系统检测到即将断电时，将BL，N_BL预充到高电平；之后，导通WL，就有电流流过互补极化磁隧道结CPMTJ的两边，由于互补极化磁隧道结CPMTJ两端电阻大小不一样，流经它们的电流大小也不一样，就会造成互补极化磁隧道结CPMTJ自由层的翻转，SRAM单元的反馈节点L、R上的信息被同时写入到互补极化磁隧道结CPMTJ中。本实施例的6T-1CPMTJ单元的非易失写操作简单，意味着只需要给整个存储阵列一个简单的控制信号，就能同时对阵列中的多个单元进行非易失写操作，这极大地提高了非易失写的效率。
本实施例基于互补极化磁隧道结的非易失SRAM存储单元的应用方法的实施步骤包括：
1）重置：将SRAM单元的反馈节点L、R处的信息存储到外部缓存中，将控制线BL、N_BL均置为低电平，使得互补极化磁隧道结CPMTJ的两个极化磁隧道结MTJ都有从固定层流向自由层的电流，两个极化磁隧道结MTJ被写成高阻态；
2）写入：将外部缓存中缓存的数据写入到反馈节点L、R；
3）存储：在系统即将断电时，将控制线BL、N_BL均置为高电平，使得互补极化磁隧道结CPMTJ的有从自由层流向固定层的电流，将互补极化磁隧道结CPMTJ写成低阻态，反馈节点L、R上的信息被成功存储到互补极化磁隧道结CPMTJ的两个极化磁隧道结MTJ中；
4）恢复：在SRAM单元断电后重新上电时，互补极化磁隧道结CPMTJ的两个极化磁隧道结MTJ存储的信息被读出到反馈节点L、R处，恢复SRAM单元断电之前的存储状态。
图9为本实施例6T-1CPMTJ单元在40nm工艺下的易失读写性能与SRAM的对比图。既然6T-1CPMTJ单元提出的初始目的是替代SRAM在一级二级缓存中的使用，那么所提出的NV-SRAM单元在易失模式下的读写性能应尽可能的接近SRAM。参见图9可以看出，本实施例6T-1CPMTJ单元的易失写“0”、写“1”速度与SRAM基本没有差别；本实施例的6T-1CPMTJ单元的易失读“0”、读“1”速度比SRAM稍慢，这是因为互补极化磁隧道结CPMTJ在整个单元的放电路径中，一定程度上影响了本实施例的6T-1CPMTJ易失模式下的放电速度，但是，相比于本实施例的6T-1CPMTJ单元带来的断电情况下数据不丢失的特性，这些易失读模式下较小的读性能损失是可以接受的。图10为本实施例6T-1CPMTJ单元在40nm工艺下的非易失读写速度与6T-2MTJ和8T-2MTJ的对比，图11为本实施例6T-1CPMTJ单元在40nm工艺下的非易失读写功耗与6T-2MTJ和8T-2MTJ的对比。通过图10和图11的对比可以看出，三种NV-SRAM单元的非易失读速度和非易失读功耗相差不大，这是因为三种单元的非易失读操作都是随着系统的上电所发生的瞬态的行为。但是，由于6T-2MTJ和8T-2MTJ单元的非易失写操作复杂，使得本实施例的6T-1CPMTJ单元在非易失写操作方面具有优势。相比于6T-2MTJ而言，本实施例的6T-1CPMTJ单元的非易失写时间减小了8.14%，非易失写功耗降低了61.2%；相比于8T-2MTJ而言，本实施例的6T-1CPMTJ单元的非易失写时间减小了13%，非易失写功耗降低了62.1%。
以上所述仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (4)

1.一种基于互补极化磁隧道结的非易失SRAM存储单元，其特征在于：包括SRAM单元和互补极化磁隧道结CPMTJ，所述互补极化磁隧道结CPMTJ的两个读写端并联在SRAM单元的两个反馈节点L、R上，所述互补极化磁隧道结CPMTJ的接地端GND接地。
2.根据权利要求1所述的基于互补极化磁隧道结的非易失SRAM存储单元，其特征在于：互补极化磁隧道结CPMTJ由共用绝缘层和自由层、分别具有独立固定层的两个磁隧道结MTJ组成，且共用的自由层作为互补极化磁隧道结CPMTJ的接地端GND，两个固定层分别的连接端分别作为互补极化磁隧道结CPMTJ的读写端。
3.根据权利要求1或2所述的基于互补极化磁隧道结的非易失SRAM存储单元，其特征在于：所述SRAM单元包括存储单元、传输管N3和N4，所述存储单元由两个交叉耦合的反相器构成，所述存储单元的两端分别作为SRAM单元的两个反馈节点L以及R，反馈节点L通过传输管N3和位线BL相连，反馈节点R通过传输管N4和位线N_BL相连，传输管N3和传输管N4的控制端均与位线WL相连。
4.一种权利要求1或2或3所述的基于互补极化磁隧道结的非易失SRAM存储单元的应用方法，其特征在于，其实施步骤包括：
1）重置：将SRAM单元的反馈节点L、R处的信息存储到外部缓存中，将控制线BL、N_BL均置为低电平，使得互补极化磁隧道结CPMTJ的两个极化磁隧道结MTJ都有从固定层流向自由层的电流，两个极化磁隧道结MTJ被写成高阻态；
2）写入：将外部缓存中缓存的数据写入到反馈节点L、R；
3）存储：在系统即将断电时，将控制线BL、N_BL均置为高电平，使得互补极化磁隧道结CPMTJ的有从自由层流向固定层的电流，将互补极化磁隧道结CPMTJ写成低阻态，反馈节点L、R上的信息被成功存储到互补极化磁隧道结CPMTJ的两个极化磁隧道结MTJ中；
4）恢复：在SRAM单元断电后重新上电时，互补极化磁隧道结CPMTJ的两个极化磁隧道结MTJ存储的信息被读出到反馈节点L、R处，恢复SRAM单元断电之前的存储状态。
CN201710982907.6A 2017-10-20 2017-10-20 基于互补极化磁隧道结的非易失sram存储单元及其应用方法 Pending CN107657981A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710982907.6A CN107657981A (zh) 2017-10-20 2017-10-20 基于互补极化磁隧道结的非易失sram存储单元及其应用方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710982907.6A CN107657981A (zh) 2017-10-20 2017-10-20 基于互补极化磁隧道结的非易失sram存储单元及其应用方法

Publications (1)

Publication Number Publication Date
CN107657981A true CN107657981A (zh) 2018-02-02

Family

ID=61119054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710982907.6A Pending CN107657981A (zh) 2017-10-20 2017-10-20 基于互补极化磁隧道结的非易失sram存储单元及其应用方法

Country Status (1)

Country Link
CN (1) CN107657981A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544499A (zh) * 2018-05-28 2019-12-06 联华电子股份有限公司 静态随机存取存储器结构
CN111796624A (zh) * 2020-07-27 2020-10-20 东南大学 一种超高电源纹波抑制比cmos电压基准电路
CN112185445A (zh) * 2020-09-28 2021-01-05 东南大学 利用隧道场效应管抑制漏电的混合非易失性随机存储器
CN112542189A (zh) * 2019-09-20 2021-03-23 中芯国际集成电路制造(上海)有限公司 磁性存储器及其编程控制方法、读取方法、磁性存储装置
TWI741599B (zh) * 2019-12-31 2021-10-01 台灣積體電路製造股份有限公司 積體電路、半導體元件及其操作方法
TWI770950B (zh) * 2020-04-28 2022-07-11 台灣積體電路製造股份有限公司 記憶體單元、記憶體系統與記憶體單元的操作方法
US11404424B2 (en) 2020-04-28 2022-08-02 Taiwan Semiconductor Manufacturing Company Limited Static random access memory with magnetic tunnel junction cells
CN116434804A (zh) * 2023-06-12 2023-07-14 安徽大学 一种9T2M的nvSRAM单元、模式切换电路以及非易失性存储电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459791A (zh) * 2002-05-23 2003-12-03 三菱电机株式会社 多个存储单元共用存取元件的薄膜磁性体存储装置
CN101821810A (zh) * 2007-08-31 2010-09-01 国立大学法人东京工业大学 利用电流感应磁化反转mtj的非易失性sram/锁存电路
US20130070523A1 (en) * 2011-09-21 2013-03-21 Kabushiki Kaisha Toshiba Magnetic memory element and nonvolatile memory device
CN104620318A (zh) * 2012-09-13 2015-05-13 高通股份有限公司 具有由数据单元和参考单元共享的写驱动器的mram
CN105493193A (zh) * 2013-08-16 2016-04-13 英特尔公司 使用电阻式存储器的具有保持力的存储器单元
US20160224082A1 (en) * 2013-09-20 2016-08-04 Tohoku University Memory cell and storage device
CN106251896A (zh) * 2016-07-11 2016-12-21 北京航空航天大学 基于自旋霍尔效应磁隧道结的非易失性锁存单元

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459791A (zh) * 2002-05-23 2003-12-03 三菱电机株式会社 多个存储单元共用存取元件的薄膜磁性体存储装置
CN101821810A (zh) * 2007-08-31 2010-09-01 国立大学法人东京工业大学 利用电流感应磁化反转mtj的非易失性sram/锁存电路
US20130070523A1 (en) * 2011-09-21 2013-03-21 Kabushiki Kaisha Toshiba Magnetic memory element and nonvolatile memory device
CN104620318A (zh) * 2012-09-13 2015-05-13 高通股份有限公司 具有由数据单元和参考单元共享的写驱动器的mram
CN105493193A (zh) * 2013-08-16 2016-04-13 英特尔公司 使用电阻式存储器的具有保持力的存储器单元
US20160224082A1 (en) * 2013-09-20 2016-08-04 Tohoku University Memory cell and storage device
CN106251896A (zh) * 2016-07-11 2016-12-21 北京航空航天大学 基于自旋霍尔效应磁隧道结的非易失性锁存单元

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
LIANHUA QU, ZHENYU ZHAO, YAO WANG ET AL.: "《High-Speed Disturbance-Free Non-》", 《2016 IEEE INTERNATIONAL CONFERENCE ON ELECTRON DEVICES AND SOLID-STATE CIRCUITS (EDSSC’16)》 *
LIANHUA QU, ZHENYU ZHAO, YAO WANG ET AL: "《A Disturbance-Free Energy-Efficient》", 《IEEE ELECTRON DEVICE LETTERS》 *
YEONGKYO SEO, XUANYAO FONG, AND KAUSHIK ROY: "《Fast and Disturb-Free Nonvolatile Flip-Flop Using Complementary Polarizer MTJ》", 《IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS》 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544499A (zh) * 2018-05-28 2019-12-06 联华电子股份有限公司 静态随机存取存储器结构
CN110544499B (zh) * 2018-05-28 2021-07-13 联华电子股份有限公司 静态随机存取存储器结构
CN112542189A (zh) * 2019-09-20 2021-03-23 中芯国际集成电路制造(上海)有限公司 磁性存储器及其编程控制方法、读取方法、磁性存储装置
US11984164B2 (en) 2019-12-31 2024-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile static random access memory (nvSRAM) with multiple magnetic tunnel junction cells
US11657873B2 (en) 2019-12-31 2023-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile static random access memory (nvSRAM) with multiple magnetic tunnel junction cells
TWI741599B (zh) * 2019-12-31 2021-10-01 台灣積體電路製造股份有限公司 積體電路、半導體元件及其操作方法
TWI770950B (zh) * 2020-04-28 2022-07-11 台灣積體電路製造股份有限公司 記憶體單元、記憶體系統與記憶體單元的操作方法
US11404424B2 (en) 2020-04-28 2022-08-02 Taiwan Semiconductor Manufacturing Company Limited Static random access memory with magnetic tunnel junction cells
US11751375B2 (en) 2020-04-28 2023-09-05 Taiwan Semiconductor Manufacturing Company Limited Static random access memory with magnetic tunnel junction cells
CN111796624A (zh) * 2020-07-27 2020-10-20 东南大学 一种超高电源纹波抑制比cmos电压基准电路
CN112185445A (zh) * 2020-09-28 2021-01-05 东南大学 利用隧道场效应管抑制漏电的混合非易失性随机存储器
CN116434804A (zh) * 2023-06-12 2023-07-14 安徽大学 一种9T2M的nvSRAM单元、模式切换电路以及非易失性存储电路
CN116434804B (zh) * 2023-06-12 2023-09-01 安徽大学 一种9T2M的nvSRAM单元、模式切换电路以及非易失性存储电路

Similar Documents

Publication Publication Date Title
CN107657981A (zh) 基于互补极化磁隧道结的非易失sram存储单元及其应用方法
CN101627435B (zh) 用于自旋转移力矩磁阻随机存取存储器的读取干扰减少电路
US10803917B2 (en) Semiconductor storage device
CN100541650C (zh) 非易失性存储阵列和地址转换方法
US20020080643A1 (en) Magnetic random access memory
CN102148055B (zh) 使用自旋mos晶体管的非易失性存储器电路
CN104733047B (zh) 一种包括参考单元的rram子阵列结构
CN101878506A (zh) 用于自旋转移力矩磁阻随机存取存储器中的读取操作的接地电平预充电位线方案
CN103839585A (zh) 一种具有读取自参考功能的 2-1t1r rram 存储单元
CN100440373C (zh) 能按照自基准方式读出数据的薄膜磁性体存储装置
US20150194202A1 (en) Semiconductor memory device and driving method of the same
CN106158000A (zh) 自旋转移扭矩磁存储器单元和存储器
CN111640769B (zh) 自旋轨道矩磁性存储器单元及磁性存储器
TW201120887A (en) Static random access memory
CN100470665C (zh) 写入切换存储器的方法
TW200409116A (en) MRAM architecture with electrically isolated read and write circuitry
CN203733475U (zh) 一种具有读取自参考功能的 2-1t1r rram 存储单元
CN104882157A (zh) 一种磁随机存储系统及其读取操作方法
KR20120055485A (ko) 플럭스 프로그래밍된 멀티-비트 자기 메모리
CN110277115B (zh) 基于磁隧道结的存储器及其读写方法、制作方法
CN112863575B (zh) 具有磁性隧道结的非易失寄存器
US9761293B2 (en) Semiconductor storage device
CN112927737B (zh) 使用磁性隧道结的非易失寄存器
CN110867511B (zh) 垂直磁化的mtj器件
CN110136760A (zh) Mram芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180202

RJ01 Rejection of invention patent application after publication