CN112542189A - 磁性存储器及其编程控制方法、读取方法、磁性存储装置 - Google Patents

磁性存储器及其编程控制方法、读取方法、磁性存储装置 Download PDF

Info

Publication number
CN112542189A
CN112542189A CN201910892676.9A CN201910892676A CN112542189A CN 112542189 A CN112542189 A CN 112542189A CN 201910892676 A CN201910892676 A CN 201910892676A CN 112542189 A CN112542189 A CN 112542189A
Authority
CN
China
Prior art keywords
tunnel junction
magnetic tunnel
memory cell
magnetic
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910892676.9A
Other languages
English (en)
Other versions
CN112542189B (zh
Inventor
宁丹
赵子鉴
王韬
倪昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910892676.9A priority Critical patent/CN112542189B/zh
Priority to US17/022,701 priority patent/US11328758B2/en
Publication of CN112542189A publication Critical patent/CN112542189A/zh
Application granted granted Critical
Publication of CN112542189B publication Critical patent/CN112542189B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

一种磁性存储器及其编程控制方法、读取方法、磁性存储装置，磁性存储器包括：第一磁隧道结存储单元，其第一端耦接第一位线；开关器件，其第一端耦接第一磁隧道结存储单元的第二端，其控制端接入开关控制信号；第二磁隧道结存储单元，其第一端耦接第二位线，其第二端耦接开关器件的第二端；第一晶体管，其第一端耦接第一磁隧道结存储单元的第二端，其第二端耦接源线，其控制端耦接字线；第二晶体管，其第一端耦接第二磁隧道结存储单元的第二端，其第二端耦接源线，其控制端耦接字线；灵敏放大器，其第一输入端耦接第一位线，其第二输入端耦接第二位线，其输出端输出读出信号。本发明技术方案能够提升磁性存储器读出信号的准确性。

Description

磁性存储器及其编程控制方法、读取方法、磁性存储装置
技术领域
本发明涉及集成电路技术领域，尤其涉及一种磁性存储器及其编程控制方法、读取方法、磁性存储装置。
背景技术
自旋转移矩磁性随机存储器(Magnetic Random Access Memory,STT-MRAM)与传统存储器相比，具有读写速度快、高密度、低功耗等特点，同时由于与先进制程的兼容性，有望替代静态随机存取存储器(Static Random-Access Memory，SRAM)/动态随机存取存储器(Dynamic Random Access Memory,DRAM)、闪存(Flash)等，成为下一代应用广泛的存储器，所以STT-MRAM性能优化也至关重要。
MRAM是利用材料异向性磁阻的特性制作MRAM存储单元，通过外加磁场或自旋转移力矩等方式进行写入，读取的方式是依据磁阻不同所引起的电位差来判别0和1信号。传统的MRAM存储器架构请参照图1，图1所示是当前MRAM常用的磁隧道结(magnetic tunneljunction，MTJ)存储单元。常用存储单元读取方式为用被选择的单元与参考单元由于磁阻的不同所产的电位差通过灵敏放大器(Sensing amplifier,SA)后读出信号。
但是，受材料技术限制，目前MRAM存储单元(cell)在低阻态(parallel)/高阻态(anti-parallel)状态下的电阻值比率较低，影响写入和读取性能。此外，由于干扰(disturb)的限制，MRAM读取电压需要控制比较低，所以读到的电流较小，通过与参考单元(reference cell)比较的方式，读出信号误差会较大；在高规格要求的应用中，经高温、多次读写之后，存储单元性能会有一定退化，更易出现读写错误。
发明内容
本发明解决的技术问题是如何提升磁性存储器读出信号的准确性。
为解决上述技术问题，本发明实施例提供一种磁性存储器，磁性存储器包括：第一磁隧道结存储单元，其第一端耦接第一位线；开关器件，其第一端耦接所述第一磁隧道结存储单元的第二端，其控制端接入开关控制信号；第二磁隧道结存储单元，其第一端耦接第二位线，其第二端耦接所述开关器件的第二端；第一晶体管，其第一端耦接所述第一磁隧道结存储单元的第二端，其第二端耦接源线，其控制端耦接字线；第二晶体管，其第一端耦接所述第二磁隧道结存储单元的第二端，其第二端耦接所述源线，其控制端耦接所述字线；灵敏放大器，其第一输入端耦接所述第一位线，其第二输入端耦接所述第二位线，其输出端输出读出信号。
可选的，所述第一磁隧道结存储单元以及所述第二磁隧道结存储单元的第一端为自由磁化层，所述第一磁隧道结存储单元以及所述第二磁隧道结存储单元的第二端为固定磁化层。
可选的，在写入0或1时，所述第一磁隧道结存储单元与所述第二磁隧道结存储单元的阻态不同。
可选的，在写入0后，所述第一磁隧道结存储单元为低阻态，所述第二磁隧道结存储单元为高阻态；在写入1后，所述第一磁隧道结存储单元为高阻态，所述第二磁隧道结存储单元为低阻态；或者，在写入1后，所述第一磁隧道结存储单元为低阻态，所述第二磁隧道结存储单元为高阻态；在写入0后，所述第一磁隧道结存储单元为高阻态，所述第二磁隧道结存储单元为低阻态。
可选的，所述磁性存储器还包括：第一充电电容，其第一端接地，其第二端耦接所述述第一磁隧道结存储单元的第一端；第二充电电容，其第一端接地，其第二端耦接所述述第二磁隧道结存储单元的第一端。
为解决上述技术问题，本发明实施例还公开了一种基于所述的磁性存储器的编程控制方法，所述编程控制方法包括：在写入0时，在所述第一位线上施加正电压，并在所述第二位线上施加接地电压；在编程初始阶段，利用所述开关控制信号控制所述开关器件导通，并利用所述字线控制所述第一晶体管和所述第二晶体管导通，以使所述第一磁隧道结存储单元转为低阻态；在编程第二阶段，利用所述字线控制所述第一晶体管和所述第二晶体管关断，以使所述第二磁隧道结存储单元转为高阻态。
为解决上述技术问题，本发明实施例还公开了一种基于所述的磁性存储器的编程控制方法，所述编程控制方法包括：在写入1时，在所述第一位线上施加接地电压，并在所述第二位线上施加正电压；在编程初始阶段，利用所述开关控制信号控制所述开关器件导通，并利用所述字线控制所述第一晶体管和所述第二晶体管导通，以使所述第一磁隧道结存储单元转为高阻态；在编程第二阶段，利用所述字线控制所述第一晶体管和所述第二晶体管关断，以使所述第二磁隧道结存储单元转为低阻态。
为解决上述技术问题，本发明实施例还公开了一种基于所述的磁性存储器的读取方法，所述读取方法包括：为所述第一位线和所述第二位线进行充电；利用所述开关控制信号控制所述开关器件关断；利用所述字线控制所述第一晶体管和所述第二晶体管导通，所述灵敏放大器的读出信号随所述第一位线的电压和所述第二位线的电压的压差不同而不同。
本发明实施例还公开了一种磁性存储装置，包括所述磁性存储器，还包括控制器，所述控制器配置为执行所述编程控制方法的步骤，或者执行所述读取方法的步骤。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案的磁性存储器可以包括第一磁隧道结存储单元和第二磁隧道结存储单元，通过第一磁隧道结存储单元和第二磁隧道结存储单元所处的阻态的不同(高阻态或低阻态)，可以实现对0和1的写入以及读取，避免了对单个磁隧道结存储单元在低阻态和高阻态下的电阻值的比较，从而避免了电阻值比率较低对读取性能的影响，提升磁性存储器的读取准确性和读取速度。此外，磁性存储器可以包括第一晶体管和第二晶体管，在对第一磁隧道结存储单元进行编程时，第一晶体管和第二晶体管均处于导通状态，流经第一磁隧道结存储单元的电流增大，从而提升了磁隧道结存储单元的编程能力。
附图说明
图1是现有技术中一种磁性存储器的电路结构示意图；
图2是本发明实施例一种磁性存储器的电路结构示意图；
图3是本发明实施例一种时序信号的示意图；
图4是本发明实施例一种编程控制方法的流程图；
图5是本发明实施例另一种编程控制方法的流程图；
图6是本发明实施例一种读取方法的流程图；
图7是本发明实施例一种具体应用场景的示意图。
具体实施方式
如背景技术中所述，受材料技术限制，目前MRAM存储单元(cell)在低阻态(parallel)/高阻态(anti-parallel)状态下的电阻值比率较低，影响写入和读取性能。此外，由于干扰(disturb)的限制，MRAM读取电压需要控制比较低，所以读到的电流较小，通过与参考单元(reference cell)比较的方式，读出信号误差会较大；在高规格要求的应用中，经高温、多次读写之后，存储单元性能会有一定退化，更易出现读写错误。
本发明技术方案的磁性存储器可以包括第一磁隧道结存储单元和第二磁隧道结存储单元，通过第一磁隧道结存储单元和第二磁隧道结存储单元所处的阻态的不同(高阻态或低阻态)，可以实现对0和1的写入以及读取，避免了对单个磁隧道结存储单元在低阻态和高阻态下的电阻值的比较，从而避免了电阻值比率较低对读取性能的影响，提升磁性存储器的读取准确性和读取速度。此外，磁性存储器可以包括第一晶体管和第二晶体管，在对第一磁隧道结存储单元进行编程时，第一晶体管和第二晶体管均处于导通状态，流经第一磁隧道结存储单元的电流增大，从而提升了磁隧道结存储单元的编程能力。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2是本发明实施例一种磁性存储器的电路结构示意图。
如图2所示，磁性存储器可以包括第一磁隧道结存储单元MTJ、第二磁隧道结存储单元MTJ_b、开关器件M0、第一晶体管M1、第二晶体管M2和灵敏放大器SA。
其中，第一磁隧道结存储单元MTJ的第一端耦接第一位线BL。开关器件M0的第一端耦接所述第一磁隧道结存储单元MTJ的第二端，开关器件M0的控制端接入开关控制信号SG。第二磁隧道结存储单元MTJ_b的第一端耦接第二位线BL_b，第二磁隧道结存储单元MTJ_b的第二端耦接所述开关器件M0的第二端。
具体地，所述开关器件M0可以是MOS晶体管。关于开关器件M0的具体类型可以根据实际的应用环境进行设置，本发明实施例对此不作限制。
在本发明一个非限制性的实施例中，所述第一磁隧道结存储单元MTJ以及所述第二磁隧道结存储单元MTJ_b的第一端为自由磁化层，所述第一磁隧道结存储单元MTJ以及所述第二磁隧道结存储单元MTJ_b的第二端为固定磁化层。
具体地，第一磁隧道结存储单元MTJ以及所述第二磁隧道结存储单元MTJ_b的阻态的改变是通过自由磁化层的翻转来实现的。例如，电流方向为从自由磁化层到固定磁化层，则磁隧道结存储单元转换为低阻态；反之，电流方向为从固定磁化层到自由磁化层，则磁隧道结存储单元转换为高阻态。
在后续的编程过程中，流经第一磁隧道结存储单元MTJ的电流方向为从第一位线BL到开关器件M0，流经第二磁隧道结存储单元MTJ_b的电流方向为从开关器件M0到第二位线BL_b。在这种情况下，为了使第一磁隧道结存储单元MTJ和二磁隧道结存储单元MTJ_b在编程后的阻态不同，需要对两者的固定磁化层以及自由磁化层的位置进行设置。也即，需要设置两者的第一端均为自由磁化层，第二端均为固定磁化层。
在本发明一个可选实施例中，所述第一磁隧道结存储单元MTJ以及所述第二磁隧道结存储单元MTJ_b的第一端也可以为固定磁化层，所述第一磁隧道结存储单元MTJ以及所述第二磁隧道结存储单元MTJ_b的第二端为固定磁化层。
本发明一个非限制性的实施例中，在写入0或1时，所述第一磁隧道结存储单元MTJ与所述第二磁隧道结存储单元MTJ_b的阻态不同。
具体而言，在写入0后，所述第一磁隧道结存储单元MTJ为低阻态，所述第二磁隧道结存储单元MTJ_b为高阻态；在写入1后，所述第一磁隧道结存储单元MTJ为高阻态，所述第二磁隧道结存储单元MTJ_b为低阻态；或者，在写入1后，所述第一磁隧道结存储单元MTJ为低阻态，所述第二磁隧道结存储单元MTJ_b为高阻态；在写入0后，所述第一磁隧道结存储单元MTJ为高阻态，所述第二磁隧道结存储单元MTJ_b为低阻态。
继续参照图2，第一晶体管M1的第一端耦接所述第一磁隧道结存储单元MTJ的第二端，第一晶体管M1的第二端耦接源线SL，第一晶体管M1的控制端耦接字线WL。第二晶体管M2的第一端耦接所述第二磁隧道结存储单元MTJ_b的第二端，第二晶体管M2的第二端耦接所述源线SL，第二晶体管M2的控制端耦接所述字线WL。灵敏放大器SA的第一输入端耦接所述第一位线BL，灵敏放大器SA的第二输入端耦接所述第二位线BL_b，其输出端输出读出信号OUT。
具体地，所述第一晶体管M1和第二晶体管M2可以是MOS晶体管。
本实施例中，在对第一磁隧道结存储单元MTJ进行编程时，第一晶体管M1和第二晶体管M2均处于导通状态，流经第一磁隧道结存储单元MTJ的电流增大，从而提升了磁隧道结存储单元的编程能力。
本发明一个非限制性的实施例中，继续参照图2，磁性存储器还可以包括第一充电电容C1和第二充电电容C2。其中，第一充电电容C1的第一端接地，第一充电电容C1的第二端耦接所述述第一磁隧道结存储单元MTJ的第一端；第二充电电容C2的第一端接地，第二充电电容C2的第二端耦接所述述第二磁隧道结存储单元MTJ_b的第一端。
本实施例中，利用第一充电电容C1和第二充电电容C2可以实现对第一位线BL以及第二位线BL_b的充电。
一并参照图3和图4，基于所述磁性存储器的编程控制方法可以包括以下步骤：
步骤S401：在写入0时，在所述第一位线上施加正电压，并在所述第二位线上施加接地电压；
步骤S402：在编程初始阶段，利用所述开关控制信号控制所述开关器件导通，并利用所述字线控制所述第一晶体管和所述第二晶体管导通，以使所述第一磁隧道结存储单元转为低阻态；
步骤S403：在编程第二阶段，利用所述字线控制所述第一晶体管和所述第二晶体管关断，以使所述第二磁隧道结存储单元转为高阻态。
本实施例是对磁性存储器写入0时的控制过程。
通过在所述第一位线BL上施加正电压，并在所述第二位线BL_b上施加接地电压，可以实现电流方向是从第一磁隧道结存储单元MTJ的第一端到第二端，以及从第二磁隧道结存储单元MTJ_b的第二端到第一端，以实现两者的阻态不同。
在在编程初始阶段，也即图3所示T1阶段，开关控制信号SG可以是高电平，控制开关器件M0导通。同时，字线WL也可以是高电平，控制第一晶体管M1和第二晶体管M2导通。此时可以形成电流通路，第一磁隧道结存储单元MTJ的自由磁化层可以发生反转，第一磁隧道结存储单元MTJ转为低阻态。
在编程第二阶段，也即图3所示T2阶段，开关控制信号SG可以是高电平，控制开关器件M0导通。同时，字线WL为低电平，控制第一晶体管M1和第二晶体管M2关断。此时，电流从第一位线BL经由第一磁隧道结存储单元MTJ、开关器件M0、第二磁隧道结存储单元MTJ_b流向第二位线BL_b，第二磁隧道结存储单元MTJ_b的自由磁化层可以发生反转，且反转方向与第一磁隧道结存储单元MTJ的反转方向相反，第二磁隧道结存储单元MTJ_b转为高阻态。
请参照图5，基于所述磁性存储器的编程控制方法可以包括以下步骤：
步骤S501：在写入1时，在所述第一位线上施加接地电压，并在所述第二位线上施加正电压；
步骤S502：在编程初始阶段，利用所述开关控制信号控制所述开关器件导通，并利用所述字线控制所述第一晶体管和所述第二晶体管导通，以使所述第一磁隧道结存储单元转为高阻态；
步骤S503：在编程第二阶段，利用所述字线控制所述第一晶体管和所述第二晶体管关断，以使所述第二磁隧道结存储单元转为低阻态。
与前述实施例不同的是，本实施例是对磁性存储器写入1时的控制过程。
与前述实施例不同的是，在写入1时，在所述第一位线上施加的是接地电压，在所述第二位线上施加的是正电压。
步骤S502与步骤S503的具体实施过程与图4所示步骤S402和步骤S403相同，与前述步骤S402和步骤S403不同的是，本实施例中第一磁隧道结存储单元MTJ转为高阻态，第二磁隧道结存储单元MTJ_b转为低阻态
请参照图6，基于所述磁性存储器的读取方法可以包括以下步骤：
步骤S601：为所述第一位线和所述第二位线进行充电；
步骤S602：利用所述开关控制信号控制所述开关器件关断；
步骤S603：利用所述字线控制所述第一晶体管和所述第二晶体管导通，所述灵敏放大器的读出信号随所述第一位线的电压和所述第二位线的电压的压差不同而不同。
本实施例中，由于磁性存储器在写入0或1后，第一磁隧道结存储单元MTJ和第二磁隧道结存储单元MTJ_b的阻态是不同的，并且，第一磁隧道结存储单元MTJ和第二磁隧道结存储单元MTJ_b本身在写入0和1后的阻态也是不同的，因此在读取磁性存储器的数据时，第一磁隧道结存储单元MTJ和第二磁隧道结存储单元MTJ_b的放电速度是不同的，因此第一位线BL的电压和第二位线BL_b的电压的电压差在磁性存储器在写入0和1时是不同的。故而可以通过第一位线BL的电压和第二位线BL_b的电压的电压差判断磁性存储器所储存的数据是0或1。
具体而言，第一位线BL的电压和第二位线BL_b的电压的电压差可以是通过将第一位线BL的电压和第二位线BL_b的电压输入灵敏放大器SA后计算得到的。
关于所述编程方法和读取方法的工作原理、工作方式的更多内容，可以参照图1至图3中的相关描述，这里不再赘述。
请参照图7，图7示出了本申请磁性存储器的读取窗口与现有技术中磁性存储器的读取窗口的对比示意图。
如图7中情形a所示，由于现有技术中的磁性存储器在读出信号时，需要将存储单元的电流与参考电流进行比较，因此读取窗口的大小如p1所示。而本申请中，由于避免了对单个磁隧道结存储单元在低阻态和高阻态下的电阻值的比较，因此读取窗口变大，如图7中情形b的p2所示。
相对于现有技术，本申请可以增大读取信息的读取窗口，从而提升了读取的准确性和读取速度。
本发明实施例还公开了一种磁性存储装置，所述磁性存储装置可以包括磁性存储器以及控制器，所述控制器配置为执行图4、5或6中所示方法的步骤。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种磁性存储器，其特征在于，包括：
第一磁隧道结存储单元，其第一端耦接第一位线；
开关器件，其第一端耦接所述第一磁隧道结存储单元的第二端，其控制端接入开关控制信号；
第二磁隧道结存储单元，其第一端耦接第二位线，其第二端耦接所述开关器件的第二端；
第一晶体管，其第一端耦接所述第一磁隧道结存储单元的第二端，其第二端耦接源线，其控制端耦接字线；
第二晶体管，其第一端耦接所述第二磁隧道结存储单元的第二端，其第二端耦接所述源线，其控制端耦接所述字线；
灵敏放大器，其第一输入端耦接所述第一位线，其第二输入端耦接所述第二位线，其输出端输出读出信号。
2.根据权利要求1所述的磁性存储器，其特征在于，所述第一磁隧道结存储单元以及所述第二磁隧道结存储单元的第一端为自由磁化层，所述第一磁隧道结存储单元以及所述第二磁隧道结存储单元的第二端为固定磁化层。
3.根据权利要求1所述的磁性存储器，其特征在于，在写入0或1时，所述第一磁隧道结存储单元与所述第二磁隧道结存储单元的阻态不同。
4.根据权利要求3所述的磁性存储器，其特征在于，在写入0后，所述第一磁隧道结存储单元为低阻态，所述第二磁隧道结存储单元为高阻态；在写入1后，所述第一磁隧道结存储单元为高阻态，所述第二磁隧道结存储单元为低阻态；或者，在写入1后，所述第一磁隧道结存储单元为低阻态，
所述第二磁隧道结存储单元为高阻态；在写入0后，所述第一磁隧道结存储单元为高阻态，所述第二磁隧道结存储单元为低阻态。
5.根据权利要求1所述的磁性存储器，其特征在于，还包括：
第一充电电容，其第一端接地，其第二端耦接所述述第一磁隧道结存储单元的第一端；
第二充电电容，其第一端接地，其第二端耦接所述述第二磁隧道结存储单元的第一端。
6.一种基于权利要求1至5任一项所述的磁性存储器的编程控制方法，其特征在于，包括：
在写入0时，在所述第一位线上施加正电压，并在所述第二位线上施加接地电压；
在编程初始阶段，利用所述开关控制信号控制所述开关器件导通，并利用所述字线控制所述第一晶体管和所述第二晶体管导通，以使所述第一磁隧道结存储单元转为低阻态；
在编程第二阶段，利用所述字线控制所述第一晶体管和所述第二晶体管关断，以使所述第二磁隧道结存储单元转为高阻态。
7.一种基于权利要求1至5任一项所述的磁性存储器的编程控制方法，其特征在于，包括：
在写入1时，在所述第一位线上施加接地电压，并在所述第二位线上施加正电压；
在编程初始阶段，利用所述开关控制信号控制所述开关器件导通，并利用所述字线控制所述第一晶体管和所述第二晶体管导通，以使所述第一磁隧道结存储单元转为高阻态；
在编程第二阶段，利用所述字线控制所述第一晶体管和所述第二晶体管关断，以使所述第二磁隧道结存储单元转为低阻态。
8.一种基于权利要求1至5任一项所述的磁性存储器的读取方法，其特征在于，包括：
为所述第一位线和所述第二位线进行充电；
利用所述开关控制信号控制所述开关器件关断；
利用所述字线控制所述第一晶体管和所述第二晶体管导通，所述灵敏放大器的读出信号随所述第一位线的电压和所述第二位线的电压的压差不同而不同。
9.一种磁性存储装置，包括权利要求1至5任一项所述的磁性存储器，其特征在于，还包括控制器，所述控制器配置为执行权利要求6或7所述编程控制方法的步骤，或者执行权利要求8所述读取方法的步骤。
CN201910892676.9A 2019-09-20 2019-09-20 磁性存储器及其编程控制方法、读取方法、磁性存储装置 Active CN112542189B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910892676.9A CN112542189B (zh) 2019-09-20 2019-09-20 磁性存储器及其编程控制方法、读取方法、磁性存储装置
US17/022,701 US11328758B2 (en) 2019-09-20 2020-09-16 Magnetic memory, and programming control method, reading method, and magnetic storage device of the magnetic memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910892676.9A CN112542189B (zh) 2019-09-20 2019-09-20 磁性存储器及其编程控制方法、读取方法、磁性存储装置

Publications (2)

Publication Number Publication Date
CN112542189A true CN112542189A (zh) 2021-03-23
CN112542189B CN112542189B (zh) 2024-07-16

Family

ID=74881139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910892676.9A Active CN112542189B (zh) 2019-09-20 2019-09-20 磁性存储器及其编程控制方法、读取方法、磁性存储装置

Country Status (2)

Country Link
US (1) US11328758B2 (zh)
CN (1) CN112542189B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103854693A (zh) * 2012-11-29 2014-06-11 台湾积体电路制造股份有限公司 磁阻式随机存取存储器（mram）差分位单元及其使用方法
CN104134458A (zh) * 2014-07-17 2014-11-05 北京航空航天大学 一种可调的非易失性存储器参考单元
CN106158000A (zh) * 2015-04-07 2016-11-23 华为技术有限公司 自旋转移扭矩磁存储器单元和存储器
CN107657981A (zh) * 2017-10-20 2018-02-02 中国人民解放军国防科技大学 基于互补极化磁隧道结的非易失sram存储单元及其应用方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8587982B2 (en) * 2011-02-25 2013-11-19 Qualcomm Incorporated Non-volatile memory array configurable for high performance and high density
US8665638B2 (en) * 2011-07-11 2014-03-04 Qualcomm Incorporated MRAM sensing with magnetically annealed reference cell
US8902641B2 (en) * 2012-04-10 2014-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Adjusting reference resistances in determining MRAM resistance states
US8964458B2 (en) * 2012-04-13 2015-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Differential MRAM structure with relatively reversed magnetic tunnel junction elements enabling writing using same polarity current
US8750018B2 (en) * 2012-06-04 2014-06-10 Samsung Electronics Co., Ltd. Sense amplifier circuitry for resistive type memory
US9627024B2 (en) * 2013-09-19 2017-04-18 University of Pittsburgh—of the Commonwealth System of Higher Education Magnetic-assisted nondestructive self-reference sensing method for spin-transfer torque random access memory
JP6421399B2 (ja) * 2013-12-05 2018-11-14 国立大学法人東北大学 Ｓｔｔ−ｍｒａｍを使用した半導体記憶装置
JP6126566B2 (ja) * 2014-09-19 2017-05-10 株式会社東芝 不揮発性メモリ
US10127961B2 (en) * 2015-12-09 2018-11-13 Imec Vzw Three transistor two junction magnetoresistive random-access memory (MRAM) bit cell
US10559357B1 (en) * 2018-08-06 2020-02-11 Lattice Semiconductor Corporation Memory circuit having non-volatile memory cell and methods of using
US10699764B1 (en) * 2018-12-14 2020-06-30 Nxp Usa, Inc. MRAM memory with OTP cells
US10726896B1 (en) * 2019-01-30 2020-07-28 Globalfoundries Inc. Resistive nonvolatile memory structure employing a statistical sensing scheme and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103854693A (zh) * 2012-11-29 2014-06-11 台湾积体电路制造股份有限公司 磁阻式随机存取存储器（mram）差分位单元及其使用方法
CN104134458A (zh) * 2014-07-17 2014-11-05 北京航空航天大学 一种可调的非易失性存储器参考单元
CN106158000A (zh) * 2015-04-07 2016-11-23 华为技术有限公司 自旋转移扭矩磁存储器单元和存储器
CN107657981A (zh) * 2017-10-20 2018-02-02 中国人民解放军国防科技大学 基于互补极化磁隧道结的非易失sram存储单元及其应用方法

Also Published As

Publication number Publication date
US20210090630A1 (en) 2021-03-25
CN112542189B (zh) 2024-07-16
US11328758B2 (en) 2022-05-10

Similar Documents

Publication Publication Date Title
US9972373B2 (en) Self-referenced read with offset current in a memory
US7755923B2 (en) Memory array with read reference voltage cells
US7852665B2 (en) Memory cell with proportional current self-reference sensing
US7920417B2 (en) Semiconductor memory device
US8315090B2 (en) Pseudo page mode memory architecture and method
US9672885B2 (en) MRAM word line power control scheme
KR101068573B1 (ko) 반도체 메모리 장치
US20060092734A1 (en) Read circuit of semiconductor memory
EP3109863B1 (en) Memory circuit
US9502106B2 (en) Semiconductor memory device and method of controlling semiconductor memory device
US20160078915A1 (en) Resistance change memory
US9773538B2 (en) Nonvolatile semiconductor memory
JP2016167333A (ja) 疑似ページモードのメモリアーキテクチャおよび方法
KR20040031467A (ko) 마그네틱 랜덤 액세스 메모리의 데이터 센싱 회로 및 그방법
CN112542189B (zh) 磁性存储器及其编程控制方法、读取方法、磁性存储装置
TW201533739A (zh) 磁阻記憶體裝置
TWI620182B (zh) 半導體記憶體裝置
Zhang et al. MLC STT-RAM design considering probabilistic and asymmetric MTJ switching
US11501811B2 (en) Semiconductor storage device and controlling method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant