CN100470665C - 写入切换存储器的方法 - Google Patents

写入切换存储器的方法 Download PDF

Info

Publication number
CN100470665C
CN100470665C CNB038152959A CN03815295A CN100470665C CN 100470665 C CN100470665 C CN 100470665C CN B038152959 A CNB038152959 A CN B038152959A CN 03815295 A CN03815295 A CN 03815295A CN 100470665 C CN100470665 C CN 100470665C
Authority
CN
China
Prior art keywords
write
current
predetermined address
address location
writes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038152959A
Other languages
English (en)
Other versions
CN1666292A (zh
Inventor
约瑟夫·J.·纳哈斯
托马斯·W.·安德利
奇特拉·K.·萨布拉曼尼安
布拉德利·J.·加尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Everspin Technologies Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1666292A publication Critical patent/CN1666292A/zh
Application granted granted Critical
Publication of CN100470665C publication Critical patent/CN100470665C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2263—Write conditionally, e.g. only if new data and old data differ

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)
  • Digital Magnetic Recording (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

写入切换存储器(112)的电路和方法，特别是MRAM，其中，响应从存储器(112)读取的数据有条件地放弃根据该存储器的切换写入操作，使得仅在写入的新数据与已经存储在存储器(112)中的数据不同时切换存储器状态。

Description

写入切换存储器的方法
技术领域
本发明涉及写入存储器，更具体地说涉及切换的写入存储器。
背景技术
非易失性存储器件是电子系统中极为重要的组件。FLASH是现在使用的主要非易失存储器。典型的非易失存储器使用在浮置氧化层中捕获的电荷来存储信息。FLASH存储器的缺点包括高电压要求和慢的编程及擦除时间。另外，FLASH存储器在存储失败前具有104-106次的不好的写入耐性。另外，为了维持合理的数据保持，栅氧化层的减小(scaling)受电子遇到的隧道势垒的限制。因此，FLASH存储器受限于其能够减小的尺寸。
为了克服这些缺点，正在评价磁存储器。一个这种器件是磁电阻RAM(下文中称作“MRAM”)。但是为了成为商业上实用的，MRAM必须具有与当前存储技术可比的存储密度、对于下一代的减小能力、在低电压下操作，具有低的能量消耗，并且具有竞争性的读取/写入速度。
对于MRAM器件，非易失存储状态的稳定性，读取/写入循环的可重复性，以及存储器元件对元件的切换磁场均匀性是其设计特性的三个最重要的方面。MRAM中的存储状态不是由动力维持的，而是通过磁矩矢量的方向维持的。存储数据通过施加磁场并在MRAM器件中引起磁性材料被磁化成两种可能的存储状态之一来实现的。恢复数据通过检测MRAM器件中两种状态之间的电阻差异来实现。写入的磁场通过使电流通过磁结构外部的带状线，或者通过磁结构自身来产生。
随着MRAM器件的横向尺寸降低，出现三个问题。第一，对于给定的形状和膜厚，需要较大的磁场来切换，切换磁场增加。第二，总切换体积降低，使得翻转的能垒降低。能垒指从一个状态至另一个状态切换磁矩矢量所需能量的量。能垒决定了MRAM器件的数据保持和错误率，并且如果能垒太小，由于热波动(超顺磁性)可能发生非故意的切换。具有小能垒的主要问题是在阵列中选择性切换一个MRAM器件变得极为困难。选择性使切换不会非故意地切换其它的MRAM器件。最后，因为由形状产生切换磁场，随着MRAM器件的尺寸降低，切换磁场变得对形状变化更加敏感。随着更小尺寸下光刻尺寸减小变得更加困难，MRAM器件很难维持紧密的切换分布(tightswitching distributions)。
因此，弥补现有技术中内在的前述和其它缺陷是非常有利的。
发明内容
根据本发明的一方面，提供一种读取和写入切换存储器的方法，包括以下顺序的步骤：在切换存储器预定地址位置开始读取操作；在预定地址位置开始部分写入切换操作，而不影响当前存储的值；比较预定地址位置当前存储的数据值与待写入预定地址的新值，从而确定所述新值与存储的数据值是不同还是相同；如果所述新值与存储的数据值不同，则完成预定地址位置的写入切换操作，或者如果所述待写入的新值与存储的数据值相同，则终止在预定地址位置的切换操作。
根据本发明的另一方面，提供一种读取并写入切换存储器的方法，包括以下顺序的步骤：定义实现切换存储器读取操作所需的第一时间长度；定义实现切换存储器写入操作所需的第二时间长度；及在完成读取操作之前开始切换存储器的写入操作，并且在确定预定地址位置包括与写入操作期间需要写入的写入值相同的信息值时，选择性地终止写入操作。
根据本发明的又一方面，提供一种切换存储器，包括：在两个逻辑状态之间切换、从而表示信息存储值的存储器单元阵列；接收列地址并为存储器单元阵列提供位选择信号的位解码逻辑，用来在存储器单元阵列中选择预定列的位；接收行地址并为存储器单元阵列提供位字选择信号的字解码逻辑，用来在存储器单元阵列中选择预定行的位；与存储器单元阵列连接，用来响应字解码逻辑，驱动预定字线的读取字线驱动器；与存储器单元阵列连接，用来响应字解码逻辑和允许写入信号，驱动预定字线的写入字线驱动器；与位解码逻辑连接，用来确定通过行地址和列地址选择的位具有两个逻辑状态哪一个的读出电路；与读出电路连接，用来比较读出电路的输出与待写入包括行地址和列地址的预定地址的新值，从而确定新值与存储的数据值是不同还是相同的比较器；与比较器连接，用来响应允许写入信号，驱动通过位解码逻辑确定的预定列，并且如果新值与存储的数据值不同，则在预定地址位置完成写入切换操作，如果待写入的新值与存储的数据值相同，则所述电路终止预定地址处的切换操作的电路。
根据本发明的又一方面，提供一种存储器，包括：通过执行待写入位位置的逻辑状态的切换而存储信息的阵列；以及与所述阵列连接的控制电路，用来通过同时开始读取操作和部分写入操作来向所述阵列写入信息，如果当前存储的值以预定方式与需要写入的新值相关，则所述控制电路选择性地终止至少部分写入操作。
附图说明
结合附图，从下面优选实施方案的详细描述中，本发明的前述和其它且更具体的目标和优点对本领域的技术人员将变得更加明显。
图1是一个磁电阻随机存取存储器的简化剖视图。
图2是具有字和位线的磁电阻随机存取存储器的简化平面图。
图3是说明在磁电阻随机存取存储器中产生直接写入或切换写入模式的磁场幅度组合的模拟图。
图4是说明字电流和位电流在两者都打开时的时序图。
图5是说明在从‘1’至‘0’写入时，对于切换写入模式磁电阻随机存取存储器的磁矩矢量旋转的图。
图6是说明在从‘0’至‘1’写入时，对于切换写入模式磁电阻随机存取存储器的磁矩矢量旋转的图。
图7是说明在从‘1’至‘0’写入时，对于直接写入模式磁电阻随机存取存储器的磁矩矢量旋转的图。
图8是说明在从‘0’至‘1’写入时，对于直接写入模式磁电阻随机存取存储器的磁矩矢量旋转的图。
图9是说明字电流和位电流在只打开位电流时的时序图。
图10是说明仅在位电流打开时磁电阻随机存取存储器的磁矩矢量旋转的图。
图11是根据本发明实施方案的切换存储器(toggle memory)的方块图。
图12是图11存储器部分更详细的图。
图13是用于理解图11存储器操作的时序图。
图14是表示本发明体系实施方案的图11存储器部分的电路图。
图15是在图14体系的实现中使用的存储单元的第一横截面。
图16是图15存储单元的第二横截面。
图17是表示图14电路图变体的电路图。
具体实施方式
实施方案
通过翻转存储器单元的状态或者使它们处于相同的逻辑状态而写入切换存储器。为了确定选择哪一种，写入的逻辑状态必须与现存的状态进行比较。在此情况下，在这种比较完成之前，开始写入序列。如果比较的结果是逻辑状态要被翻转，那么继续写入序列。如果逻辑状态保持相同，那么终止写入序列。
现在转到图1，其阐述了根据本发明优选实施方案的MRAM阵列3的简化剖视图。在此阐述中，只表示出了一个磁电阻存储器件10，但是应理解MRAM阵列3由大量MRAM器件10组成，并且为了在描述写入时简化起见，我们只表示出一个这种器件。
MRAM器件10包括了写入字线20和写入位线30。写入字线20和写入位线30包括导电材料，使得电流可以通过其中。在该说明中，写入字线20位于MRAM器件10上部，并且写入位线30位于MRAM器件10下部，并且与字线20成90度角(参见图2)。作为可选方案，写入字线20可以位于MRAM器件10的下部，并且位线30位于MRAM器件1的0上部。
MRAM器件10包括带有第一磁区15、隧道势垒16和第二磁区17的隧道结，其中隧道势垒16被夹在第一磁区15和第二磁区17之间。在优选的实施方案中，磁区15包括三层结构18，其在两个铁磁性层45和55之间具有反铁磁性耦合间隔层65。反铁磁性耦合间隔层65具有厚度86，并且铁磁性层45和55分别具有厚度41和51。此外，磁区17具有三层结构19，其在两个铁磁性层46和56之间具有反铁磁性耦合间隔层66。反铁磁性耦合间隔层66具有厚度87，并且铁磁性层46和56分别具有厚度42和52。
通常，反铁磁性耦合间隔层65和66包括至少一种Ru、Os、Re、Cr、Rh、Cu元素，或者它们的组合。此外，铁磁性层45、55、46和56包括至少一种Ni、Fe、Mn、Co元素，或者它们的组合。另外，应该理解除了三层结构以外，磁区15和17可以包括合成的反铁磁性(SAF)层材料，并且在本实施方案中使用三层结构只是出于示例性目的。举例来说，一种这种合成的反铁磁性层材料结构包括铁磁性层/反铁磁性耦合间隔层/铁磁性层/反铁磁性耦合间隔层/铁磁性层结构的五层叠层。
铁磁性层45和55每种都分别具有磁矩矢量57和53，通常通过耦合反铁磁性耦合间隔层65来保持反平行。同样，磁区15具有合成的磁矩矢量40，并且磁区17具有合成的磁矩矢量50。合成的磁矩矢量40和50沿着各向异性的易磁化轴在与写入字线20和写入位线30成一个角度，优选为45的方向上取向(参见图2)。此外，磁区15是自由铁磁性区，意指合成的磁矩矢量40在施加磁场的存在下自由旋转。磁区17是钉扎住的铁磁性区，意指合成的磁矩矢量50在中等的施加磁场存在下不能自由旋转并且用作参考层。
尽管作为示例在每个三层结构18的两个铁磁性层之间示出了反铁磁性耦合间隔层，但应当理解铁磁性层可以是通过其它方式反铁磁性地耦合，例如静磁场或其它特征。举例来说，当单元的长径比降低至五或更小时，铁磁性层由于静磁通量闭合而反平行耦合。
在优选的实施方案中，MRAM器件10对于非圆形设计具有长/宽比在1至5范围内的三层结构18。但是，我们说明了圆形的设计(参见图2)。MRAM器件10在优选的实施方案中是圆形形状，从而最小化由于形状各向异性而导致的切换磁场分布，并且也因为它易于使用光刻加工来将器件缩小成更小的横向尺寸。但是，应当理解MRAM器件10可以具有其它的形状，例如方形、椭圆形、矩形，或者菱形，但是为了简化起见以圆形来说明。
此外，在制造MRAM阵列3期间，每个后续层(即30、55、65等)被按顺序沉积或形成，并且每个MRAM器件10可以通过半导体工业中公知的任何技术，选择性沉积、光刻加工、蚀刻等来形成。在沉积至少一个铁磁性层45和55期间，提供磁场来为该对设定优选的易磁化轴(诱导各向异性)。提供的磁场为磁矩矢量53和57产生优选的各向异性轴。选择优选的轴，在写入字线20和写入位线30之间成45度角，不久将讨论这一点。
现在转到图2，其说明了根据本发明的MRAM阵列3的简化平面图。为了简化MRAM器件10的说明，如图所示，所有方向参考x-和y-坐标系，并且参考顺时针旋转方向94和逆时针旋转方向96。为了进一步简化说明，还假设MRAM器件10在磁区15中包括一个三层结构，具有磁矩矢量53和57，以及合成磁矩矢量40。同样，只说明了磁区15的磁矩矢量，因为它们将被切换。
为了说明写入方法怎样工作，假设磁矩矢量53和57的优选各向异性轴相对于负x和负y方向成45度角度，并且相对于正x和正y方向成45度角度。作为一个实例，图2表示磁矩矢量53相对于负x和负y方向成45度角度。因为磁矩矢量57通常与磁矩矢量53反平行取向，所以它相对于正x和正y方向成45度角度。使用这种初始取向来表示写入方法的实例，不久将讨论这一点。
在优选的实施方案中，写入字电流60如果在正x方向上流动则定义为正的；并且写入位电流70如果在正y方向上流动则定义为正的。写入字线20和写入位线30的目的是在MRAM器件10内产生磁场。正的写入字电流60将诱导周围的写入字磁场，Hw 80，并且正写入位电流70将诱导周围的写入位磁场，HB 90。在此实例中，因为写入字线20在元件平面中MRAM器件10的上面，对于正写入字电流60，Hw 80沿正y方向应用到MRAM器件10。相似地，因为写入位线30在元件平面中MRAM器件10的下面，对于正写入位电流70，HB 90沿正x方向应用到MRAM器件10。应当理解正和负电流的定义是任意的，并且是为了说明目的而定义的。翻转电流的效果是改变MRAM器件10内感生磁场的方向。电流感生磁场的行为对于本领域技术人员是熟知的，在此不作更详细的说明。
现在转到图3，其说明了SAF三层结构的模拟切换行为。所述模拟包括两个由于内在各向异性而具有接近相同磁矩(近平衡SAF)的单畴磁层，被反铁磁性耦合，并且通过Landau-Lifshitz等式描述其磁化动力学。x轴是写入字线磁场幅度，单位奥斯特，并且y轴是写入位线磁场幅度，单位臭斯特。磁场以脉冲序列100来施加，如图4所示，其中脉冲序列100包括作为时间函数的写入字电流60和写入位电流70。
图3中说明了三个操作区。在区92中，没有切换。对于区95中的MRAM操作，直接写入方法有效。当使用直接写入方法时，不需要确定MRAM器件的初始状态，因为其状态只在如果被写入的状态与存储的状态不同时才切换。通过写入字线20和写入位线30中的电流方向来确定写入状态的选择。举例来说，如果希望写入‘1’，那么两个线上的电流方向将是正的。如果已经在元件中存储了‘1’并且写入‘1’，那么MRAM器件的最终状态将继续为‘1’。此外，如果存储了‘0’并且要用正电流写入‘1’，那么MRAM器件的最终状态将是‘1’。当通过使用写入字线和写入位线中都是负电流来写入时，可以获得相似的结果。因此，不管其初始状态如何，可以使用电流脉冲的适当极性来编程每个状态至所需的‘1’或‘0’。在本发明中，区95中的操作将定义为“直接写入模式”。
对于区97中的MRAM操作，切换写入方法有效。当使用切换写入方法时，在写入之前需要确定MRAM器件的初始状态，因为不管电流的方向如何，只要对于写入字线20和写入位线30选择相同极性的电流脉冲，每次MRAM器件被写入时，其状态就会被切换。举例来说，如果初始存储了‘1’，那么在一个正电流脉冲序列流过写入字和写入位线后，器件的状态将被切换成‘0’。重复正电流脉冲序列，将存储的‘0’态置换成‘1’。因此，为了能够将存储元件写成所需的状态，必须首先读取MRAM器件10的初始状态，并且与待写入的状态比较。读取和比较可以需要附加的逻辑电路，包括存储信息的缓冲器和比较存储状态的比较器。然后，仅在如果存储的状态和待写入的状态是不同时，才写入MRAM器件10。该方法的一个优点是耗能降低，因为只切换不同的位。使用切换写入方法的其它优点是只需要单极性电压，并且因此可以使用较小的N沟道晶体管来驱动MRAM器件。在整个本发明中，区97中的操作将定义为“切换写入模式”。
两种写入方法需要在写入字线20和写入位线30中供应电流，使得磁矩矢量53和57可以在两个前述的优选方向之一上取向。为了完全说明两种切换模式，现在给出描述磁矩矢量53、57和40随时间演变的具体实例。
现在转到图5，其说明了使用脉冲序列100来从‘1’至‘0’写入的切换写入模式。在所述说明中，如图2所示，t0时磁矩矢量53和57在优选方向上取向。该方向定义为‘1’。
在时间t1时，正写入字电流60打开，它在正y方向上感生Hw 80。正Hw 80的作用是引起近平衡的反排列的MRAM三层至“FLOP”，并且变成与施加的磁场方向大约成90度取向。铁磁性层45和55之间有限的反铁磁交换作用允许磁矩矢量53和57现在偏向磁场方向小的角度，并且合成的磁矩矢量40将对着磁矩矢量53和57之间的角度，并且由Hw 80取向。因此，磁矩矢量53沿顺时针方向94旋转。因为合成磁矩矢量40是磁矩矢量53和57的矢量和，所以磁矩矢量57也在顺时针方向94上旋转。
在时间t2时，正写入位电流70打开，诱导正HB 90。因此，合成磁矩矢量40同时被Hw 80导向正y方向，并由HB 90导向正x方向，这具有引起有效磁矩矢量40进一步在顺时针方向94上旋转至通常在正x和正y方向之间以45度角度取向的作用。因此，磁矩矢量53和57也进一步在顺时针方向94上旋转。
在时间t3时，写入字电流60关闭，使得现在只有HB 90指向合成磁矩矢量40，其现在正x方向上取向。磁矩矢量53和57现在通常都将以通过它们的各向异性难磁化轴不稳定点的角度取向。
在时间t4时，写入位电流70关闭，所以磁场力对合成磁矩矢量40没有作用。因此，磁矩矢量53和57将在它们最近的优选方向上取向，从而最小化各向异性能。在此情况中，磁矩矢量53和57的优选方向是与正y和正x方向成45度角度。该优选方向也与t0时磁矩矢量53的初始方向成180度，并且被定义为‘0’。因此，MRAM器件10已经切换成‘0’。应当理解MRAM器件10还可以通过使用写入字线20和写入位线30中均为负电流而在逆时针方向96上旋转磁矩矢量53、57和40来切换，但是对于说明目的只是不同时表示。
现在转到图6，其说明了使用脉冲序列100从‘0’写至‘1’的切换写入模式。说明了磁矩矢量53和57，以及合成磁矩矢量40，在t0、t1、t2、t3和t4每个时间时，如前所述表示了在相同电流和磁场方向下将MRAM器件10状态从‘0’切换成‘1’的能力。因此，使用切换写入模式写入MRAM器件10的状态，这相应于图3中的区97。
对于直接写入模式，假设磁矩矢量53在大小上大于磁矩矢量57，使得磁矩矢量40与磁矩矢量53指向同一方向，但是在零场中具有较小的数值。这种不平衡的磁矩允许偶极能量，它趋向于使总磁矩与施加的磁场取向，从而破坏近平衡SAF的对称。因此，对于给定的电流极性仅在一个方向上发生切换。
现在转到图7，其说明了使用脉冲序列100采用直接写入模式从‘1’写成‘0’的一个实例。此处，存储状态初始为‘1’，其中磁矩矢量53与负x和负y方向成45°取向，并且磁矩矢量57与正x和正y方向成45°取向。在如上所述使用写入字电流60和正写入位电流70的脉冲序列下，以与前面所述的切换写入模式相似地方式进行写入。注意磁矩在t1时再次‘FLOP’，但是由于不平衡的磁矩和各向异性，所得的角度倾斜离开90°。t4时间后，MRAM器件10已经被切换成‘0’态，合成磁矩矢量40以与正x和正y方向成所需的45°取向。当只使用负写入字电流60和负写入位电流70从‘0’写成‘1’时，可以得到相似的结果。
现在转到图8，其说明了在新状态与已经存储的状态相同时，使用直接写入模式来写入的实例。在该实例中，已经在MRAM器件10中存储了‘0’，并且现在重复电流脉冲序列100来存储‘0’。在t1时磁矩矢量53和57试图“FLOP”，但是不平衡的磁矩肯定对施加的磁场起反作用，所以旋转减小。因此，从翻转状态旋转存在附加的能垒。在时间t2时，优势磁矩53几乎沿正x轴取向，并且偏离其初始各向异性方向小于45°。在时间t3时，磁场沿着正x轴取向。不是进一步顺时针方向旋转，而是系统现在通过相对于施加磁场改变SAF磁矩对称性而降低了其能量。被动磁矩57穿过x轴，并且在优势磁矩53返回至接近其原始方向下，系统稳定。因此，在t4时除去磁场，但存储在MRAM器件10中的状态保持为‘0’。这种序列解释了图3中区95中所示的直接写入模式的机理。因此，在这种转换中，写入‘0’需要在写入字线60和写入位线70中都是正电流，并且相反，写入‘1’需要在写入字线60和写入位线70中都是负电流。
如果施加较大的磁场，最终与翻转(flop)和剪切(scissor)相关的能量降低超过了阻止切换事件的不平衡磁矩偶极能量产生的附加能垒。此时，切换事件发生，并且切换由97来描述。
如果时间t3和t4相等或者尽可能接近相等，直接写入模式使用的区95可以扩大，即切换模式区97可以移动到较高磁场。在此情况下，当写入字电流60打开时，磁场方向开始与位各向异性轴成45°，然后当写入位电流70打开时，移动成与位各向异性轴平行。该实例与典型的磁场应用序列相似。但是，现在写入字电流60和写入位电流70基本上同时关闭，使得磁场方向不会更进一步地旋转。因此，施加的磁场必须足够大，使得在写入字电流60和写入位电流70打开下，合成磁矩矢量40已经移过其难磁化轴不稳定点。现在不太可能发生切换写入模式，因为磁场方向现在只旋转45°，而不是之前的90°。具有基本上一致的下落时间t3和t4的优点是现在对磁场升高时间t1和t2的顺序没有附加限制。因此，磁场可以以任何顺序打开，还可以基本上一致。
前述写入方法是高度选择性的，因为只有在时间t2和t3之间写入字电流60和写入位电流70都打开的MRAM器件将切换状态。这种特征在图9和10中说明。图9说明了在写入字电流60未打开而写入位电流70打开时的脉冲序列100。图10说明了MRAM器件10状态的相应行为。在时间t0时，磁矩矢量53和57，以及合成磁矩矢量40如图2所述取向。在脉冲序列100中，写入位电流70在时间t1打开。在此期间，HB 90将引起合成磁矩矢量40在正x方向上取向。
因为写入字电流60从没有打开，所以合成的磁矩矢量53和57决不会旋转通过其各向异性的难磁化轴不稳定点。结果，当写入位电流70在时间t3关闭时，磁矩矢量53和57将在最近的优选方向上重新取向，此情况中它是时间t0时的初始方向。因此，MRAM器件10的状态没有切换。应当理解如果写入字电流60在上述相似的时间打开而写入位电流70没有打开，将发生相同的结果。该特性保证阵列中只有一个MRAM器件切换，而其它的器件将保持在其初始状态。结果，避免了无意的切换并且最小化了位的错误率。
图11中表示了一个存储器110，包括存储器阵列112、写入字解码器114、写入字线驱动器116、读取字解码器118、读取字线驱动器120、一个或多个读出放大器122、读取位解码器124、写入位解码器126、写入位驱动器128、比较器130，以及输出驱动器132。这些元件通过多根线而连接于一起。例如，读取位解码器124接收由多地址信号组成的列地址。存储器阵列112是能够由切换操作切换的存储器单元的阵列。存储器阵列112的存储单元部分是图14中所示的存储器200，它是按对图1的存储器阵列3所描述的方法中写入的MRAM单元阵列，因为写入按45°角直至达到180°的四个步骤中发生。在所述特别优选的单元阵列中，具有分开的字线和位线来进行写入操作和读取操作。
读取字解码器118接收行地址，并连接到读取字线驱动器120上，接着连接到存储器阵列112上。对于读取，读取字解码器118基于行地址选择存储器阵列112中的读取字线。所选择的字受读取线驱动器120的驱动。接收列地址并连接在读出放大器122和存储器阵列112之间的读取位解码器124基于列地址选择来自存储器阵列112的读取位解码器124的读取位线，并且将其连接到读出放大器122中。读出放大器122检测逻辑状态并且将其连接到输出驱动器132和比较器130中。输出驱动器132为读取提供数据输出信号DO。为了写入操作，比较器130比较由读出放大器122提供的所选择单元的逻辑状态，和输入数据提供的待写入的所需逻辑状态。
写入字解码器114接收行地址，并且连接到写入字线驱动器116上，其依次连接到存储器阵列112上。对于写入，写入字解码器114基于行地址选择存储器阵列112中的写入字线，并且写入字线驱动器依次驱动所选择的写入字线。写入位解码器126接收列地址并且连接到写入位驱动器128上，它被连接到存储器阵列112上。写入位解码器126基于列地址选择写入位线，并且写入位驱动器128依次驱动所选择的写入位线，从而切换所选择单元的状态。
因为存储器阵列112是切换存储器，所以仅在单元的逻辑状态需要翻转而实现所选择单元的所需最终逻辑状态时，完成写入切换操作。因此，比较器130从读出放大器122接收对所选择单元的读取操作的输出，并且确定是否所选单元已经具有所需的逻辑状态。如果由行和列地址确定的所选单元不具有所需的逻辑状态，那么终止写入操作。
如果所选单元的逻辑状态与所需状态不同，那么比较器指示写入位驱动器128继续写入，并且所选写入位线的写入位驱动器驱动所选择的写入位线。
图12中表示了图11存储器110的一部分，其包含连接到写入字线WL上的写入字线驱动器116，连接到写入位线BL上的写入位驱动器128，以及连接到写入位线BL和写入字线WL交叉点上的单元134、136、138和140。为了发生写入，向所选的字线WL提供电流，而在所选的写入位线中没有电流流动时，提供足够的时间使得沿着所选的写入字线在存储器单元中引起第一次角度变化。当在所选的写入字线中仍有电流流动时，电流流过所选的写入位线，引起所选存储器单元的第二次角度变化。仅在电流承载写入位线和写入字线的交叉点处，发生所述第二次角度变化。当电流仍流过写入位线时，通过所选写入字线的电流终止，在所选的存储器单元中引起第三次角度。变化仅在所选写入位线和所选写入字线的交叉点处，发生所述第三次变化。当终止通过所选写入位线的电流时，发生所选存储器单元的第四次角度变化。
进一步参照图13的时序图来解释存储器110的写入操作。通过行或列地址的变化来开始读取操作和写入切换操作，如启动图13所示的读取字线WLA所示。尽管直至已经确定逻辑状态需要翻转时才能执行写入，但是如同在读出放大器提供其输出并且比较器确定是否逻辑状态需要翻转之前启动写入字线所表明的那样，开始写入循环。启动(引起电流流过)写入字线在所选单元以及沿着所选写入字线的所有单元中不会引起第一次角度变化，但是如果电流被终止而没有启动写入位线，则所述变化被翻转。
因此，在比较器做出决定之前，可以启动所选写入字线，因为简单地通过除去电流可以翻转第一次角度变化。这肯定是如下情况：因为所选写入字线上的所有单元经历第一次角度变化，并且除一个以外都不选择。但是，只有所选单元经历第二次角度变化，并且在启动写入位线时发生。这一点由在比较器已经做出需要逻辑状态变化的决定之后发生的情况表明。第一角度变化表明是从0°至45°，并且第二变化是从45°至90°。第三次角度变化表明在禁用写入字线(终止电流)时发生。这表现为从90°至135°。所示最终的角度变化是第四次角度变化，并且在禁用写入位线时发生。该角度变化表示为从135°至180°。
这也表明在下一地址改变，开始另一个循环后，写入的最终阶段可以继续。循环的开始总是用读取开始的，即便循环是写入循环。地址A被改变成地址B，并且引起读取字线B被选择。这不会干扰先前所选单元的写入。这描述读取字线变化，但是即便地址只有列变化，使得所选读取字线没有变化时，电流的继续流动不会不利地影响写入的完成。另外注意在循环开始时不需要允许写入启动激活，因为所有循环都是由读取操作开始的。即使写入位线激活，写入启动信号也必须尽早地启动。
对于所选的单个单元已经进行了解释，但这是为了便于理解。实际上，典型地选择大量的单元，这通过元件之间信号连接是多重信号线而在图11中表示。因此，举例来说如果存储器110是a×16存储器，比较器130实际上将进行16次不同的比较，对于一个所选的单元进行一次。在16次比较中，只有表示出不匹配的比较会引起那些不匹配的所选单元的写入操作。导致匹配的所选单元将没有翻转。
图14表示的是一部分存储器阵列200和多个驱动器、解码器，以及组合形成存储器核201的读出模块。存储器阵列200部分包含MRAM器件202、204、206、208、210、212、213、214、216、218、220、222、224、226、227和228。这些MRAM每个都具有三个电流路径。这三个路径中的第一电流路径和第二电流路径，彼此正交表示，表示写入路径。这些双路径传送切换单元逻辑状态的信号，如图12和13所示。以45°角度的电阻表示的第三电流路径表示通过编程为两个可能电阻状态之一的磁电阻隧道结的读取电流路径。存储器阵列200进一步包含选择晶体管230、232、234、236、238、240、242、244、260、262、264、266、268、270、272和274，它们分别与作为读取电流通路的第三电流路径串联，所述读取电流路径分别对应于MRAM器件202、204、206、208、210、212、213、214、216、218、220、222、224、226、227和228。选择晶体管的这种连接是这些晶体管的电流电极与第三电流路径连接，并且第二电流电极与地(VSS)连接。选择晶体管器件和MRAM器件每个组合构成一个存储器单元。
存储器核201包含通过MRAM器件第一电流路径运行的写入字线WWL0、WWL1、WWL2和WWL3。WWL0通过MRAM器件202、210、216和224运行。WWL1通过MRAM器件204、212、218和226运行。WWL2通过MRAM器件206、213、220和227运行。WWL3通过MRAM器件208、214、222和228运行。存储器阵列200进一步包含通过MRAM器件的第二电流路径运行的写入位线WBL0、WBL1、WBL2和WBL3。WBL0通过MRAM器件202、204、206和208运行。WBL1通过MRAM器件210、212、213和214运行。WBL2通过MRAM器件216、218、220和222运行。WBL3通过MRAM器件224、226、227和228运行。存储器阵列200再进一步包含与选择晶体管栅极连接的读取字线RWL0、RWL1、RWL2和RWL3。RWL0与选择晶体管230、238、260和268连接。RWL1与选择晶体管232、240、262和270连接。RWL2与选择晶体管234、242、264和272连接。RWL3与选择晶体管236、244、266和274连接。存储器阵列200还包含读取总位线RGBL0和RGBL1，组选择线GS0、GS1、GS2和GS3。
存储器阵列200再进一步包含连接读取总位线的存储器单元组的组选择晶体管250、252、254、256、276、278、280和282。存储器阵列200还包含局部位线251、253、255、257、277、279、281和283，每个与各组的MRAM器件的第三电流路径连接。也就是说，对于每组具有这些局部位线之一。
晶体管250和252具有连接在一起并与读取总位线RGBL0连接的第一电流电极。晶体管254和256具有连接在一起并与读取总位线RGBL0连接的第一电流电极。晶体管276和278具有连接在一起并与读取总位线RGBL1连接的第一电流电极。晶体管280和282具有连接在一起并与读取总位线RGBL1连接的第一电流电极。晶体管250、252、254、256、276、278、280和282每个具有与局部位线251、253、255、257、277、279、281和283连接的第二电流电极。局部位线251、253、255、257、277、279、281和283分别与MRAM器件202和204、206和208、210和212、213和214、216和218、220和222、224和226，以及227和228的第三电流路径连接。组选择线GS0与组选择晶体管250和276连接。组选择线GS1与组选择晶体管252和278连接。组选择线GS2与组选择晶体管254和280连接。组选择线GS3与组选择晶体管256和282连接。
除了存储器阵列200外，存储器核201包含写入列解码器/驱动器283、284、285和286；写入行解码器/驱动器287、289、291和293；读取行解码器/驱动器288、290、292和294；以及读取列解码器/读出放大器295和296。写入列解码器/驱动器283、284、285和286分别与写入位线WBL0、WBL1、WBL2和WBL3连接。写入行解码器/驱动器287、289、291和293分别与写入字线WWL0、WWL1、WWL2和WWL3连接。读取行解码器/驱动器288、290、292和294分别与读取字线RWL0、RWL1、RWL2和RWL3连接。读取列解码器/读出放大器296和295分别与读取总位线RGBL0和RGBL1连接。
在操作中，MRAM器件，例如MRAM器件202通过施加电流，流过本实例中所选写入字线，例如WWL0，以及所选写入位线，例如WBL0，切换存储器状态而写入。同样，如果存储单元是直接写入单元而不是切换单元，可以直接通过WWL0和WBL0来写入状态。通过使电流流过特定MRAM器件的写入字线和写入位线来选择所有MRAM器件。MRAM器件，例如MRAM器件202的状态通过如下方法读取：经由读取字线RWL0，向其相应的选择晶体管，例如晶体管230施加足够的电压，经由组选择线GS0向相应的组晶体管，例如晶体管250施加足够的电压，并且经由读取总位线RGBL0由列解码器/读出放大器296读出所选MRAM器件，例如本实例中的MRAM器件202的状态。组由其第三电流路径共同连接的MRAM器件组成。因此，通过单元自身添加到读取总位线上的电容限于组内的单元。另外，晶体管250和252具有共同连接的电流电极，栅极与不同的选择线连接。这具有合并多组以具有公共总位线以及通过单独的总选择线在组间实现选择性的作用。因此，在行方向上有另外的线并且在列方向上很少。好处是行方向上线的增加是对于每组单元是一致的。如果组是32，认为是优选的数量，那么对于32个单元的距离，有附加的总选择线。对于未合并的情况，对于每列具有一个读取总位线，而不是合并情况中的每两列具有一个。因此，与合并情况相比，未合并情况的作用对于每两列多出一个读取总位线，这是两个单元的宽度。因此，折衷显然有利于合并位线。可以使用这种空间优点来增加线的尺寸，从而降低其电阻，或者降低存储器核的尺寸，或者两者的组合。
此外，通过从读取线中分开写入，写入线的一端可以直接与电源连接，VDD消除了如果读取和写入分享同一根线所需要的第二电流开关。因此，写入驱动器的总面积较小，并且存储器核的平均位尺寸较小。另外，通过消除在读取和写入之间切换线的需要，写入电压可以根据性能优化，而没有损害读取电路的危险。此外，因为选择晶体管不会接收写入电压，所以这些选择晶体管可以做成更小的尺寸，因为它们不必接收写入水平的电压。这就降低了存储器单元的尺寸。当通常需要对于不同电压要求不同制造的晶体管时，这是特别重要的。
图15表示的是由MRAM器件202和晶体管230组成的存储器单元的横截面。它表示安排成获得图14体系优点的MRAM器件的常用元件。在MRAM技术的典型应用中，MRAM器件存在于带有大规模逻辑电路上，例如微处理器。在此情况下，有几个层面的适应逻辑设计的金属，并且在已经形成这些金属层面后制造MRAM器件的存储元件。这是由于典型的隧道结不能经受高于约400摄氏度的温度而不退化。
MRAM器件202包含隧道结300、互连306和互连304，以及写入电流通路314和302。互连304也是局部位线251。晶体管230包含源极324、漏极322和栅极323。晶体管230的漏极322借助互连318、互连308、互连310和互连312与MRAM器件202连接，所述互连作为用作逻辑的金属层而形成。众所周知，这些金属互连层通过旁路彼此连接。在相同金属层中作为互连318而形成写入电流路径314。栅极323是周期与互连320连接的读取字线RWL0的一部分。使用互连320来降低RWL0的电阻。这是常用的避免多晶硅较高电阻的跨接技术(strapping technique)。
图16中表示了在图15中所示的通过MRAM器件202和晶体管230的横截面。所述横截面扩展成包括MRAM器件210和晶体管238。这表示在与互连310相同层面的互连处的读取总位线RGBL0。注意隧道结300和WWL0偏离横截面线，并且没有在图16中表示。图16中出现的RMAM器件210部分是写入位线WBL1。与MRAM器件202相似，MRAM器件210的第三电流路径通过互连340、互连338、互连336、互连334和互连330与晶体管232连接。互连330和306提供了分别与MRAM器件210和202隧道结的直接连接。这些横截面表明可以制造出这种结构，而不需要特殊加工的非常用结构。
图17表示图14中所述方案的可选方案的一部分。在此情况下，每组中的存储器单元作为系列存储器安排。多个相邻位单元组的每个都与参考串联连接。在参考是地的情况中，在所述可选方案中没有局部位线。相似的器件数字表示相似的特征。
本文用于说明目的的实施例的各种变化和修改对于本领域技术人员是容易产生的。这种修改和变化在一定程度不会偏离本发明的精神，它们希望被包括在仅由权利要求公正的解释所评价的本发明范围内。

Claims (7)

1.一种读取和写入切换存储器的方法，其中该切换存储器是磁电阻随机存取存储器，该方法包括以下顺序的步骤:
在切换存储器的预定地址位置开始读取操作；
在所述预定地址位置开始进行部分的写入切换操作，而不影响在所述预定地址位置当前存储的值；
比较所述预定地址位置当前存储的数据值与待写入所述预定地址位置的新值，从而确定所述新值与所述当前存储的数据值是不同还是相同；
如果所述新值与所述当前存储的数据值不同，则完成所述预定地址位置的写入切换操作，或者如果所述待写入的新值与所述当前存储的数据值相同，则终止在所述预定地址位置的写入切换操作。
2.权利要求1的方法，其中:
所述预定地址位置的磁电阻随机存取存储器单元具有第一电流路径和与所述第一电流路径正交的第二电流路径；并且
开始进行的所述部分的写入切换操作包括通过所述第一电流路径传导第一电流。
3.权利要求2的方法，其中在所述预定地址位置完成写入切换操作进一步包括:
用通过所述第二电流路径传导的第二电流切换该磁电阻随机存取存储器。
4.权利要求1的方法，进一步包括:
在完成所述预定地址位置的所述写入切换操作之前开始另一个预定地址位置的另一个读取操作。
5.权利要求1的方法，进一步包括:
使用与用来开始进行写入切换操作的写入字线驱动器分开且不同的读取字线驱动器开始读取。
6.权利要求2的方法，所述切换存储器包括耦接到所述预定地址位置的局部位线，该方法进一步包括:
通过读出与用来完成写入切换操作的第一电流路径和第二电流路径分开且不同的所述局部位线上的逻辑状态来完成读取操作。
7.权利要求1的方法，进一步包括:
使用耦接到所述预定地址位置的读取字线开始读取。
CNB038152959A 2002-06-28 2003-04-29 写入切换存储器的方法 Expired - Fee Related CN100470665C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/186,141 US6693824B2 (en) 2002-06-28 2002-06-28 Circuit and method of writing a toggle memory
US10/186,141 2002-06-28

Publications (2)

Publication Number Publication Date
CN1666292A CN1666292A (zh) 2005-09-07
CN100470665C true CN100470665C (zh) 2009-03-18

Family

ID=29779824

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038152959A Expired - Fee Related CN100470665C (zh) 2002-06-28 2003-04-29 写入切换存储器的方法

Country Status (10)

Country Link
US (1) US6693824B2 (zh)
EP (1) EP1518246B1 (zh)
JP (1) JP4359561B2 (zh)
KR (1) KR100943112B1 (zh)
CN (1) CN100470665C (zh)
AT (1) ATE333138T1 (zh)
AU (1) AU2003231170A1 (zh)
DE (1) DE60306782T2 (zh)
TW (1) TWI307887B (zh)
WO (1) WO2004003922A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6842365B1 (en) * 2003-09-05 2005-01-11 Freescale Semiconductor, Inc. Write driver for a magnetoresistive memory
US7286378B2 (en) * 2003-11-04 2007-10-23 Micron Technology, Inc. Serial transistor-cell array architecture
US7613868B2 (en) * 2004-06-09 2009-11-03 Headway Technologies, Inc. Method and system for optimizing the number of word line segments in a segmented MRAM array
JP2006031795A (ja) * 2004-07-14 2006-02-02 Renesas Technology Corp 不揮発性半導体記憶装置
JP2006065986A (ja) * 2004-08-27 2006-03-09 Fujitsu Ltd 磁気抵抗メモリおよび磁気抵抗メモリ書き込み方法
JP4012196B2 (ja) * 2004-12-22 2007-11-21 株式会社東芝 磁気ランダムアクセスメモリのデータ書き込み方法
US7543211B2 (en) * 2005-01-31 2009-06-02 Everspin Technologies, Inc. Toggle memory burst
US7646628B2 (en) * 2005-02-09 2010-01-12 Nec Corporation Toggle magnetic random access memory and write method of toggle magnetic random access memory
JP5035620B2 (ja) * 2005-09-14 2012-09-26 日本電気株式会社 磁気ランダムアクセスメモリの波形整形回路
WO2007053517A2 (en) * 2005-10-28 2007-05-10 The University Of Alabama Enhanced toggle-mram memory device
US7577017B2 (en) * 2006-01-20 2009-08-18 Industrial Technology Research Institute High-bandwidth magnetoresistive random access memory devices and methods of operation thereof
US7746686B2 (en) * 2006-04-21 2010-06-29 Honeywell International Inc. Partitioned random access and read only memory
US8111544B2 (en) * 2009-02-23 2012-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Programming MRAM cells using probability write
US9613675B2 (en) 2013-12-14 2017-04-04 Qualcomm Incorporated System and method to perform low power memory operations
US10473118B2 (en) * 2014-08-29 2019-11-12 Siemens Aktiengesellschaft Controlled convergence compressor flowpath for a gas turbine engine
CN204878059U (zh) 2014-12-17 2015-12-16 依必安-派特穆尔芬根股份有限两合公司 一种叶片及风机叶轮
KR101976045B1 (ko) * 2016-08-30 2019-05-09 에스케이하이닉스 주식회사 쓰기 동작시 상태 전환 인식이 가능한 자기 저항 메모리 장치 및 이에 있어서 읽기 및 쓰기 동작 방법
WO2020105173A1 (ja) * 2018-11-22 2020-05-28 三菱電機株式会社 データ制御装置、プログラマブルロジックコントローラ及びデータ制御方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953248A (en) * 1998-07-20 1999-09-14 Motorola, Inc. Low switching field magnetic tunneling junction for high density arrays
CN1254929A (zh) * 1998-11-19 2000-05-31 因芬尼昂技术股份公司 磁性存储器
CN1329336A (zh) * 2000-05-03 2002-01-02 惠普公司 磁随机存取存储器大阵列的写入电路
CN1343359A (zh) * 1999-01-13 2002-04-03 因芬尼昂技术股份公司 磁阻随机存取存储器的写/读结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763305A (en) 1985-11-27 1988-08-09 Motorola, Inc. Intelligent write in an EEPROM with data and erase check
US5946227A (en) 1998-07-20 1999-08-31 Motorola, Inc. Magnetoresistive random access memory with shared word and digit lines
US6111781A (en) 1998-08-03 2000-08-29 Motorola, Inc. Magnetic random access memory array divided into a plurality of memory banks
US6185143B1 (en) 2000-02-04 2001-02-06 Hewlett-Packard Company Magnetic random access memory (MRAM) device including differential sense amplifiers
US6191989B1 (en) 2000-03-07 2001-02-20 International Business Machines Corporation Current sensing amplifier
US6272041B1 (en) 2000-08-28 2001-08-07 Motorola, Inc. MTJ MRAM parallel-parallel architecture
JP4149647B2 (ja) * 2000-09-28 2008-09-10 株式会社東芝 半導体記憶装置及びその製造方法
US6335890B1 (en) 2000-11-01 2002-01-01 International Business Machines Corporation Segmented write line architecture for writing magnetic random access memories
US6418046B1 (en) * 2001-01-30 2002-07-09 Motorola, Inc. MRAM architecture and system
DE10107380C1 (de) * 2001-02-16 2002-07-25 Infineon Technologies Ag Verfahren zum Beschreiben magnetoresistiver Speicherzellen und mit diesem Verfahren beschreibbarer magnetoresistiver Speicher

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953248A (en) * 1998-07-20 1999-09-14 Motorola, Inc. Low switching field magnetic tunneling junction for high density arrays
CN1254929A (zh) * 1998-11-19 2000-05-31 因芬尼昂技术股份公司 磁性存储器
CN1343359A (zh) * 1999-01-13 2002-04-03 因芬尼昂技术股份公司 磁阻随机存取存储器的写/读结构
CN1329336A (zh) * 2000-05-03 2002-01-02 惠普公司 磁随机存取存储器大阵列的写入电路

Also Published As

Publication number Publication date
EP1518246B1 (en) 2006-07-12
KR20050009762A (ko) 2005-01-25
US20040001352A1 (en) 2004-01-01
TWI307887B (en) 2009-03-21
CN1666292A (zh) 2005-09-07
JP2005531876A (ja) 2005-10-20
AU2003231170A1 (en) 2004-01-19
JP4359561B2 (ja) 2009-11-04
EP1518246A1 (en) 2005-03-30
WO2004003922A1 (en) 2004-01-08
ATE333138T1 (de) 2006-08-15
US6693824B2 (en) 2004-02-17
TW200409118A (en) 2004-06-01
KR100943112B1 (ko) 2010-02-18
DE60306782T2 (de) 2006-11-30
DE60306782D1 (de) 2006-08-24

Similar Documents

Publication Publication Date Title
US9530479B2 (en) Method and apparatus for increasing the reliability of an access transistor coupled to a magnetic tunnel junction (MTJ)
CN100470665C (zh) 写入切换存储器的方法
US7154772B2 (en) MRAM architecture with electrically isolated read and write circuitry
US7411815B2 (en) Memory write circuit
US7660151B2 (en) Method for programming an integrated circuit, method for programming a plurality of cells, integrated circuit, cell arrangement
US20110249491A1 (en) Method and apparatus for programming a magnetic tunnel junction (mtj)
US6714442B1 (en) MRAM architecture with a grounded write bit line and electrically isolated read bit line
WO2011008616A1 (en) Static magnetic field assisted resistive sense element
US20060171196A1 (en) Method for writing to magnetoresistive memory cells and magnetoresistive memory which can be written to by the method
US7068533B2 (en) Resistive memory cell configuration and method for sensing resistance values
US7532506B2 (en) Integrated circuit, cell arrangement, method of operating an integrated circuit, memory module
US7206223B1 (en) MRAM memory with residual write field reset
US9767863B2 (en) Redundancy memory device comprising a plurality of selecting circuits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090313

Address after: Arizona USA

Patentee after: Everspin Technologies Inc.

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

ASS Succession or assignment of patent right

Owner name: EVERSPIN TECHNOLOGIES, INC.

Free format text: FORMER OWNER: FREESCALE SEMICONDUCTOR INC.

Effective date: 20090313

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090318

Termination date: 20160429