JP2006065986A - 磁気抵抗メモリおよび磁気抵抗メモリ書き込み方法 - Google Patents

磁気抵抗メモリおよび磁気抵抗メモリ書き込み方法 Download PDF

Info

Publication number
JP2006065986A
JP2006065986A JP2004249051A JP2004249051A JP2006065986A JP 2006065986 A JP2006065986 A JP 2006065986A JP 2004249051 A JP2004249051 A JP 2004249051A JP 2004249051 A JP2004249051 A JP 2004249051A JP 2006065986 A JP2006065986 A JP 2006065986A
Authority
JP
Japan
Prior art keywords
write
data
memory cell
current control
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004249051A
Other languages
English (en)
Inventor
Masahiro Ise
昌弘 伊勢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004249051A priority Critical patent/JP2006065986A/ja
Priority to US11/012,114 priority patent/US7298642B2/en
Priority to KR1020050009513A priority patent/KR20060019494A/ko
Publication of JP2006065986A publication Critical patent/JP2006065986A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24C—DOMESTIC STOVES OR RANGES ; DETAILS OF DOMESTIC STOVES OR RANGES, OF GENERAL APPLICATION
    • F24C15/00—Details
    • F24C15/10—Tops, e.g. hot plates; Rings
    • F24C15/107—Pan supports or grates therefor
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24C—DOMESTIC STOVES OR RANGES ; DETAILS OF DOMESTIC STOVES OR RANGES, OF GENERAL APPLICATION
    • F24C3/00—Stoves or ranges for gaseous fuels
    • F24C3/14—Stoves or ranges for gaseous fuels with special adaptation for travelling, e.g. collapsible
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24C—DOMESTIC STOVES OR RANGES ; DETAILS OF DOMESTIC STOVES OR RANGES, OF GENERAL APPLICATION
    • F24C3/00—Stoves or ranges for gaseous fuels
    • F24C3/008—Ranges

Abstract

【課題】磁気抵抗メモリの消費電量を低減すること。
【解決手段】メモリセルアレイ１１０にデータを書き込む場合に、比較回路１５０が、データが書き込まれるワードラインに記憶されているデータとＩ／Ｏバッファ１４０に格納されている書き込みデータとをビットごとに比較して一致判定信号を生成し、電流制御部１６０が、書き込み電流を制御する電流制御信号を比較回路１５０により生成された一致判定信号に基づいて生成し、メモリセルアレイ１１０が、電流制御部１６０により生成された電流制御信号に基づいて書き込み電流を制御する。
【選択図】 図２

Description

この発明は、消費電力を低減することができる磁気抵抗メモリおよび磁気抵抗メモリ書き込み方法に関するものである。
近年、高速性、不揮発性などメモリとして必要な条件を備えた磁気抵抗メモリ（ＭＲＡＭ：Magnetic Random Access Memory）が次世代のメモリとして注目されている。図５は、ＭＲＡＭの基本原理を示す図である。同図に示すように、ＭＲＡＭのメモリセルは、二つの強磁性層５０１および５０３とそれらの間の非磁性層５０２から構成される。
強磁性層５０１は、外部電流により磁化方向を変えることができる変動強磁性層であり、強磁性層５０３は、磁化方向が固定されている固定強磁性層である。ここで、強磁性層５０１と強磁性層５０３の磁化方向が同じ場合には、両層間の磁気抵抗は低く、磁化方向が異なる場合には、両層間の磁気抵抗が高くなる。
ＭＲＡＭのメモリセルは、このような強磁性層５０１の磁化方向による強磁性層５０１と５０３との間の磁気抵抗の高低を用いて、情報を記憶することができる。例えば、低磁気抵抗の場合を’０’とし、高磁気抵抗の場合を’１’として１ビットの情報を記憶することができる。
また、ＭＲＡＭへの情報の書き込みは、対象メモリセルに対し電流を流し、変動強磁性層の磁化方向を所定の方向に変化させることによって行うことができる。なお、ＭＲＡＭについては、例えば、非特許文献１に記載されている。
「ＭＲＡＭ」、［平成１６年７月２９日検索］、インターネット＜URL:http://www.nanoelectronics.jp/kaitai/mram/＞
しかしながら、ＭＲＡＭには、データを書き込む際に常に対象メモリセルに対して書き込み電流を流す必要があり、データを書き込む際の消費電力が大きいという問題がある。したがって、ＭＲＡＭを広く普及させるためには、この消費電力の問題を解決することが重要となっている。
この発明は、上述した従来技術による問題点を解消するためになされたものであり、消費電力を低減することができる磁気抵抗メモリおよび磁気抵抗メモリ書き込み方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、請求項１の発明に係る磁気抵抗メモリは、データ書き込み要求で指定されたアドレスに記憶された記憶データと該アドレスに書き込まれる書き込みデータとをビットごとに比較し、ビットごとに値が一致するか否かを判定する一致判定手段と、前記一致判定手段により値が一致するビットに対しては前記書き込みデータのメモリセルへの書き込み動作を停止する書き込み手段と、を備えたことを特徴とする。
この請求項１の発明によれば、データ書き込み要求で指定されたアドレスに記憶された記憶データとそのアドレスに書き込まれる書き込みデータとをビットごとに比較し、ビットごとに値が一致するか否かを判定し、値が一致するビットに対しては書き込みデータのメモリセルへの書き込み動作を停止するよう構成したので、書き込み時の不要な動作をなくすことができる。
また、請求項２の発明に係る磁気抵抗メモリは、請求項１の発明において、前記書き込み手段は、メモリセルの書き込み電流を停止することによって書き込み動作を停止することを特徴とする。
この請求項２の発明によれば、メモリセルの書き込み電流を停止することによって書き込み動作を停止するよう構成したので、書き込み時の消費電流を小さくすることができる。
また、請求項３の発明に係る磁気抵抗メモリは、請求項２の発明において、前記書き込み手段は、前記一致判定手段により値が一致するビットに対してはメモリセルの書き込み電流を停止する電流制御信号を生成する電流制御信号生成手段と、前記電流制御信号生成手段により生成された電流制御信号に基づいてメモリセルの書き込み電流を制御する電流制御手段と、を備えたことを特徴とする。
この請求項３の発明によれば、値が一致するビットに対してはメモリセルの書き込み電流を停止する電流制御信号を生成し、生成した電流制御信号に基づいてメモリセルの書き込み電流を制御するよう構成したので、値が一致するビットに対する書き込み電流を確実に停止することができる。
また、請求項４の発明に係る磁気抵抗メモリ書き込み方法は、データ書き込み要求で指定されたアドレスに記憶された記憶データと該アドレスに書き込まれる書き込みデータとをビットごとに比較し、ビットごとに値が一致するか否かを判定する一致判定工程と、前記一致判定工程により値が一致するビットに対しては前記書き込みデータのメモリセルへの書き込み動作を停止する書き込み工程と、を含んだことを特徴とする。
この請求項４の発明によれば、データ書き込み要求で指定されたアドレスに記憶された記憶データとそのアドレスに書き込まれる書き込みデータとをビットごとに比較し、ビットごとに値が一致するか否かを判定し、値が一致するビットに対しては書き込みデータのメモリセルへの書き込み動作を停止するよう構成したので、書き込み時の不要な動作をなくすことができる。
また、請求項５の発明に係る磁気抵抗メモリ書き込み方法は、請求項４の発明において、前記書き込み工程は、メモリセルの書き込み電流を停止することによって書き込み動作を停止することを特徴とする。
この請求項５の発明によれば、メモリセルの書き込み電流を停止することによって書き込み動作を停止するよう構成したので、書き込み時の消費電流を小さくすることができる。
請求項１および４の発明によれば、書き込み時の不要な動作をなくすので、消費電力を低減することができるという効果を奏する。
また、請求項２および５の発明によれば、書き込み時の消費電流を小さくするので、消費電力を低減することができるという効果を奏する。
また、請求項３の発明によれば、値が一致するビットに対する書き込み電流を確実に停止するので、書き込み時の消費電流を確実に小さくすることができるという効果を奏する。
以下に添付図面を参照して、この発明に係る磁気抵抗メモリおよび磁気抵抗メモリ書き込み方法の好適な実施例を詳細に説明する。
まず、本実施例に係るＭＲＡＭの書き込み手法について説明する。図１は、本実施例に係るＭＲＡＭの書き込み手法を説明するための説明図である。同図に示すように、このＭＲＡＭでは、データを書き込む際に、従来のように対象メモリセルに対して常に書き込み電流を流すのではなく、書き込みデータとメモリセルに記憶されているデータを比較し、データが同じメモリセルに対しては書き込み電流を流さない。
例えば、図１において、黒丸が’１’を示し、白丸が’０’を示すとすると、ＭＲＡＭに記憶された３ビットのデータは’１０１’であり、書き込みデータは’０００’であるので、従来は、三つのメモリセルに対して全て書き込み電流を流していたが、本実施例に係るＭＲＡＭでは、２ビット目のメモリセルに対しては、記憶したデータと書き込むデータが同じであるので、書き込み電流を停止する。
このように、本実施例に係るＭＲＡＭでは、データを書き込む際に、メモリセルが記憶するデータと書き込むデータとを比較し、両者が一致する場合には、そのメモリセルに対する書き込み電流を停止することによって、書き込み時の消費電量を低減することができる。
次に、本実施例に係るＭＲＡＭの構成について説明する。図２は、本実施例に係るＭＲＡＭの構成を示す機能ブロック図である。同図に示すように、このＭＲＡＭは、メモリセルアレイ１１０と、アドレスデコーダ１２０と、制御回路１３０と、Ｉ／Ｏバッファ１４０と、比較回路１５０と、電流制御部１６０とを有する。
メモリセルアレイ１１０は、ＭＲＡＭのメモリセルであるＭＲＡＭセルの３次元配列と、各ＭＲＡＭセルからのデータの読み出しおよび各ＭＲＡＭセルへのデータの書き込みなどの制御を行う部分とから構成される。このメモリセルアレイ１１０の容量は２５６Ｋワードであり、１ワードは１６ビットである。
図３は、ＭＲＡＭセルを示す図である。同図において、ビットラインは、データの書き込みに用いられ、センスラインは、データの読み出しに用いられる。また、ワードラインは、１６個のＭＲＡＭセルで構成され、ワードラインの１６個のＭＲＡＭセルに対して１ワードのデータの読み出しおよび書き込みが行われる。
アドレスデコーダ１２０は、アドレス信号を受け取り、受け取ったアドレスに対応するワードラインを指定する処理部である。メモリセルアレイ１１０は、アドレスデコーダ１２０で指定されたワードラインの１６個のＭＲＡＭセルに対してデータの読み出しや書き込みを行う。
制御回路１３０は、メモリセルアレイ１１０へのデータの書き込みやメモリセルアレイ１１０からのデータの読み出しなどを指示する制御信号を受け取り、メモリセルアレイ１１０に対して制御信号に対応する動作指示を行う制御部である。
Ｉ／Ｏバッファ１４０は、メモリセルアレイ１１０から読み出したデータ、あるいは、メモリセルアレイ１１０に書き込むデータを格納する１６ビットのバッファである。
比較回路１５０は、メモリセルアレイ１１０にデータを書き込む場合に、データが書き込まれるワードラインに記憶されているデータとＩ／Ｏバッファ１４０に格納されている書き込みデータとをビットごとに比較し、各ビットが一致するか否かの一致判定信号を生成する処理部である。
例えば、この比較回路１５０は、データが書き込まれるワードラインに記憶されているデータとＩ／Ｏバッファ１４０に格納されている書き込みデータとの排他的論理演算を行うことによって、一致判定信号を生成することができる。
電流制御部１６０は、比較回路１５０が生成した一致判定信号に基づいて、ＭＲＡＭセルへのデータの書き込み電流を制御する電流制御信号をメモリセルアレイ１１０に出力する処理部である。
すなわち、この電流制御部１６０は、データが書き込まれるワードラインに記憶されているデータとＩ／Ｏバッファ１４０に格納されている書き込みデータの各ビットのうち値が一致しているビットに対応する書き込み電流を停止するよう制御する電流制御信号を生成する。
このように、メモリセルアレイ１１０にデータを書き込む場合に、比較回路１５０が、データが書き込まれるワードラインに記憶されているデータとＩ／Ｏバッファに格納されている書き込みデータとをビットごとに比較し、各ビットが一致するか否かの一致判定信号を生成し、電流制御部１６０が、一致判定信号に基づいて書き込み電流を制御する電流制御信号を生成することによって、値が一致するＭＲＡＭセルへの書き込み電流を停止することができる。
なお、ここでは、電流制御部１６０は、ＭＲＡＭセルごとに書き込み電流を停止するか否かを示す１６ビットのデータを電流制御信号として生成するが、１６ビットのデータを分割して、複数の電流制御信号としてシリアルにメモリセルアレイ１１０に出力することもできる。
メモリアレイ１１０は、アドレスデコーダ１２０により指定されたワードラインに対するデータ書き込み指示を制御回路１３０から受け取った場合に、電流制御部１６０から入力した電流制御信号に基づいて、書き込み電流の制御を行う。
すなわち、メモリアレイ１１０は、Ｉ／Ｏバッファ１４０に格納されたデータを書き込む場合に、ＭＲＡＭセルに記憶している値と書き込む値が同じ場合には、書き込み電流を停止する。
次に、本実施例に係るＭＲＡＭによる書き込み処理の処理手順について説明する。図４は、本実施例に係るＭＲＡＭによる書き込み処理の処理手順を示すフローチャートである。
同図に示すように、このＭＲＡＭは、比較回路１５０がデータが書き込まれるメモリセルの状態を検出してＩ／Ｏバッファ１４０の書き込みデータとビットごとに比較する（ステップＳ１０１）。
そして、比較回路１５０の比較結果に基づいて、電流制御部１６０が、データが一致しないビットに対しては（ステップＳ１０２、Ｎｏ）、データ書き込みを指示する電流制御信号を生成し（ステップＳ１０３）、データが一致するビットに対しては（ステップＳ１０２、Ｙｅｓ）、書き込み電流停止を指示する電流制御信号を生成する（ステップＳ１０４）。
そして、メモリセルアレイ１１０が、電流制御部１６０により生成された電流制御信号に基づいて書き込み電流を制御し、Ｉ／Ｏバッファ１４０に格納されたデータの書き込みを行う（ステップＳ１０５）。
このように、比較回路１５０がデータが書き込まれるメモリセルの状態を検出してＩ／Ｏバッファ１４０の書き込みデータとビットごとに比較し、電流制御部１６０が、データが一致するビットに対しては、書き込み電流停止を指示する電流制御信号を生成することによって、データの書き込み前後で値が変わらないＭＲＡＭセルの書き込み電流を停止することができる。
上述してきたように、本実施例では、メモリセルアレイ１１０にデータを書き込む場合に、比較回路１５０が、データが書き込まれるワードラインに記憶されているデータとＩ／Ｏバッファ１４０に格納されている書き込みデータとをビットごとに比較して一致判定信号を生成し、電流制御部１６０が、書き込み電流を制御する電流制御信号を比較回路１５０により生成された一致判定信号に基づいて生成し、メモリセルアレイ１１０が、電流制御部１６０により生成された電流制御信号に基づいて書き込み電流を制御することとしたので、記憶したデータと書き込みデータが一致するＭＲＡＭセルの書き込み電流を停止し、消費電力を低減することができる。
なお、本実施例では、メモリセルアレイのワード長が１６ビットであり、メモリセルアレイの容量が２５６Ｋワードの場合について説明したが、本発明はこれに限定されるものではなく、メモリセルアレイのワード長や容量が異なる場合にも同様に適用することができる。
（付記１）データ書き込み要求で指定されたアドレスに記憶された記憶データと該アドレスに書き込まれる書き込みデータとをビットごとに比較し、ビットごとに値が一致するか否かを判定する一致判定手段と、
前記一致判定手段により値が一致するビットに対しては前記書き込みデータのメモリセルへの書き込み動作を停止する書き込み手段と、
を備えたことを特徴とする磁気抵抗メモリ。
（付記２）前記書き込み手段は、メモリセルの書き込み電流を停止することによって書き込み動作を停止することを特徴とする付記１に記載の磁気抵抗メモリ。
（付記３）前記書き込み手段は、前記一致判定手段により値が一致するビットに対してはメモリセルの書き込み電流を停止する電流制御信号を生成する電流制御信号生成手段と、
前記電流制御信号生成手段により生成された電流制御信号に基づいてメモリセルの書き込み電流を制御する電流制御手段と、
を備えたことを特徴とする付記２に記載の磁気抵抗メモリ。
（付記４）前記電流制御信号生成手段は、書き込みデータと同一のビット幅の電流制御信号を生成することを特徴とする付記３に記載の磁気抵抗メモリ。
（付記５）前記一致判定手段は、現在データと書き込みデータとの排他的論理和演算により各ビットの値が一致するか否かを判定することを特徴とする付記１〜４のいずれか一つに記載の磁気抵抗メモリ。
（付記６）データ書き込み要求で指定されたアドレスに記憶された記憶データと該アドレスに書き込まれる書き込みデータとをビットごとに比較し、ビットごとに値が一致するか否かを判定する一致判定工程と、
前記一致判定工程により値が一致するビットに対しては前記書き込みデータのメモリセルへの書き込み動作を停止する書き込み工程と、
を含んだことを特徴とする磁気抵抗メモリ書き込み方法。
（付記７）前記書き込み工程は、メモリセルの書き込み電流を停止することによって書き込み動作を停止することを特徴とする付記６に記載の磁気抵抗メモリ書き込み方法。
（付記８）前記書き込み工程は、前記一致判定工程により値が一致するビットに対してはメモリセルの書き込み電流を停止する電流制御信号を生成する電流制御信号生成工程と、
前記電流制御信号生成工程により生成された電流制御信号に基づいてメモリセルの書き込み電流を制御する電流制御工程と、
を含んだことを特徴とする付記７に記載の磁気抵抗メモリ書き込み方法。
（付記９）前記電流制御信号生成工程は、書き込みデータと同一のビット幅の電流制御信号を生成することを特徴とする付記８に記載の磁気抵抗メモリ書き込み方法。
（付記１０）前記一致判定工程は、現在データと書き込みデータとの排他的論理和演算により各ビットの値が一致するか否かを判定することを特徴とする付記６〜９のいずれか一つに記載の磁気抵抗メモリ書き込み方法。
以上のように、本発明に係る磁気抵抗メモリおよび磁気抵抗メモリ書き込み方法は、情報処理装置の記憶装置として有用である。
本実施例に係るＭＲＡＭの書き込み手法を説明するための説明図である。 本実施例に係るＭＲＡＭの構成を示す機能ブロック図である。 ＭＲＡＭセルを示す図である。 本実施例に係るＭＲＡＭによる書き込み処理の処理手順を示すフローチャートである。 ＭＲＡＭの基本原理を示す図である。
符号の説明
１１０ メモリセルアレイ
１２０ アドレスデコーダ
１３０ 制御回路
１４０ Ｉ／Ｏバッファ
１５０ 比較回路
１６０ 電流制御部
５０１ 強磁性層（変動強磁性層）
５０２ 非磁性層
５０３ 強磁性層（固定強磁性層）

Claims (5)

  1. データ書き込み要求で指定されたアドレスに記憶された記憶データと該アドレスに書き込まれる書き込みデータとをビットごとに比較し、ビットごとに値が一致するか否かを判定する一致判定手段と、
    前記一致判定手段により値が一致するビットに対しては前記書き込みデータのメモリセルへの書き込み動作を停止する書き込み手段と、
    を備えたことを特徴とする磁気抵抗メモリ。
  2. 前記書き込み手段は、メモリセルの書き込み電流を停止することによって書き込み動作を停止することを特徴とする請求項１に記載の磁気抵抗メモリ。
  3. 前記書き込み手段は、前記一致判定手段により値が一致するビットに対してはメモリセルの書き込み電流を停止する電流制御信号を生成する電流制御信号生成手段と、
    前記電流制御信号生成手段により生成された電流制御信号に基づいてメモリセルの書き込み電流を制御する電流制御手段と、
    を備えたことを特徴とする請求項２に記載の磁気抵抗メモリ。
  4. データ書き込み要求で指定されたアドレスに記憶された記憶データと該アドレスに書き込まれる書き込みデータとをビットごとに比較し、ビットごとに値が一致するか否かを判定する一致判定工程と、
    前記一致判定工程により値が一致するビットに対しては前記書き込みデータのメモリセルへの書き込み動作を停止する書き込み工程と、
    を含んだことを特徴とする磁気抵抗メモリ書き込み方法。
  5. 前記書き込み工程は、メモリセルの書き込み電流を停止することによって書き込み動作を停止することを特徴とする請求項４に記載の磁気抵抗メモリ書き込み方法。
JP2004249051A 2004-08-27 2004-08-27 磁気抵抗メモリおよび磁気抵抗メモリ書き込み方法 Pending JP2006065986A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004249051A JP2006065986A (ja) 2004-08-27 2004-08-27 磁気抵抗メモリおよび磁気抵抗メモリ書き込み方法
US11/012,114 US7298642B2 (en) 2004-08-27 2004-12-16 Magnetic resistance memory and method of writing data
KR1020050009513A KR20060019494A (ko) 2004-08-27 2005-02-02 자기 저항 메모리 및 자기 저항 메모리 기록 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004249051A JP2006065986A (ja) 2004-08-27 2004-08-27 磁気抵抗メモリおよび磁気抵抗メモリ書き込み方法

Publications (1)

Publication Number Publication Date
JP2006065986A true JP2006065986A (ja) 2006-03-09

Family

ID=35942809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004249051A Pending JP2006065986A (ja) 2004-08-27 2004-08-27 磁気抵抗メモリおよび磁気抵抗メモリ書き込み方法

Country Status (3)

Country Link
US (1) US7298642B2 (ja)
JP (1) JP2006065986A (ja)
KR (1) KR20060019494A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4791909B2 (ja) * 2006-08-21 2011-10-12 株式会社東芝 高速入出力機能を備える制御装置、及びその制御データの制御方法
KR20100041470A (ko) * 2008-10-14 2010-04-22 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
US8488363B2 (en) * 2010-05-11 2013-07-16 Qualcomm Incorporated Write energy conservation in memory
CN103959199B (zh) * 2011-11-30 2017-08-15 英特尔公司 用于先进先出(fifo)存储器的功率节约方法和装置
JP5727948B2 (ja) * 2012-01-16 2015-06-03 株式会社東芝 半導体記憶装置
KR102049281B1 (ko) 2012-10-23 2019-11-27 삼성전자주식회사 불휘발성 메모리 및 컨트롤러를 포함하는 메모리 시스템, 그리고 불휘발성 메모리에 데이터를 프로그램하는 프로그램 방법
US8902636B2 (en) 2013-03-22 2014-12-02 Akira Katayama Resistance change memory
US9299410B2 (en) * 2013-09-04 2016-03-29 Shintaro SAKAI Reading magnetic memory based on regions within a cell array
US9613675B2 (en) 2013-12-14 2017-04-04 Qualcomm Incorporated System and method to perform low power memory operations
CN109426616B (zh) * 2017-08-31 2023-08-04 华邦电子股份有限公司 字节编程方法以及页面编程方法
KR102651128B1 (ko) * 2018-12-11 2024-03-26 삼성전자주식회사 데이터 비교 기록을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003016779A (ja) * 2001-04-27 2003-01-17 Internatl Business Mach Corp <Ibm> 記憶回路ブロック及びアクセス方法
JP2003272389A (ja) * 2002-03-20 2003-09-26 Sony Corp データ記憶回路及び同データ記憶回路におけるデータ書込み方法及びデータ記憶装置
WO2004003922A1 (en) * 2002-06-28 2004-01-08 Freescale Semiconductor, Inc. Circuit and method of writing a toggle memory
JP2004086986A (ja) * 2002-08-27 2004-03-18 Hitachi Ltd 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3530441A (en) 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
JPH0765586A (ja) 1993-08-27 1995-03-10 Iwaki Electron Corp Ltd Ｅｅｐｒｏｍアクセス方式
US5787484A (en) * 1996-08-08 1998-07-28 Micron Technology, Inc. System and method which compares data preread from memory cells to data to be written to the cells
JP3744880B2 (ja) 2002-05-14 2006-02-15 三洋電機株式会社 メモリアクセス回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003016779A (ja) * 2001-04-27 2003-01-17 Internatl Business Mach Corp <Ibm> 記憶回路ブロック及びアクセス方法
JP2003272389A (ja) * 2002-03-20 2003-09-26 Sony Corp データ記憶回路及び同データ記憶回路におけるデータ書込み方法及びデータ記憶装置
WO2004003922A1 (en) * 2002-06-28 2004-01-08 Freescale Semiconductor, Inc. Circuit and method of writing a toggle memory
JP2004086986A (ja) * 2002-08-27 2004-03-18 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
US7298642B2 (en) 2007-11-20
KR20060019494A (ko) 2006-03-03
US20060044867A1 (en) 2006-03-02

Similar Documents

Publication Publication Date Title
KR20060019494A (ko) 자기 저항 메모리 및 자기 저항 메모리 기록 방법
US9502140B2 (en) Semiconductor memory device
KR102170857B1 (ko) 저항체를 이용한 비휘발성 메모리 장치의 구동 방법
JP2011138598A (ja) 非揮発性メモリ装置
JP2006019005A (ja) パリティビット構造を具備するランダムアクセスメモリアレイ
US10452475B2 (en) Memory system and resistance change type memory
JP2008010140A (ja) 不揮発性メモリ、該不揮発性メモリのデータ有効性を判断する装置及び方法
US11367501B2 (en) Test method for memory device, operating method of test device testing memory device, and memory device with self-test function
KR20130018923A (ko) 메모리에서의 기록 에너지 보존
US7843719B2 (en) Magnetic shift register and data accessing method
US20130301345A1 (en) Magnetic random access memory and memory system
US7782680B2 (en) Flash memory device having a verify data buffer capable of being employed as a program data buffer, and a method thereof
JP2007157234A (ja) メモリシステム
US20170169869A1 (en) Nonvolatile random access memory including control circuit configured to receive commands at high and low edges of one clock cycle
JP2003016778A (ja) 記憶回路ブロック及びアクセス方法
US11527276B2 (en) Semiconductor storage device
KR20040093149A (ko) 강자성 터널접합소자를 이용한 자기기억장치
KR101069730B1 (ko) 비휘발성 메모리 장치 및 그 설정정보 처리방법
JP4735948B2 (ja) 磁気ランダムアクセスメモリ及びその動作方法
KR101138404B1 (ko) 메모리 시스템 및 그 동작 방법
JP2004046949A (ja) 磁気ランダムアクセスメモリ及びその駆動方法
CN114333967A (zh) 存储装置
JP2013191263A (ja) 半導体記憶装置およびその駆動方法
JP2006120321A (ja) Ｅｘｃｌｕｓｉｖｅ−ＯＲ型機能メモリ
US6728153B2 (en) Magnetic memory which compares first memory cell data bits and second data bits

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101019