JP2006120321A - Exclusive−OR型機能メモリ - Google Patents
Exclusive−OR型機能メモリ Download PDFInfo
- Publication number
- JP2006120321A JP2006120321A JP2006020835A JP2006020835A JP2006120321A JP 2006120321 A JP2006120321 A JP 2006120321A JP 2006020835 A JP2006020835 A JP 2006020835A JP 2006020835 A JP2006020835 A JP 2006020835A JP 2006120321 A JP2006120321 A JP 2006120321A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory cell
- read
- memory
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
- G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
Landscapes
- Memory System (AREA)
Abstract
【解決手段】Exclusive-OR型機能メモリのメモリセル2のデータ蓄積部7に書き込まれたデータと一致検索用のデータとの排他的論理和を演算するに当たり、一致検索用のデータが真の値である場合、データ蓄積部7に書き込まれたデータを、正論理と負論理のうちの一方のデータとして読み出し、一致検索用のデータが偽の値である場合、データ蓄積部7に書き込まれたデータを、その他方のデータとして読み出す。
【選択図】図1
Description
(1)半導体メモリに極力近い構造(1個のトランジスタと1個の記憶素子)
(2)WPBPに近いWPBS動作(データ転送速度や消費電力が許す範囲の並列演算)
(3)単純な演算ができる機能に限定(一致/不一致:排他的論理和演算(すなわち、modulo-2を法とする加法演算))
等に集約されてきつつある。
真の値又は偽の値のデータを記憶する複数のメモリセルを有する記憶手段と、
前記メモリセルに記憶すべきデータ及び一致検索用のデータが外部から入力されるデータ入力手段と、
前記メモリセルに記憶すべきデータを、前記メモリセルに個々に又は複数まとめて正論理又は負論理で書き込むデータ書込み手段と、
前記メモリセルから、記憶されたデータを個々に又は複数まとめて読み出すデータ読出し手段と、
記憶されたデータを読み出すべきメモリセル及び記憶すべきデータを書き込むべきメモリセルを選択する読出し及び書き込み選択手段と、
前記データ読出し手段によって読み出されたデータを外部に出力するデータ出力手段とを具え、
前記メモリセルの各々が、記憶すべきデータが書き込まれるデータ蓄積部を有し、
前記データ読出し手段が、
前記一致検索用のデータが1であるとともに前記データ蓄積部に書き込まれたデータが0である場合には、前記メモリセルからの読出しデータを1とし、前記一致検索用のデータが1であるとともに前記データ蓄積部に書き込まれたデータが1である場合には、前記メモリセルからの読出しデータを0とし、
前記一致検索用のデータが0であるとともに前記データ蓄積部に書き込まれたデータが0である場合には、前記メモリセルからの読出しデータを0とし、前記一致検索用のデータが0であるとともに前記データ蓄積部に書き込まれたデータが1である場合には、前記メモリセルからの読出しデータを1とし、
前記データ蓄積部を、分極方向に応じた真の値又は偽の値のデータを保持する強誘電体又は誘電体としたことを特徴とするものである。
真の値又は偽の値のデータを記憶する複数のメモリセルを有する記憶手段と、
前記メモリセルに記憶すべきデータ及び一致検索用のデータが外部から入力されるデータ入力手段と、
前記メモリセルに記憶すべきデータを、前記メモリセルに個々に又は複数まとめて正論理又は負論理で書き込むデータ書込み手段と、
前記メモリセルから、記憶されたデータを個々に又は複数まとめて読み出すデータ読出し手段と、
記憶されたデータを読み出すべきメモリセル及び記憶すべきデータを書き込むべきメモリセルを選択する読出し及び書き込み選択手段と、
前記データ読出し手段によって読み出されたデータを外部に出力するデータ出力手段とを具え、
前記メモリセルの各々が、記憶すべきデータが書き込まれるデータ蓄積部を有し、
前記データ読出し手段が、
前記一致検索用のデータが1であるとともに前記データ蓄積部に書き込まれたデータが0である場合には、前記メモリセルからの読出しデータを0とし、前記一致検索用のデータが1であるとともに前記データ蓄積部に書き込まれたデータが1である場合には、前記メモリセルからの読出しデータを1とし、
前記一致検索用のデータが0であるとともに前記データ蓄積部に書き込まれたデータが0である場合には、前記メモリセルからの読出しデータを1とし、前記一致検索用のデータが0であるとともに前記データ蓄積部に書き込まれたデータが1である場合には、前記メモリセルからの読出しデータを0とし、
前記データ蓄積部を、分極方向に応じた真の値又は偽の値のデータを保持する強誘電体又は誘電体としたことを特徴とするものである。
2,26,30,34 メモリセル
3 データ入力手段
4 読出し及び書込み選択手段
5 データ書込み手段
6 データ読出し手段
7 データ蓄積部
8 データ出力手段
9,18 記憶部
10,19 制御部
11,20 ワード処理部
11a アドレスデコーダ部
11b,20b 演算結果処理部
11c,20c 演算結果レジスタ
12,21 データ処理部
12a,21a−1,21−2,...,21a−n データレジスタ
12b,21b マスクレジスタ
13,22 処理部
14 制御線
15,23 アドレス線
16,24 演算結果線
17,25,41a,41b データ線
20a アドレスデコーダ/アドレスエンコーダ部
27,31,35 アドレス選択部
28,32,36 データ書込み部
29,37 演算結果/アドレス読出し部
33,38 演算結果/データ読出し部
39,46,50,55,57,60 NMOSトランジスタ
40,40’,47,51,58 強磁性体
42,48,52,54 センスアンプ
43a,43b,49,53,62a,62b 参照電源
44a,44b,63a,63b データ読出し部
45,64a,64b 検出器
56 強磁性体薄膜
59 磁気抵抗素子
61,61’ 強誘電体
a,b,c,d,a’,b’,c’,d’,a”,b”,c”,d” 端子
Claims (2)
- 真の値又は偽の値のデータを記憶する複数のメモリセルを有する記憶手段と、
前記メモリセルに記憶すべきデータ及び一致検索用のデータが外部から入力されるデータ入力手段と、
前記メモリセルに記憶すべきデータを、前記メモリセルに個々に又は複数まとめて正論理又は負論理で書き込むデータ書込み手段と、
前記メモリセルから、記憶されたデータを個々に又は複数まとめて読み出すデータ読出し手段と、
記憶されたデータを読み出すべきメモリセル及び記憶すべきデータを書き込むべきメモリセルを選択する読出し及び書き込み選択手段と、
前記データ読出し手段によって読み出されたデータを外部に出力するデータ出力手段とを具え、
前記メモリセルの各々が、記憶すべきデータが書き込まれるデータ蓄積部を有し、
前記データ読出し手段が、
前記一致検索用のデータが1であるとともに前記データ蓄積部に書き込まれたデータが0である場合には、前記メモリセルからの読出しデータを1とし、前記一致検索用のデータが1であるとともに前記データ蓄積部に書き込まれたデータが1である場合には、前記メモリセルからの読出しデータを0とし、
前記一致検索用のデータが0であるとともに前記データ蓄積部に書き込まれたデータが0である場合には、前記メモリセルからの読出しデータを0とし、前記一致検索用のデータが0であるとともに前記データ蓄積部に書き込まれたデータが1である場合には、前記メモリセルからの読出しデータを1とし、
前記データ蓄積部を、分極方向に応じた真の値又は偽の値のデータを保持する強誘電体又は誘電体としたことを特徴とするExclusive-OR型機能メモリ。 - 真の値又は偽の値のデータを記憶する複数のメモリセルを有する記憶手段と、
前記メモリセルに記憶すべきデータ及び一致検索用のデータが外部から入力されるデータ入力手段と、
前記メモリセルに記憶すべきデータを、前記メモリセルに個々に又は複数まとめて正論理又は負論理で書き込むデータ書込み手段と、
前記メモリセルから、記憶されたデータを個々に又は複数まとめて読み出すデータ読出し手段と、
記憶されたデータを読み出すべきメモリセル及び記憶すべきデータを書き込むべきメモリセルを選択する読出し及び書き込み選択手段と、
前記データ読出し手段によって読み出されたデータを外部に出力するデータ出力手段とを具え、
前記メモリセルの各々が、記憶すべきデータが書き込まれるデータ蓄積部を有し、
前記データ読出し手段が、
前記一致検索用のデータが1であるとともに前記データ蓄積部に書き込まれたデータが0である場合には、前記メモリセルからの読出しデータを0とし、前記一致検索用のデータが1であるとともに前記データ蓄積部に書き込まれたデータが1である場合には、前記メモリセルからの読出しデータを1とし、
前記一致検索用のデータが0であるとともに前記データ蓄積部に書き込まれたデータが0である場合には、前記メモリセルからの読出しデータを1とし、前記一致検索用のデータが0であるとともに前記データ蓄積部に書き込まれたデータが1である場合には、前記メモリセルからの読出しデータを0とし、
前記データ蓄積部を、分極方向に応じた真の値又は偽の値のデータを保持する強誘電体又は誘電体としたことを特徴とするExclusive-OR型機能メモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006020835A JP4310439B2 (ja) | 2006-01-30 | 2006-01-30 | Exclusive−OR型機能メモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006020835A JP4310439B2 (ja) | 2006-01-30 | 2006-01-30 | Exclusive−OR型機能メモリ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10225649A Division JP2000057781A (ja) | 1998-08-10 | 1998-08-10 | Exclusive−OR型機能メモリ及びその読出し方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006120321A true JP2006120321A (ja) | 2006-05-11 |
JP4310439B2 JP4310439B2 (ja) | 2009-08-12 |
Family
ID=36538039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006020835A Expired - Lifetime JP4310439B2 (ja) | 2006-01-30 | 2006-01-30 | Exclusive−OR型機能メモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4310439B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4588114B1 (ja) * | 2010-02-18 | 2010-11-24 | 克己 井上 | 情報絞り込み検出機能を備えたメモリ、その使用方法、このメモリを含む装置。 |
WO2011102432A1 (ja) * | 2010-02-18 | 2011-08-25 | Inoue Katsumi | 情報絞り込み検出機能を備えたメモリ、このメモリを用いた情報検出方法、このメモリを含む装置、情報の検出方法、メモリの使用方法、およびメモリアドレス比較回路 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102577999B1 (ko) * | 2018-05-31 | 2023-09-14 | 에스케이하이닉스 주식회사 | 집적 회로 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05242684A (ja) * | 1991-08-15 | 1993-09-21 | Natl Semiconductor Corp <Ns> | 強誘電体回路用動的調節基準電圧 |
JPH07182874A (ja) * | 1993-12-24 | 1995-07-21 | Sharp Corp | 半導体メモリセル回路およびメモリセルアレイ |
JPH0845269A (ja) * | 1994-07-27 | 1996-02-16 | Hitachi Ltd | 半導体記憶装置 |
-
2006
- 2006-01-30 JP JP2006020835A patent/JP4310439B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05242684A (ja) * | 1991-08-15 | 1993-09-21 | Natl Semiconductor Corp <Ns> | 強誘電体回路用動的調節基準電圧 |
JPH07182874A (ja) * | 1993-12-24 | 1995-07-21 | Sharp Corp | 半導体メモリセル回路およびメモリセルアレイ |
JPH0845269A (ja) * | 1994-07-27 | 1996-02-16 | Hitachi Ltd | 半導体記憶装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4588114B1 (ja) * | 2010-02-18 | 2010-11-24 | 克己 井上 | 情報絞り込み検出機能を備えたメモリ、その使用方法、このメモリを含む装置。 |
WO2011102043A1 (ja) * | 2010-02-18 | 2011-08-25 | Inoue Katsumi | 情報絞り込み検出機能を備えたメモリ、その使用方法、このメモリを含む装置 |
WO2011102432A1 (ja) * | 2010-02-18 | 2011-08-25 | Inoue Katsumi | 情報絞り込み検出機能を備えたメモリ、このメモリを用いた情報検出方法、このメモリを含む装置、情報の検出方法、メモリの使用方法、およびメモリアドレス比較回路 |
JP2012252368A (ja) * | 2010-02-18 | 2012-12-20 | Katsumi Inoue | 情報絞り込み検出機能を備えたメモリ、その使用方法、このメモリを含む装置。 |
CN102906739A (zh) * | 2010-02-18 | 2013-01-30 | 井上克己 | 具备信息过滤检测功能的存储器、使用该存储器的信息检测方法、含有该存储器的装置、信息检测方法、存储器使用方法及存储器地址比较电路 |
US9275734B2 (en) | 2010-02-18 | 2016-03-01 | Katsumi Inoue | Memory having information refinement detection function by applying a logic operation in parallel for each memory address to the match/mismatch results of data items and memory addresses, information detection method using memory, and memory address comparison circuit for the memory |
Also Published As
Publication number | Publication date |
---|---|
JP4310439B2 (ja) | 2009-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200381026A1 (en) | In-memory computing device for 8t-sram memory cells | |
US9437256B2 (en) | Data shifting | |
JP4367281B2 (ja) | 演算回路 | |
EP2308050B1 (en) | Write operation for spin transfer torque magnetoresistive random access memory with reduced bit cell size | |
CN107783783B (zh) | 与微代码指令有关的设备及方法 | |
CN105814636B (zh) | 用于识别存储于存储器单元阵列中的极值的设备及方法 | |
CN105849809B (zh) | 具有多个存储状态的非易失性sram | |
JP2004355671A (ja) | 演算機能付き記憶装置および演算記憶方法 | |
CN112639976B (zh) | 使用逻辑运算组件的逻辑运算 | |
CN109003640A (zh) | 存储器中子阵列之间的数据传送 | |
EP1612807A2 (en) | Random access memory array with parity bit architecture | |
TW201618101A (zh) | 記憶電路 | |
JP6151830B1 (ja) | 不揮発性半導体記憶装置 | |
US9627024B2 (en) | Magnetic-assisted nondestructive self-reference sensing method for spin-transfer torque random access memory | |
JPH11306750A (ja) | 磁気型半導体集積記憶装置 | |
US20100118583A1 (en) | Magetic shift register and data accessing method | |
JP2004086934A (ja) | 不揮発性記憶装置 | |
JP6190150B2 (ja) | 記憶装置 | |
JP4310439B2 (ja) | Exclusive−OR型機能メモリ | |
US10885970B2 (en) | Non-linear activation for sensing circuitry | |
JP2002334585A (ja) | 半導体記憶装置 | |
Chen et al. | Reconfigurable 2T2R ReRAM with split word-lines for TCAM operation and in-memory computing | |
US6205047B1 (en) | Data memory device having an exclusive-or function and method of reading data therefrom | |
US20220343969A1 (en) | Logical operations using memory cells | |
Breyer et al. | Ferroelectric devices for logic in memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
EXPY | Cancellation because of completion of term |