JP4588114B1 - 情報絞り込み検出機能を備えたメモリ、その使用方法、このメモリを含む装置。 - Google Patents
情報絞り込み検出機能を備えたメモリ、その使用方法、このメモリを含む装置。 Download PDFInfo
- Publication number
- JP4588114B1 JP4588114B1 JP2010065597A JP2010065597A JP4588114B1 JP 4588114 B1 JP4588114 B1 JP 4588114B1 JP 2010065597 A JP2010065597 A JP 2010065597A JP 2010065597 A JP2010065597 A JP 2010065597A JP 4588114 B1 JP4588114 B1 JP 4588114B1
- Authority
- JP
- Japan
- Prior art keywords
- information
- memory
- address
- data
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
Landscapes
- Image Analysis (AREA)
- Image Input (AREA)
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
パターン認識など情報検出の最大の課題は検索時間でありメモリの逐次比較処理が不要な非ノイマン型情報検出メモリを実現する。
【解決方法】
メモリアドレスごとに情報を記憶しその情報を読み出し可能なメモリで、このメモリは、外部から与えられる第1のデータは記憶されたメモリのデータを比較するためのデータ、第2のデータはアドレス同士を比較するためのデータ、の双方の入力データの入力手段と、この入力手段から与えられた上記双方の入力データにより記憶された情報のデータと、そのアドレスと、の双方を二重並列に合否判定し、その双方の合否判定結果をさらに並列に論理演算する手段と、上記論理演算に合格するこのメモリの上記アドレスを出力する手段と、を具備することを特徴とする情報絞り込み検出機能を備えたメモリであるのでインテリジェンスな情報検索はもとより人工知能等に広く利用可能である。
【選択図】図4
Description
とりわけ画像認識、音声認識、OCR文字認識、全文検索、指紋等の生体認証などに代表される情報検出に共通し基礎となる技術は、情報の中から一致や類似する情報(パターン)を検出もしくは解析するパターン認識技術であり、社会インフラ設備、産業用設備、工場設備からデジタルカメラや家電商品、さらには最新のロボットや人工知能等あらゆる分野に利用されており高度な情報処理に不可欠な存在である。
参考までであるが特開平7−114577、データ検索装置、データ圧縮装置及び方法、は隣り合った情報同士の比較により情報を繰返し検索するための手法が示されているが、本出願の発明は隣り合った情報同士の比較のみならず、全メモリの情報を対象にデータの内容とそのアドレスの位置関係を二重並列に比較するものである。
一次元から多次元でアドレス配列された情報もしくは配列可能な情報を対象にして、検出される情報(未知の情報)と、検出の基準になる情報(既知の情報)と、の互いの情報の複数のアドレスの、そのデータと、そのアドレスと、の双方の関係が条件に合格することをもって、未知の情報の内から既知の情報と同一情報もしくは類似情報と判定するようなパターン認識や知識処理などの情報検出において、検出の精度を保証し、データの比較回数を極限まで削減し、メモリ自身が上記情報の検出を可能する非ノイマン型の情報検出メモリの実現とその使用方法を確立することである。
請求項1では
メモリアドレスごとに情報を記憶しその情報を読み出し可能なメモリであって
このメモリは、
(1)外部から与えられる、このメモリに記憶されたデータを並列に比較するための第1の比較データと、このメモリのアドレスのアドレス同士を並列に比較するための第2の比較データと、の各比較データを入力するための入力手段
(2)第1の比較データでこのメモリに記憶されたデータを並列に比較し合否判定する手段
(3)第2の比較データでこのメモリのアドレス同士を並列に比較し合否判定する手段
(4)以上(2)、(3)双方の合否判定結果をアドレスごとに並列に論理演算するデータとアドレスの各合否結果の論理演算手段
以上(1)から(4)を具備することを特徴とする。
請求項2では
前記情報絞り込み検出機能を備えたメモリの前記論理演算は論理積(AND)演算であって、
(1)初回の情報検出時に、前記第1の比較データによりメモリのデータを並列に合否判定して、合格した少なくとも1つ以上のメモリアドレスを1次突破アドレスとして記憶する手段
(2)次回以降の情報検出時に、新たな前記第1の比較データによりメモリのデータを並列に合否判定して合格したメモリアドレスを、前記第2の比較データによるアドレスの置換え手段によりアドレス置換えしたアドレス
(3)上記(1)(2)のアドレスの論理積(AND)演算を突破したアドレスを出力する手段
以上(1)から(3)を具備することを特徴とする。
請求項3では
前記情報絞り込み検出機能を備えたメモリは、
(1)所定回数繰り返し与えられる前記各比較データによる比較合否判定結果をメモリアドレス個別に計測するカウンタ手段
(2)前記初回の情報検出時に、合格したメモリアドレスの上記カウンタを1にカウントアップし、これを前記1次突破アドレスとする手段
(3)上記繰り返し与えられる前記次回以降の情報検出時に、前記アドレスの置換え手段により、前記論理積(AND)演算結果を上記1次突破アドレスのカウンタに累積カウントアップしてN(2以上の比較回数)次突破アドレスとする手段
(4)上記(3)のN次突破アドレスのアドレスを出力する手段
以上(1)から(4)を具備することを特徴とする。
請求項4では
前記アドレスの置換え手段は、前記第2の比較データによりアドレス全範囲並列にアドレスの置換えをすることを特徴とする。
請求項5では
前記第2の比較データであるメモリのアドレスのアドレス同士を並列に比較するためのデータは、
前記1次突破アドレスを基準アドレスとし、前記次回以降の情報検出時に、前記第1の比較データによりメモリのデータを並列に合否判定して合格したメモリアドレスと、上記基準アドレスと、双方のアドレス同士の相対位置が、
(1)一致するか否かを判定するための比較データ
(2)範囲内に存在するか否かを判定するための比較データ
以上(1)(2)のいずれかの情報検出用比較データであることを特徴とする。
請求項6では
前記情報絞り込み検出機能を備えたメモリは、
(1)音声情報を一例とする一次元情報として記憶されたもしくは記憶可能な情報
(2)画像情報を一例とする二次元情報として記憶されたもしくは記憶可能な情報
(3)立体情報を一例とする三次元情報として記憶されたもしくは記憶可能な情報
(4)時空間情報を一例とする多次元情報として記憶されたもしくは記憶可能な情報
(5)クラスタリング情報を一例とする情報をアドレスのグループ別に記憶されたもしくは記憶可能な情報
以上(1)から(5)の少なくとも1つの情報の検出を対象とするメモリ構成であることを特徴とする。
請求項7では
前記第1の比較データであるメモリに記憶されたデータを並列に比較するためのデータは、
(1)メモリデータの一致検出
(2)メモリデータの大小検出
(3)メモリデータの範囲検出
(4)メモリbit個別の比較検出
(5)3値メモリデータの比較検出
以上(1)から(5)の少なくとも1つの情報検出用比較データであることを特徴とする。
請求項8では
前記第1の比較データ、第2の比較データは、
(1)データバス
(2)専用入力
以上(1)(2)のいずれかもしくは双方の入力手段により入力されることを特徴とする。
請求項9では
請求項2記載の論理積(AND)演算突破、もしくは請求項3記載の前記N次突破アドレスと、のアドレスを出力する手段は、
(1)データバス
(2)専用出力
以上(1)(2)のいずれかもしくは双方の出力手段により出力されることを特徴とする。
請求項10では
前記カウンタ手段に、前記初回情報検出時の、前記1次突破アドレスのアドレスを記憶する手段を付加し、メモリアドレス個別に計測するカウンタ手段の数を削減(カウンタ手段=アドレス数/n、n:自然数)したことを特徴とする。
請求項11では
前記情報絞り込み検出機能を備えたメモリにプロセッサを搭載し、前記アドレスの置換え手段を上記プロセッサにより実現することを特徴とする。
請求項12では
請求項1記載の(2)から(4)のそれぞれの手段をメモリの範囲を分割し実施するメモリバンク分割比較手段を具備することを特徴とする。
請求項13では
複数の請求項1記載の(1)から(4)のそれぞれの手段を並列に具備することを特徴とする。
請求項14では
前記情報絞り込み検出機能を備えたメモリはCPUを一例とする他の目的の半導体に組込まれ使用されることを特徴とする。
請求項15では
請求項2記載の情報絞り込み検出機能を備えたメモリにおいて、
前記初回の情報検出ならびに前記次回以降の情報検出時、既知の情報をもとに前記各比較データをこのメモリに与え、前記論理積(AND)演算突破アドレスを読み出すことにより、このメモリに記憶された情報の内から上記既知の情報と同一もしくは類似する情報の情報検出をすることを特徴とする。
請求項16では
請求項3記載の情報絞り込み検出機能を備えたメモリにおいて、
前記同一情報もしくは前記類似情報を検出するに必要十分な複数個数の比較サンプルとなる前記各比較データをこのメモリに繰り返し与え、前記N次突破カウンタのカウンタ値を読み出すことにより、このメモリに記憶された情報の内から前記既知の情報と同一もしくは類似する情報の情報検出をすることを特徴とする。
請求項17では
前記比較サンプルを抽出する際、隣接するサンプル間のデータの相互のデータの差の絶対値を求め、これを集計することにより得られるサンプル特徴量を所定値以上として情報検出をすることを特徴とする。
請求項18では
前記既知の情報と同一もしくは類似する情報はパターン情報であることを特徴とする。
請求項19では
前記1次突破アドレスを決定する前記初回情報検出時の前記第1の比較データを与えるにあたり、最初の前記比較サンプルを複数種類のサンプルから最適なものを選択し情報の検出、もしくは第1の比較データに一定のデータの範囲を持たせて情報の検出、のいずれかもしくは双方を行うことを特徴とする。
請求項20では
前記情報絞り込み検出機能を備えたメモリをアクセスしデータの読み出し書込みが可能なCPUを併用し情報検出することを特徴とする。
請求項21では
前記情報絞り込み検出機能を備えたメモリに前記パターン情報を知識情報として記憶させパターン情報を検出することによる知識処理をすることを特徴とする。
請求項22では
請求項1記載の情報絞り込み検出機能を備えたメモリを含む装置。
としている。
一旦この全画面のビットマップデータをグラフィックメモリから検索用メモリにデータ展開し、仮に展開したデータの全範囲を、CPUが1ピクセル当たり平均50n秒で、特定のデータを探し出すなど単純な検索をさせる場合、初回の全グラフィック範囲(全画面範囲)の検索は200万×50n秒=100m秒となり、通常、2回目以降は検索対象が絞られるため検索時間は短くなるものの目的の画像を特定するのに数百m秒程度は必要になる、従がって1画面上で大量な画像を検索する必要がある場合は如何に高速な処理を行っても検索時間を無視することが出来なくなる。
以上はメモリのアドレス毎のCPU逐次検索を必要とするノイマン型コンピュータによる情報検出の宿命である。
しかしながら検出の精度や検索の時間、検出出来る情報など検索の能力はこれらの特徴抽出の手法やクラスタリングの手法次第で大きく左右される。
また画像の検索の利用分野においては、誤認率が致命的である場合も多く類似性よりも同一性を求める画像の検索のニーズも少なくない。
このR、G、B、色信号をそのまま利用することも可能であるが、効果的な画像の検出の一例として、通常パソコンや映像装置のフレームバッファの200万ピクセル程度を対象にして、R、G、B、各4bit(16通りの組合せ3組)を採取して1つのピクセルデータとすることにより、どの様な色彩の画像であっても精度よく画像を検出することが出来る。
この場合、この色の組合せは12bit、4096通りの組合せであり、画面上の色がばらついている場合、1つの色が画面上に存在する確率は200万/4096≒488ピクセル(アドレス)である。
このDCTの場合はブロック単位であるのでピクセルに比較して大幅(一例として1/64)に座標の数(アドレス)を減らすことが出来る。
以降以上説明のピクセルを対象とし、200万ピクセル(アドレス)で12bit、4096通りのR、G、B、の組合せデータによる画像データを画像情報とし、これを検出する場合の例で説明する。
検出基準画像Aは比較的サイズの小さい画像を対象とし、検出の基準になる画像(既知の情報1)の領域上に座標y0、x0を中心として、上下左右等間隔に合計25個の座標をサンプリングポイント13として自動配列した場合であり、この場合XY軸ともに各33ピクセル11、合計1089ピクセル11を対象としたものである。
検出基準の画像のサイズを大きくすることも全く問題ない。
検出の基準になる画像(既知の情報1)と、検出の対象になる画像(未知の情報2)を同一画像上に表現しているが、実際には別の画像の場合が殆どであるが、説明の関係上同一画面で表現している。
図に示すグループAは1次比較では一致したが2次比較でNGとなった場合である、グループBは11次比較でNG、グループCは22次比較でNG、グループDは全部のサンプリングポイント13が一致した場合である、これらの検出は先に説明の座標のデータ12、をアドレス毎に読取り相互に比較すればよい。
この図ではグループAからグループEは位置的に完全に分離された画像領域で説明されているが画像の場合、通常同一データである座標が隣接もしくは集中し、分解能が低い程その傾向は顕著であるが互いの相対位置関係を正しく比較すれば問題ない。
例えば変化のない黒画像部分や白画像部分や変化の少ない画像、もしくは例えば文字情報のみの画像など特徴の少ない画像を指定した場合などでは、当該画像の検出が困難になる。
画像上の1座標を基準にすると、この座標に隣接する座標は基準座標と同一もしくは近似する量子化データ15となる確率、つまり相関性が高くなり、座標が離れることにより相関性は低くなる、従がって図1のサンプルのように、毎回遠いサンプリングポイント13から順次確認する方がダメ出しが速く効率的な検出となる確率が高い。
この時、A群からP群のそれぞれの4つのサンプリングポイント13は、それぞれの群の中で輝度情報や色情報のいずれにおいても座標のデータ12に違いがある事が特徴の大きさ、つまりサンプル特徴量の大きさにつながるので、この4サンプルから2つを採る組合せの6つの組合せ、2−10、2−14、2−18、10−14、10−18、14−18により、そのデータの差分量の絶対値を求めこの6つの組合せの合計と全体(16群)の集計を採ることにより、当該群の特徴量の所定値とすることが出来る。
本例のようにR、G、B、の複合されたデータの場合、各独立して評価すればよい。
また同一サンプル数の場合の識別能力の把握の場合には、A群からP群のそれぞれの特徴量を合計し16群で除した平均特徴量が特徴量の大きさの尺度(所定値)として利用することが出来る。
以上は手動でサンプリングポイント13を決める際にももちろん有効である。
本例は二次元情報を対象に識別能力を評価した一例であるが一次元から多次元まで隣接するサンプルとそのデータの差分を採ることによる考え方で特徴量を判定することが出来る。
さらに対象となる情報の種類によって、その情報の特徴からサンプルの基準を独自に定め判定すればさらに確実な情報の検出が可能になる。
一次元配列の情報はメモリアドレス上に連続的に記憶された情報であり、二次元
の情報は図1の1からnまでのアドレス3のようにそれぞれの次元の最大座標数を配列基本条件としテーブル変換され一次元のメモリアドレス配列として連続して記憶された情報、もしくは記憶可能な情報であり、メモリのデータサイズならびにメモリ容量はそれぞれの目的にあったメモリ構成である。
三次元、さらには多次元の情報をメモリアドレス上に記憶する場合も同様に、これらの情報はそれぞれの次元の最大座標数を配列基本条件としテーブル変換された上記同様の情報であり、メモリ構成も同様である。
もちろん、高次元の情報でも対象とするアドレスが直接分かる場合は直接そのアドレスや相対アドレスで指定することが出来る。
以上は確認のため、念のため記載したものであり、このアドレス配列方法は通常行われている一般的な情報の配列方法で、この一般的なメモリに対する情報の配列方法が本発明を実現する上での基本情報配列であるので極めて利用し易い。
また画像データなどに対しては特にクラスタリング手法による類似画像を検出するための最短距離検索(類似度距離検索)を目的とした検索デバイスとして盛んに研究されている。
高速なデータ処理に利用されている連想メモリは、通常のメモリ機能の他に外部から比較するデータを全メモリ同時(並列)に与え、その合格するメモリのアドレスを読イ出すことが可能な情報の検索に大変都合のよいデバイスである。
この並列処理53のイメージの一例を上げれば、大勢の人が集まる会場に座席(アドレス)を用意し座って貰い、この人達が好きな色のカード(データ)を自由に選ぶことが出来るようにした場合、例えば赤のカード(データ)を持つ人を調べる場合、通常のメモリの場合は全ての人を座席順等、逐次比較で調べる必要があるのに対し、連想メモリの場合は、例えば赤のカードの人は一斉に手を挙げて貰い(並列比較)、その座席(アドレス)を確認(出力処理)するだけでよいので極めて高速な判定が出来る。
このように連想メモリは大量な情報を並列に比較し、その中から必要とするデータのみを探し出す場合に好都合のデバイスである。
通常の場合このアドレスを読み出し、読み出されたアドレスに対し次の比較条件が与えられ、以降はこの条件を元に逐次処理による絞り込みが行われる。
先の例の200万ピクセル(アドレス)で12bit、4096通りの組合せデータの場合には平均488個のアドレスを対象として、以降の条件比較を繰り返す必要があり、通常その大半は対象外(残らない)のピクセルであり無駄な処理である、3次以降も同様である。
それぞれのアドレスのデータの内容の比較と、それぞれのアドレスの比較をそれぞれ並列(二重並列)に合否判定54し、その合否判定結果に基づき情報の絞り込みを行うための論理積(AND)演算55がさらに並列に行われるものである。
この演算結果はどのような形態で利用されても構わない。
従がってメモリ1からnのメモリ32はアドレスバス22のアドレスデコーダ31によりアドレスが選択されデータバス23からデータの書込み、読み出しが可能である。
第2の入力データ25であるアドレス比較データ27ならびにアドレススワップ回路34については後述する。
本例の専用バス出力の専用出力形態は一例であり、データバス23に直接出力結果を乗せることも可能である。
従がって、この構成によれば、突破回数が一番多い(N回)突破回数カウンタ35のアドレス(座標)がWinner(N回突破アドレス57)でありその若いアドレス順にそのアドレスを出力する構成である。
アドレススワップ回路34はデータ比較回路33と突破回数カウンタ35の中間に設けられており、このアドレススワップ回路34は毎サンプル比較時、目的の1次突破アドレス56に突破の出力を二重並列論理積演算結果として累積加算するために設けられ、本例の場合、先の説明の入力データ25の第2のデータであるアドレス比較データ27の、相対アドレス比較データ51によって、アドレススワップ前合格出力41、図6のi、j、kをXY軸座標データに変換し、変換した合格出力を相対アドレス分シフトして、アドレススワップ後合格出力42として該当するアドレスの突破回数カウンタ35(1次突破アドレス56)に合格出力を突破出力として入力出来るように構成されている。
つまりアドレススワップ後合格出力42は1次突破アドレス56のアドレスの相対アドレス条件に合格した場合、突破出力として1次突破アドレス56に入力される。
もちろん座標データではなく相対アドレス比較データ51を直接相対アドレスで指定し相対アドレス分シフトすることも可能である。
この構成の本発明のメモリ21に先に説明の画像のピクセルデータ、またはこれに相当する情報データをメモリに記憶し、この未知の情報2から画像を検出する場合の例を説明する。
先ず1次比較としてサンプル1のピクセルデータをメモリ比較データ26に入力データ25として与え、全メモリの合格判定を並列に行いデータ比較回路33のアドレススワップ前合格出力41を1次合格出力として出力し、この1次合格出力はアドレススワップすることなく、アドレススワップ後合格出力42としてそのまま突破回数カウンタ35の入力に加え突破したアドレスのカウンタの値を1にする、これが1次突破アドレス56である、以上の通り1次比較に第2のデータは不要である。
先に説明のように平均的な1次突破アドレス56の出現個数は488である(図6のi、j、k)この出現個数はイメージのための数字であり多くても少なくても問題ない、以下同様である。
図2の場合この時、突破回数カウンタ35の値が1となっているメモリアドレスはグループAの1、グループBの1、グループCの1、グループDの1、グループEの1の5個所の座標がWinnerの候補(1次突破アドレス56)であり、これがこれからの説明のポイントとなるアドレス(座標)である。
さらにサンプル1とサンプル2のアドレスの差分を、アドレス比較データ27の相対アドレス比較データ51として指定することにより、新たに選択された488個のアドレスの中で、先に説明の1次突破アドレス56との相対関係が合格するもの、つまりグループの関係が成立するアドレスを、図6に示すアドレススワップ回路34でこの差分に相当するアドレス(座標)をシフト変換し、シフト変換した相対位置の突破回数カウンタ35(1次突破アドレス56)にアドレススワップ後合格出力42を突破出力として加算入力する。
以上の内容は対象とするメモリのアドレス位置(2次サンプルに相当するアドレス位置)が1次突破アドレス56を基準にして目的の位置(相対アドレス比較データ51)に存在するか否かを判定し、2次のデータ比較による合格アドレスと並列に論理積(AND)演算55しその結果を1次突破アドレス56の突破回数カウンタ35に突破出力として入力したのと等価である。
図に示すように、画面の座標には最初の1次比較により1次突破アドレス56がAからFまで計6個示されている。
このアドレススワップは全アドレスを対象として相対的に行われるものであるが、1次突破アドレス56は、あたかも比較の対象になるそれぞれのアドレスグループ内で次に比較される2次比較の相対座標位置を望遠鏡で覗きこみ、2次合格アドレスの合格出力(本図では黒丸印)があればこれを突破出力として奪い取る、まさにスワップのイメージである。
3次比較も同様に比較される相対座標位置を望遠鏡で覗き込み、3次合格アドレスの合格出力(本図では黒三角印)を突破出力として奪い取る、以降も同様のスワップのイメージである。
本例の場合、Eのカウンタは2に更新され、さらにBのカウンタは3に更新される。
図8に示すように、1次突破アドレス56は、サンプル2からサンプル25までのデータ比較回路を望遠鏡で覗き込み、覗き込んだデータ比較回路に合格があればこれを突破出力として奪い取るイメージである。
云うまでもなく望遠鏡の切替えはアドレスの相対位置関係を比較するためのデータである相対アドレス比較データ51により毎回設定される。
これはサンプルとなる画像(情報)と未知の画像(情報)の特定部分が同一であると云う特別な関係(パターン)が成立しないからである。
1次突破アドレス56は常にカウントの優位性を保ち(最初に1)、さらに1次突破アドレス56の相対アドレスに関連付けされたサンプルのアドレスのグループを代表し合格出力を突破出力として集める権利を持つ支配者のイメージである。
表A、Bはアドレススワップ前のアドレス(座標)1から100までを示すものであり、24、50、67、72の4つのアドレス(座標)が1次突破アドレス56となっている。
表Aは2次比較アドレスを相対アドレスが−22のアドレスをデータ比較アドレスとする場合であり、この時72のアドレスは相手先の座標が対象外である。
表Bは3次比較アドレスを相対アドレスが+31のアドレスをデータ比較アドレスとする場合であり、この時50および72のアドレスは相手先の座標が対象外である。
表Cは表Aを−22アドレスシフトしたものであり、24、50、67の1次突破アドレス56は正常にそれぞれの相手先のデータの合否結果を得ることが出来、合格結果があればそれぞれ突破出力としてカウントアップ(スワップカウント)することが出来る。
表Dは表Bを+31アドレスシフトしたものであり、24、67の1次突破アドレス56は正常にそれぞれの相手先のデータの合否結果を得ることが出来、合格結果があればそれぞれ突破出力としてカウントアップ(スワップカウント)することが出来る。
以上が所定回数繰り返され比較対象の相手先のアドレスの座標位置が正常な1次突破アドレス56が最終まで生き残ることが出来る。
最終結果はこの比較回数であるN次突破アドレス57を突破アドレス出力処理回路38および出力バス24で読み出しすれば、N次突破アドレス57を含む情報のグループのアドレスを特定つまりパターン認識をしたことになる。
比較回数カウンタ29をプリセッタブルカウンタとして比較回数信号43を指定することにより任意のカウント値のカウンタ(N次突破アドレス57)のアドレスやその途中経過も読み出すことが可能になる。
同様にアドレススワップ回路34ならびに突破回数カウンタ35は本発明の情報の絞り込み検出を実現する上で不可欠な手段であるがこの構成に限定されるものではなく他の方法でアドレス毎に個別に実施することも可能である。
つまりカウンタ値の高い座標のアドレスは部分画像が欠落した画像や近似の画像の可能性が高い、この場合1次突破アドレス56以外であってもよい。
カウンタ値が一定値以上(例えば20回)となる座標を読み出ししておき、所定(この場合25回)の比較完了後、必要により周辺の座標を詳しく判定すればよい。
従がってこの方式は同一画像を高速で検出することのみなならず一定の定義にもとづく近似画像にも有効である。
本例では座標1の基準原点を中心にして未知の画像のサイズが、XY軸ともに2倍(画面としては4倍)に拡大される可能性があるとした場合を示している。
もし探し出す変形画像がこの中に存在する場合、変形画像に対応するサンプルの2から25の全ての座標は、図に示す円の内部に存在するはずである、従がって円を包含する座標範囲をこの座標1の画像検出範囲とすればよい。
先に図7で説明の望遠鏡をパラボラ型の天体望遠鏡に変えて1次突破アドレス56に突破出力を奪い取るイメージである。
この方法は図6で説明の相対座標の完全一致方法に比較すれば確実性は落ちるがサンプルの識別能力やその数を適切にすることにより極めて高速な画像の検出が可能になる。
以上のように完全一致による合否判定以外、大小比較、範囲比較、メモリbit個別比較、さらにはDon‘t Careによる比較が可能な3値メモリ、等を利用し合否判定をするとさらに効果的な情報検出が可能となる。
多くの場合以上のように変形画像や類似画像の中心位置や重心位置などが検出出来れば良い場合が殆どであるが、もし画像の拡大縮小や回転角度を検出する必要がある場合にも何回かのデータ比較を追加することにより対応可能である。
通常このような変形の度合いが推定出来ない変形画像を検出する場合には、考えられる画像の変形情況を推測して多数の座標変換を行いパターンマッチングを採る必要があり、このような変形画像の検出に比べれば比較することが出来ない程高速なパターンマッチングが可能である。
分割する範囲を細分化すればより正確な検出も可能である。
以上は一例であるがこのように最小限のデータ比較の回数を追加することにより複雑な画像の検出も可能である。
本例では説明を簡素化するためR、G、Bの色データをまとめて1つのアドレスのデータとする方法で説明したがR、G、Bのそれぞれのアドレスを独立させて比較する方法も容易に実現可能である。
極めて高速な情報検出が可能なのでメモリのサイズが不足する場合には、情報を分割して情報検出を実行してもよい。
云うまでもないが本発明のメモリ21のメモリ32をアクセスして逐次処理する通常のCPUとのコラボレーション(併用)によりさらに高度な情報検出が可能となる。
このような構成とする場合にはアドレススワップ回路34に簡単なアドレス演算プロセッサを搭載するなどしてアドレススワップを行ってもよい、このように演算プロセッサを利用してアドレススワップ(アドレスの置換え)の自由度を高めることによりさらに様々な手法の情報の絞り込みも期待できる。
図に示す通り、本発明のメモリ21はメモリのデータを比較するための比較データとアドレスを比較するためのデータを2組と、二重並列合否判定回路を2組と、二重並列論理積演算回路を2組、をそれぞれ持っており論理積演算結果をさらに並列に論理和(OR)演算59し出力をする構成になっている。
このような構成にすることにより、2つのパターンを同時に検出することが出来る。
本例は多重化の一例であり、2組以外多数の組合せとすることも、演算を論理積(AND)や論理和(OR)以外、排他論理やその他任意の論理演算とすることが出来る。
検出する情報の種類や目的に応じてこのように多重化し、様々な論理演算の二重並列論理演算60を使用することにより、より高度な情報の検出が可能になる。
メモリアドレスごとに情報を記憶しその情報を読み出し可能なメモリであって
このメモリは、
(1)外部から与えられる、このメモリに記憶されたデータを並列に比較するための第1の比較データと、このメモリのアドレスのアドレス同士を並列に比較するための第2の比較データと、の各比較データを入力するための入力手段
(2)第1の比較データでこのメモリに記憶されたデータを並列に比較し合否判定する手段
(3)第2の比較データでこのメモリのアドレス同士を並列に比較し合否判定する手段
(4)以上(2)、(3)双方の合否判定結果をアドレスごとに並列に論理演算するデータとアドレスの各合否結果の論理演算手段
以上(1)から(4)を具備することを特徴とする情報絞り込み検出機能を備えたメモリである。
前記情報絞り込み検出機能を備えたメモリの前記論理演算は論理積(AND)演算であって、
(1)初回の情報検出時に、前記第1の比較データによりメモリのデータを並列に合否判定して、合格した少なくとも1つ以上のメモリアドレスを1次突破アドレスとして記憶する手段
(2)次回以降の情報検出時に、新たな前記第1の比較データによりメモリのデータを並列に合否判定して合格したメモリアドレスを、前記第2の比較データによるアドレスの置換え手段によりアドレス置換えしたアドレス
(3)上記(1)(2)のアドレスの論理積(AND)演算を突破したアドレスを出力する手段
以上(1)から(3)を具備することを特徴とする請求項1記載の情報絞り込み検出機能を備えたメモリである。
前記情報絞り込み検出機能を備えたメモリは、
(1)所定回数繰り返し与えられる前記各比較データによる比較合否判定結果をメモリアドレス個別に計測するカウンタ手段
(2)前記初回の情報検出時に、合格したメモリアドレスの上記カウンタを1にカウントアップし、これを前記1次突破アドレスとする手段
(3)上記繰り返し与えられる前記次回以降の情報検出時に、前記アドレスの置換え手段により、前記論理積(AND)演算結果を上記1次突破アドレスのカウンタに累積カウントアップしてN(2以上の比較回数)次突破アドレスとする手段
(4)上記(3)のN次突破アドレスのアドレスを出力する手段
以上(1)から(4)を具備することを特徴とする請求項2記載の情報絞り込み検出機能を備えたメモリである。
前記1次突破アドレスを基準アドレスとし、前記次回以降の情報検出時に、前記第1の比較データによりメモリのデータを並列に合否判定して合格したメモリアドレスと、上記基準アドレスと、双方のアドレス同士の相対位置が、
(1)一致するか否かを判定するための比較データ
(2)範囲内に存在するか否かを判定するための比較データ
以上(1)(2)のいずれかの情報検出用比較データであることを特徴とする請求項2記載の情報絞り込み検出機能を備えたメモリである。
3値データの比較が可能な本発明のメモリ21の一例として人の声などのスペクトラムの帯域をクラス化してクラス別にデータ化して、1時刻、1アドレス分のデータとすれば極めて簡単に時系列配列が作成出来る。
これを元にテンプレート音源などと類似パターン認識すればよく極めて高速な音声認識が可能となり、様々な音声認識の分野に利用することが可能である。
同様に文字列の配列による解析も同様である。
図に示すように三次元空間に配列される特定のパターンをこれまで説明の内容と同様な方法で検出したイメージである。
従がってシステム試験時のカット&トライ的な調整も不要で、設定通りの検出方法で期待する情報を確実に検出してくれる、従がって特段情報検出の専門家でなくても本方式を利用して様々な情報検出のアプリケーションに広く利用することが出来る。
このような解析は天文、気象、物理、化学、経済などのあらゆる分野の情報予測などデータ解析の時間とその労力を大幅に軽減するものである。
従がって従来から研究され利用されている画像認識、音声認識、OCR文字認識、全文検索、指紋認証、虹彩認証、ロボットの人工知能のパターン認識に利用されるのみでなく、天候、景気、株価、分子構造、DNA、ゲノム、文字配列、などの解析はもとより、新たな情報の発見(情報予測)や、社会インフラから産業用設備、工業用設備、家庭用装置はもとより、これまで対象とされることのなかった未知の分野の情報検出にも幅広く利用することが可能である。
例えば本発明のメモリ21を人の脳の大脳や小脳、さらには右脳や左脳などに当てはめ並列さらには階層状に複数配列して、それぞれにテンプレートとして、物体の認識の情報、人物認識の情報、文字の認識の情報、音声認識の情報、味覚の情報、触覚の情報、など様々な種類の情報を記憶させておき、リアルタイムで与えられた周囲の画像や音声さらには様々なセンサの情報と比較することにより、人の認識能力と同様に様々な情報を同時に識別し、その情報の中で最適な行動を選択し実行するような極めて高度な知識処理に利用することも可能であり、利用の仕方は無限である。
図17(本発明のメモリを用いた高度な知識処理の例)は以上説明の知識情報を本発明のメモリ21に記憶し知識処理を行う実施例であり、最適な行動の結果をもとにメモリ21を更新することによって学習効果も容易に実現可能である。
Specific Integrated Circuit)やFPGA(Field Programmable Gate Array)によって一般的なRAMやROM構成のメモリとしても実現可能であり、セルベースCPUに組込むことも、CCDセンサに直接組込むことも、本発明のメモリ21を独自専用構造のメモリ構成とすることも、新しいタイプの半導体で構成することも、他の機能を付与することも自由である。
2.未知の情報
3.アドレス
4.アドレスのデータ
11.ピクセル
12.座標のデータ
13.サンプリングポイント
14.比較順序
15.量子化データ
21.情報絞り込み検出機能を備えたメモリ
22.アドレスバス
23.データバス
24.出力バス
25.入力データ
26.メモリ比較データ
27.アドレス比較データ
28.リセット信号
29.比較回数カウンタ
31.アドレスデコーダ
32.メモリ
33.データ比較回路
34.アドレススワップ回路
35.突破回数カウンタ
36.ORゲート
37.インヒビットゲート
38.突破アドレス出力処理回路
41.アドレススワップ前合格出力
42.アドレススワップ後合格出力
43.比較回数信号
44.カスケード接続
51.相対アドレス比較データ
52.アドレス範囲比較データ
53.並列処理
54.二重並列合否判定
55.論理積(AND)演算
56.1次突破アドレス
57.N次突破アドレス
58.グループ別突破カウンタ
59.論理和(OR)演算
60.二重並列論理演算
61.等価二重並列論理積(AND)演算
Claims (22)
- メモリアドレスごとに情報を記憶しその情報を読み出し可能なメモリであって
このメモリは、
(1)外部から与えられる、このメモリに記憶されたデータを並列に比較するための第1の比較データと、このメモリのアドレスのアドレス同士を並列に比較するための第2の比較データと、の各比較データを入力するための入力手段
(2)第1の比較データでこのメモリに記憶されたデータを並列に比較し合否判定する手段
(3)第2の比較データでこのメモリのアドレス同士を並列に比較し合否判定する手段
(4)以上(2)、(3)双方の合否判定結果をアドレスごとに並列に論理演算するデータとアドレスの各合否結果の論理演算手段
以上(1)から(4)を具備することを特徴とする情報絞り込み検出機能を備えたメモリ。 - 前記情報絞り込み検出機能を備えたメモリの前記論理演算は論理積(AND)演算であって、
(1)初回の情報検出時に、前記第1の比較データによりメモリのデータを並列に合否判定して、合格した少なくとも1つ以上のメモリアドレスを1次突破アドレスとして記憶する手段
(2)次回以降の情報検出時に、新たな前記第1の比較データによりメモリのデータを並列に合否判定して合格したメモリアドレスを、前記第2の比較データによるアドレスの置換え手段によりアドレス置換えしたアドレス
(3)上記(1)(2)のアドレスの論理積(AND)演算を突破したアドレスを出力する手段
以上(1)から(3)を具備することを特徴とする請求項1記載の情報絞り込み検出機能を備えたメモリ。 - 前記情報絞り込み検出機能を備えたメモリは、
(1)所定回数繰り返し与えられる前記各比較データによる比較合否判定結果をメモリアドレス個別に計測するカウンタ手段
(2)前記初回の情報検出時に、合格したメモリアドレスの上記カウンタを1にカウントアップし、これを前記1次突破アドレスとする手段
(3)上記繰り返し与えられる前記次回以降の情報検出時に、前記アドレスの置換え手段により、前記論理積(AND)演算結果を上記1次突破アドレスのカウンタに累積カウントアップしてN(2以上の比較回数)次突破アドレスとする手段
(4)上記(3)のN次突破アドレスのアドレスを出力する手段
以上(1)から(4)を具備することを特徴とする請求項2記載の情報絞り込み検出機能を備えたメモリ。 - 前記アドレスの置換え手段は、前記第2の比較データによりアドレス全範囲並列にアドレスの置換えをすることを特徴とする請求項2記載の情報絞り込み検出機能を備えたメモリ。
- 前記第2の比較データであるメモリのアドレスのアドレス同士を並列に比較するためのデータは、
前記1次突破アドレスを基準アドレスとし、前記次回以降の情報検出時に、前記第1の比較データによりメモリのデータを並列に合否判定して合格したメモリアドレスと、上記基準アドレスと、双方のアドレス同士の相対位置が、
(1)一致するか否かを判定するための比較データ
(2)範囲内に存在するか否かを判定するための比較データ
以上(1)(2)のいずれかの情報検出用比較データであることを特徴とする請求項2記載の情報絞り込み検出機能を備えたメモリ。 - 前記情報絞り込み検出機能を備えたメモリは、
(1)音声情報を一例とする一次元情報として記憶されたもしくは記憶可能な情報
(2)画像情報を一例とする二次元情報として記憶されたもしくは記憶可能な情報
(3)立体情報を一例とする三次元情報として記憶されたもしくは記憶可能な情報
(4)時空間情報を一例とする多次元情報として記憶されたもしくは記憶可能な情報
(5)クラスタリング情報を一例とする情報をアドレスのグループ別に記憶されたもしくは記憶可能な情報
以上(1)から(5)の少なくとも1つの情報の検出を対象とするメモリ構成であることを特徴とする請求項1記載の情報絞り込み検出機能を備えたメモリ。 - 前記第1の比較データであるメモリに記憶されたデータを並列に比較するためのデータは、
(1)メモリデータの一致検出
(2)メモリデータの大小検出
(3)メモリデータの範囲検出
(4)メモリbit個別の比較検出
(5)3値メモリデータの比較検出
以上(1)から(5)の少なくとも1つの情報検出用比較データであることを特徴とする請求項1記載の情報絞り込み検出機能を備えたメモリ。 - 前記第1の比較データ、第2の比較データは、
(1)データバス
(2)専用入力
以上(1)(2)のいずれかもしくは双方の入力手段により入力されることを特徴とする請求項1記載の情報絞り込み検出機能を備えたメモリ。 - 請求項2記載の論理積(AND)演算突破、もしくは請求項3記載の前記N次突破アドレスと、のアドレスを出力する手段は、
(1)データバス
(2)専用出力
以上(1)(2)のいずれかもしくは双方の出力手段により出力されることを特徴とする前記情報絞り込み検出機能を備えたメモリ。 - 前記カウンタ手段に、前記初回情報検出時の、前記1次突破アドレスのアドレスを記憶する手段を付加し、メモリアドレス個別に計測するカウンタ手段の数を削減(カウンタ手段=アドレス数/n、n:自然数)したことを特徴とする請求項3記載の情報絞り込み検出機能を備えたメモリ。
- 前記情報絞り込み検出機能を備えたメモリにプロセッサを搭載し、前記アドレスの置換え手段を上記プロセッサにより実現することを特徴とする請求項4記載の情報絞り込み検出機能を備えたメモリ。
- 請求項1記載の(2)から(4)のそれぞれの手段をメモリの範囲を分割し実施するメモリバンク分割比較手段を具備することを特徴とする前記情報絞り込み検出機能を備えたメモリ。
- 複数の請求項1記載の(1)から(4)のそれぞれの手段を並列に具備することを特徴とする前記情報絞り込み検出機能を備えたメモリ。
- 前記情報絞り込み検出機能を備えたメモリはCPUを一例とする他の目的の半導体に組込まれ使用されることを特徴とする請求項1記載の情報絞り込み検出機能を備えたメモリ。
- 請求項2記載の情報絞り込み検出機能を備えたメモリにおいて、
前記初回の情報検出ならびに前記次回以降の情報検出時、既知の情報をもとに前記各比較データをこのメモリに与え、前記論理積(AND)演算突破アドレスを読み出すことにより、このメモリに記憶された情報の内から上記既知の情報と同一もしくは類似する情報の情報検出をすることを特徴とする情報絞り込み検出機能を備えたメモリの使用方法。 - 請求項3記載の情報絞り込み検出機能を備えたメモリにおいて、
前記同一情報もしくは前記類似情報を検出するに必要十分な複数個数の比較サンプルとなる前記各比較データをこのメモリに繰り返し与え、前記N次突破カウンタのカウンタ値を読み出すことにより、このメモリに記憶された情報の内から前記既知の情報と同一もしくは類似する情報の情報検出をすることを特徴とする情報絞り込み検出機能を備えたメモリの使用方法。 - 前記比較サンプルを抽出する際、隣接するサンプル間のデータの相互のデータの差の絶対値を求め、これを集計することにより得られるサンプル特徴量を所定値以上として情報検出をすることを特徴とする請求項16記載の情報絞り込み検出機能を備えたメモリの使用方法。
- 前記既知の情報と同一もしくは類似する情報はパターン情報であることを特徴とする請求項15もしくは16記載の情報絞り込み検出機能を備えたメモリの使用方法。
- 前記1次突破アドレスを決定する前記初回情報検出時の前記第1の比較データを与えるにあたり、最初の前記比較サンプルを複数種類のサンプルから最適なものを選択し情報の検出、もしくは第1の比較データに一定のデータの範囲を持たせて情報の検出、のいずれかもしくは双方を行うことを特徴とする請求項16記載の情報絞り込み検出機能を備えたメモリの使用方法。
- 前記情報絞り込み検出機能を備えたメモリをアクセスしデータの読み出し書込みが可能なCPUを併用し情報検出することを特徴とする請求項15もしくは16記載の情報絞り込み検出機能を備えたメモリの使用方法。
- 前記情報絞り込み検出機能を備えたメモリに前記パターン情報を知識情報として記憶させパターン情報を検出することによる知識処理をすることを特徴とする請求項15もしくは16記載の情報絞り込み検出機能を備えたメモリの使用方法。
- 請求項1記載の情報絞り込み検出機能を備えたメモリを含む装置。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010065597A JP4588114B1 (ja) | 2010-02-18 | 2010-03-23 | 情報絞り込み検出機能を備えたメモリ、その使用方法、このメモリを含む装置。 |
CN2011800101115A CN102906739A (zh) | 2010-02-18 | 2011-02-17 | 具备信息过滤检测功能的存储器、使用该存储器的信息检测方法、含有该存储器的装置、信息检测方法、存储器使用方法及存储器地址比较电路 |
US13/387,089 US9275734B2 (en) | 2010-02-18 | 2011-02-17 | Memory having information refinement detection function by applying a logic operation in parallel for each memory address to the match/mismatch results of data items and memory addresses, information detection method using memory, and memory address comparison circuit for the memory |
PCT/JP2011/053419 WO2011102432A1 (ja) | 2010-02-18 | 2011-02-17 | 情報絞り込み検出機能を備えたメモリ、このメモリを用いた情報検出方法、このメモリを含む装置、情報の検出方法、メモリの使用方法、およびメモリアドレス比較回路 |
EP11744718.5A EP2538348B1 (en) | 2010-02-18 | 2011-02-17 | Memory having information refinement detection function, information detection method using memory, device including memory, information detection method, method for using memory, and memory address comparison circuit |
CA2790009A CA2790009C (en) | 2010-02-18 | 2011-02-17 | Memory having information refinement detection function, information detection method using memory, device including memory, information detection method, method for using memory, and memory address comparison circuit |
TW100105425A TW201135493A (en) | 2010-02-18 | 2011-02-18 | Memory having information refinement detection function, method for using same, and device including the memory |
IL221454A IL221454A0 (en) | 2010-02-18 | 2012-08-14 | A memory with a function for detecting information enhancement, a method of locating information using memory, a device that includes memory, a method of locating information, a method for using memory and a memory address comparison circuit |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010033376 | 2010-02-18 | ||
JP2010033376 | 2010-02-18 | ||
JP2010047215 | 2010-03-04 | ||
JP2010047215 | 2010-03-04 | ||
JP2010065597A JP4588114B1 (ja) | 2010-02-18 | 2010-03-23 | 情報絞り込み検出機能を備えたメモリ、その使用方法、このメモリを含む装置。 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4588114B1 true JP4588114B1 (ja) | 2010-11-24 |
JP2012252368A JP2012252368A (ja) | 2012-12-20 |
Family
ID=43365207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010065597A Expired - Fee Related JP4588114B1 (ja) | 2010-02-18 | 2010-03-23 | 情報絞り込み検出機能を備えたメモリ、その使用方法、このメモリを含む装置。 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4588114B1 (ja) |
TW (1) | TWI446192B (ja) |
WO (1) | WO2011102043A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011102432A1 (ja) * | 2010-02-18 | 2011-08-25 | Inoue Katsumi | 情報絞り込み検出機能を備えたメモリ、このメモリを用いた情報検出方法、このメモリを含む装置、情報の検出方法、メモリの使用方法、およびメモリアドレス比較回路 |
WO2015098707A1 (ja) | 2013-12-23 | 2015-07-02 | 井上 克己 | 情報検索機能を備えたメモリ、その利用方法、装置、情報処理方法。 |
WO2016121998A1 (ja) * | 2015-01-31 | 2016-08-04 | 井上 克己 | 情報マッチング装置及びその方法 |
JP2017084349A (ja) * | 2012-03-28 | 2017-05-18 | 井上 克己 | 集合演算機能を備えたメモリ及びこれを用いた集合演算処理方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5916563B2 (ja) * | 2012-08-23 | 2016-05-11 | 国立大学法人広島大学 | 連想メモリ |
CN103942162B (zh) | 2014-05-14 | 2020-06-09 | 清华大学 | 在存储器中进行多访问的方法、装置和存储系统 |
JP2018169636A (ja) * | 2015-07-23 | 2018-11-01 | 井上 克己 | データ検索装置、データ検索lsi。 |
US10528613B2 (en) * | 2015-11-23 | 2020-01-07 | Advanced Micro Devices, Inc. | Method and apparatus for performing a parallel search operation |
WO2017195874A1 (ja) * | 2016-05-13 | 2017-11-16 | 国立大学法人東北大学 | メモリ装置及びメモリシステム |
US11568303B2 (en) * | 2018-04-10 | 2023-01-31 | Samsung Electronics Co., Ltd. | Electronic apparatus and control method thereof |
CN114625385B (zh) * | 2022-03-17 | 2022-09-27 | 集睿致远(厦门)科技有限公司 | 一种芯片efuse数据烧写方法、装置及存储介质 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05298893A (ja) * | 1992-04-17 | 1993-11-12 | Sharp Corp | 連想記憶装置 |
JPH07105690A (ja) * | 1993-10-07 | 1995-04-21 | Nec Corp | 半導体連想メモリ装置 |
JPH10289591A (ja) * | 1997-04-16 | 1998-10-27 | Nec Corp | 連想検索装置および方法 |
JP2002260389A (ja) * | 2001-03-01 | 2002-09-13 | Kawasaki Microelectronics Kk | 連想メモリ |
JP2003525511A (ja) * | 2000-02-28 | 2003-08-26 | メンコール エル.エル.シー. | コールアウト機能付きメモリ |
JP2006120321A (ja) * | 2006-01-30 | 2006-05-11 | Kyoto Univ | Exclusive−OR型機能メモリ |
JP2008108044A (ja) * | 2006-10-25 | 2008-05-08 | Sony Corp | 画像処理装置および画像処理方法、並びにプログラム |
-
2010
- 2010-03-23 JP JP2010065597A patent/JP4588114B1/ja not_active Expired - Fee Related
- 2010-12-02 WO PCT/JP2010/071550 patent/WO2011102043A1/ja active Application Filing
- 2010-12-29 TW TW99146610A patent/TWI446192B/zh active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05298893A (ja) * | 1992-04-17 | 1993-11-12 | Sharp Corp | 連想記憶装置 |
JPH07105690A (ja) * | 1993-10-07 | 1995-04-21 | Nec Corp | 半導体連想メモリ装置 |
JPH10289591A (ja) * | 1997-04-16 | 1998-10-27 | Nec Corp | 連想検索装置および方法 |
JP2003525511A (ja) * | 2000-02-28 | 2003-08-26 | メンコール エル.エル.シー. | コールアウト機能付きメモリ |
JP2002260389A (ja) * | 2001-03-01 | 2002-09-13 | Kawasaki Microelectronics Kk | 連想メモリ |
JP2006120321A (ja) * | 2006-01-30 | 2006-05-11 | Kyoto Univ | Exclusive−OR型機能メモリ |
JP2008108044A (ja) * | 2006-10-25 | 2008-05-08 | Sony Corp | 画像処理装置および画像処理方法、並びにプログラム |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011102432A1 (ja) * | 2010-02-18 | 2011-08-25 | Inoue Katsumi | 情報絞り込み検出機能を備えたメモリ、このメモリを用いた情報検出方法、このメモリを含む装置、情報の検出方法、メモリの使用方法、およびメモリアドレス比較回路 |
JP5763616B2 (ja) * | 2010-02-18 | 2015-08-12 | 井上 克己 | 情報絞り込み検出機能を備えたメモリ、このメモリを用いた情報検出方法、このメモリを含む装置、情報の検出方法、メモリの使用方法、およびメモリアドレス比較回路 |
JP2015222573A (ja) * | 2010-02-18 | 2015-12-10 | 井上 克己 | 情報絞り込み検出機能を備えたメモリ、このメモリを用いた情報検出方法、このメモリを含む装置、情報の検出方法、メモリの使用方法、およびメモリアドレス比較回路 |
US9275734B2 (en) | 2010-02-18 | 2016-03-01 | Katsumi Inoue | Memory having information refinement detection function by applying a logic operation in parallel for each memory address to the match/mismatch results of data items and memory addresses, information detection method using memory, and memory address comparison circuit for the memory |
JP2017084349A (ja) * | 2012-03-28 | 2017-05-18 | 井上 克己 | 集合演算機能を備えたメモリ及びこれを用いた集合演算処理方法 |
WO2015098707A1 (ja) | 2013-12-23 | 2015-07-02 | 井上 克己 | 情報検索機能を備えたメモリ、その利用方法、装置、情報処理方法。 |
WO2016121998A1 (ja) * | 2015-01-31 | 2016-08-04 | 井上 克己 | 情報マッチング装置及びその方法 |
JPWO2016121998A1 (ja) * | 2015-01-31 | 2017-11-09 | 井上 克己 | 情報マッチング装置及びその方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI446192B (zh) | 2014-07-21 |
TW201137651A (en) | 2011-11-01 |
JP2012252368A (ja) | 2012-12-20 |
WO2011102043A1 (ja) | 2011-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4588114B1 (ja) | 情報絞り込み検出機能を備えたメモリ、その使用方法、このメモリを含む装置。 | |
JP5992073B2 (ja) | 情報絞り込み検出機能を備えたメモリ、このメモリを用いた情報検出方法、このメモリを含む装置、情報の検出方法、メモリの使用方法、およびメモリアドレス比較回路 | |
Zhao et al. | Completed robust local binary pattern for texture classification | |
Kuzmanic et al. | Hand shape classification using DTW and LCSS as similarity measures for vision-based gesture recognition system | |
Das et al. | Automated Indian sign language recognition system by fusing deep and handcrafted feature | |
CN113435432B (zh) | 视频异常检测模型训练方法、视频异常检测方法和装置 | |
Ruan et al. | Dynamic gesture recognition based on improved DTW algorithm | |
KR100299858B1 (ko) | 지문 매칭 방법 | |
JP2017084349A (ja) | 集合演算機能を備えたメモリ及びこれを用いた集合演算処理方法 | |
Luo et al. | CAT-EDNet: Cross-attention transformer-based encoder–decoder network for salient defect detection of strip steel surface | |
Zhu et al. | Object reidentification via joint quadruple decorrelation directional deep networks in smart transportation | |
CN113706481A (zh) | 精子质量检测方法、装置、计算机设备和存储介质 | |
Rahevar et al. | Spatial–temporal dynamic graph attention network for skeleton-based action recognition | |
CN104376308A (zh) | 一种基于多任务学习的人体动作识别方法 | |
Sepahvand et al. | A new learning-based spatiotemporal descriptor for online symbol recognition | |
Lumini et al. | Deep ensembles based on stochastic activation selection for polyp segmentation | |
CN112651294A (zh) | 基于多尺度融合的遮挡人体姿势识别方法 | |
Saleem et al. | Efficient anomaly recognition using surveillance videos | |
Dziri et al. | Late fusion of multiple convolutional layers for pedestrian detection | |
Senthilselvi et al. | An Adaptive, Dynamic and Semantic Approach for Understanding of Sign Language based on Convolution Neural Network. | |
Pandey et al. | A Comparative Analysis of Deep Learning Based Human Action Recognition Algorithms | |
Hasan et al. | Automatic Detection and Recognition of Object to Help Visually Impaired People while Visiting Liberation War Museum in Bangladesh | |
Sujini | Automatic Logo Detection with Deep Region-based Convolutional Networks | |
Kurchaniya et al. | Two stream deep neural network based framework to detect abnormal human activities | |
Pȩszor et al. | Influence of Step Parameterisation on the Results of the Reidentification Pipeline |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100907 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4588114 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160917 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |